KR100336763B1 - 반도체 메모리 구조 - Google Patents

반도체 메모리 구조 Download PDF

Info

Publication number
KR100336763B1
KR100336763B1 KR1019990045346A KR19990045346A KR100336763B1 KR 100336763 B1 KR100336763 B1 KR 100336763B1 KR 1019990045346 A KR1019990045346 A KR 1019990045346A KR 19990045346 A KR19990045346 A KR 19990045346A KR 100336763 B1 KR100336763 B1 KR 100336763B1
Authority
KR
South Korea
Prior art keywords
contact
source
isolation structure
polysilicon
wiring
Prior art date
Application number
KR1019990045346A
Other languages
English (en)
Other versions
KR20010037689A (ko
Inventor
이상범
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990045346A priority Critical patent/KR100336763B1/ko
Publication of KR20010037689A publication Critical patent/KR20010037689A/ko
Application granted granted Critical
Publication of KR100336763B1 publication Critical patent/KR100336763B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 구조에 관한 것으로, 종래 반도체 메모리는 메모리셀의 각 소스에 접지전압을 인가하기 위해 각 소스에 연결되는 공통소스영역을 두어 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 복수로 배치되는 열십자(十) 형태의 다결정실리콘 분리구조와; 상기 다결정실리콘 분리구조의 횡방향으로 긴 패턴과 종방향으로 긴 패턴으로 부터 소정거리 이격된 영역에 위치하는 복수의 플로팅게이트와; 상기 플로팅게이트와 상기 다결정실리콘 분리구조의 종방향으로 긴 패턴의 사이에 위치하는 드레인과; 상기 복수의 다결정실리콘 분리구조 사이에 위치하는 소스와; 상기 다결정실리콘 분리구조와 상기 소스에 각각 접속되는 분리구조콘택 및 소스콘택과; 상기 분리구조콘택과 소스콘택을 모두 연결하는 배선과; 상기 배선에 접하여 접지전압을 상기 배선에 인가하는 접지전압콘택으로 구성하여 공통소스를 두지 않음으로써, 집적도를 향상시키는 효과가 있다.

Description

반도체 메모리 구조{STRUCTURE FOR SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리 구조에 관한 것으로, 특히 분리영역의 배치를 변경하여 접지되는 셀트랜지스터의 공통 소스 부분의 면적을 줄일 수 있는 반도체 메모리 구조에 관한 것이다.
도1은 종래 반도체 메모리의 평면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 상호 소정거리 이격되어 좌우로 다수개 배치되며, 각각의 형상이 수평으로 긴형태의 패턴의 중앙상부부분에서 수직으로 긴형태의 패턴이 돌출된 형태를 갖는 제 1다결정실리콘 분리구조(2)와; 상기 제 1다결정실리콘 분리구조(2)의 수평으로 긴형태의 패턴의 상부 양끝부분으로 부터 상부측으로 소정거리 이격되어 위치하는 복수의 플로팅 게이트(3)와; 상기 제 1다결정실리콘 분리구조(2)의 수평으로 긴형태의 패턴의 하부측으로 소정거리 이격된 위치에서 상기 수평으로 긴형태의 패턴과 평행한 가상의 수평선을 기준으로 상기 제 1다결정실리콘 분리구조(2)와 대칭이되는 제 2다결정실리콘 분리구조(4)와; 상기 가상의 수평선을 기준으로 상기 복수의 게이트(3) 각각과 대칭되는 복수의 플로팅 게이트(5)와; 상기 플로팅 게이트(3),(5)와 제 1 또는 제 2다결정실리콘 분리구조(2),(4)의 사이에 위치하는 드레인(6)과; 상기 제 1 및 제 2다결정실리콘 분리구조(2,4)의 좌우측 기판영역인 소스(7)와; 상기 제 1다결정실리콘 분리구조(2)와 제 2다결정실리콘 분리구조(4)의 사이 기판영역인 공통소스(8)와; 제 1또는 제 2다결정실리콘 분리구조(2),(4)에 접지전압을 인가하기위한 분리구조콘택(10)과; 상기 제 1또는 제 2다결정실리콘 분리구조(2),(4)의 좌우측의 패턴끼리 쌍으로 연결하기 위한 배선(9)과; 상기 공통소스(8)에 접지전압을 인가하기 위한 공통소스콘택(11)으로 구성된다.
상기와 같이 구성된 종래 반도체 메모리는 소스(7)에 접지전압을 인가하기 위하여 제 1다결정실리콘 분리구조(2)와 제 2다결정실리콘 분리구조(4)의 사이 기판영역에 공통소스(8)를 두어 그 공통소스(8)의 일부영역 상에 복수의 공통소스콘택(11)을 형성하여 각 소스(7)에 접지전압이 인가되도록 하였다.
또한, 플로팅게이트(3),(5)의 간의 절연을 위해 사용하는 상기 제 1다결정실리콘 분리구조(2)와 제 2다결정실리콘 분리구조(4)에도 접지전압이 인가되며, 이를 위해 분리구조 콘택(10)을 쌍으로 묶인 제 1다결정실리콘 분리구조(2)와 제 2다결정실리콘 분리구조(4)에 접하도록 형성한다.
이와 같이 동일 전압이 인가되는 서로다른 영역에 별도의 콘택을 형성하여, 그 콘택 형성을 위한 영역을 둠으로써, 집적도가 감소하게 된다.
그리고, 공통소스(8)에 접속되는 복수의 공통소스콘택(11)을 형성하기 위해서는 고단차의 영향으로 그 식각량이 많게 된다. 이는 상기 제 1 및 제 2다결정실리콘 분리구조(2),(4)에 접하는 콘택을 형성하고, 그 상부에 다시 절연막을 증착한 다음, 그 절연막과, 상기 다결정실리콘 분리구조(2,4)에 접하는 콘택홀 형성시 식각했던 절연막을 식각해야 하는 것으로, 상기 다결정실리콘 분리구조(2),(4)에 접하는 콘택을 형성할때 보다 식각량이 증가하게 된다.
상기한 바와 같이 종래 반도체 메모리 구조는 각 메모리셀의 소스에 접지전압을 인가하기 위해, 각 메모리셀의 소스에 연결되는 공통소스영역을 두고, 그 공통소스영역에 접속되는 콘택을 형성함으로써, 공통소스의 배치에 의해 집적도가 감소하는 문제점과 아울러 공통소스에 접하는 콘택 형성시 식각량이 많아 공정의 신뢰성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 공통소스영역을 두지 않으며, 소스에 접속되는 영역의 단차를 낮게 하여 콘택 식각시 식각량을 줄일 수 있는 반도체 메모리 구조를 제공함에 그 목적이 있다.
도1은 종래 반도체 메모리의 평면도.
도2는 본 발명 반도체 메모리의 평면도.
도3은 도2에 있어서, A-A'방향의 단면도.
도4는 도2에 있어서, B-B'방향의 단면도.
도5는 도2에 있어서, C-C'방향의 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:다결정실리콘 분리구조
3:플로팅게이트 6:드레인
7:소스 10:분리구조콘택
11:소스콘택 12:배선
상기와 같은 목적은 기판의 상부에 복수로 배치되는 열십자(十) 형태의 다결정실리콘 분리구조와; 상기 다결정실리콘 분리구조의 횡방향으로 긴 패턴과 종방향으로 긴 패턴으로 부터 소정거리 이격된 영역에 위치하는 복수의 플로팅게이트와; 상기 플로팅게이트와 상기 다결정실리콘 분리구조의 종방향으로 긴 패턴의 사이에 위치하는 드레인과; 상기 복수의 다결정실리콘 분리구조 사이에 위치하는 소스와; 상기 다결정실리콘 분리구조와 상기 소스에 각각 접속되는 분리구조콘택 및 소스콘택과; 상기 분리구조콘택과 소스콘택을 모두 연결하는 배선과; 상기 배선에 접하여 접지전압을 상기 배선에 인가하는 접지전압콘택으로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 반도체 메모리 구조의 평면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 수평방향으로 긴형태의 패턴을 갖음과 아울러 상기 수평으로 긴형태의 중앙부의 상부측과 하부측면에 접속되어 수직으로 긴 형태의 패턴을 갖으며, 좌우측으로 소정거리 이격되어 복수로 위치하는 다결정실리콘 분리구조(2)와; 상기 복수의 다결정실리콘 분리구조(2)의 각각의 수평으로 긴형태의 끝부분과 수직으로 긴형태의 끝부분에서 각각 수직, 수평방향으로의 가상선이 교차하는 부분에 위치하는 플로팅게이트(3)와; 상기 플로팅게이트(3)와 다결정실리콘 분리구조(2)의 사이에 위치하는 드레인(6)과; 상기 복수의 다결정실리콘 분리구조(2)의 사이영역인 소스(7)와; 상기 다결정실리콘 분리구조(2)에 접하는 분리구조콘택(10)과 상기 각 소스(7)에 접하는 소스콘택(11)과; 상기 분리구조콘택(10)과 소스콘택(11)을 연결하는 배선(12)에 접하는 접지전압 콘택(13)으로 구성된다.
이하, 상기와 같은 본 발명을 좀 더 상세히 설명한다.
본 발명의 특징적인 구조는 종래 공통소스를 사이에 두고 횡방향으로 동일한 패턴을 갖는 다결정실리콘 분리구조를 공통소스를 제거하고, 상호 수평인 영역을 접하도록 위치시키는 것이며, 이와 같은 구조는 종래에 비해 공통 소스가 차지하는 면적많큼의 집적도를 향상시킬 수 있는 구조이며, 공통소스에 접지전압을 인가하는 콘택을 직접 소스에 접속되는 콘택으로 변경한 것이다.
종래에는 다결정실리콘 분리구조와 공통소스에 접지전압을 인가하기 위한 콘택을 각각형성하였으나 상기 본 발명의 구조에서는 하나의 배선으로 통합하여 공정을 단순화할 수 있는 구조이며, 또한 종래 공통소스콘택보다 낮은 하부단차영역을 갖는 소스(7)에 직접 소스콘택(11)을 형성하여 식각공정의 식각량을 줄일 수 있으며, 이에 따라 공정의 신뢰성도 개선된다.
도3은 상기 도2에 있어서, A-A'방향의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부일부에 게이트 형태인 다결정실리콘 분리구조(2)가 위치하며, 그 다결정실리콘 분리구조(2)의 사이 기판(1)에는 소스(7)가 위치한다.
그리고, 상기 소스(7)와 다결정실리콘 분리구조(2)의 상부에는 절연막(14) 패턴이 위치하며, 그 절연막(14) 패턴의 사이에서 각각 다결정실리콘 분리구조(2)와 소스(7)에 접속되는 분리구조콘택(10)과 소스콘택(11)이 위치하며, 그 구조의 상부에서, 상기 분리구조콘택(10)과 소스콘택(11)을 연결하는 배선(12)이 위치하며, 절연막(15)을 통해 상기 배선(12)의 일부에 접하는 접지전압콘택(13)이 형성됨을 알 수 있다.
상기 구조에서 처럼 종래 공통소스에 공통소스콘택을 형성하기 위해서는 상기 배선이 형성된 후, 다시 절연막을 증착하고, 그 절연막과 상기 분리구조콘택 형성을 위한 절연막을 식각하여 콘택을 형성하였으나, 본 발명에서는 상기 분리구조콘택(10)과 소스콘택(11)을 동시에 형성하고, 그 분리구조콘택(10)과 소스콘택(11)을 하나의 배선(12)으로 연결함으로써, 소스콘택(11)의 식각량을 줄여 공정의 신뢰성을 향상시킬 수 있게 된다.
이는 도4, 도5에 각각 도시한 도2의 B-B'방향, C-C'방향의 단면도를 통해서도 알 수 있으며, 반도체 메모리의 전체적인 단차가 낮아지게 된다.
상기한 바와 같이 본 발명 반도체 메모리 구조는 공통소스를 형성하지 않고, 수직방향으로 인접한 다결정실리콘 분리구조를 상호접하게 형성하고, 수평방향으로인접한 다결정실리콘 분리구조의 사이영역인 소스 각각에 상기 다결정실리콘 분리구조에 접하는 콘택과 동일시점에서 형성하는 콘택을 위치시킴으로써, 공통소스를 형성하지 않아 집적도를 향상시킴과 아울러 상기 소스콘택 형성시 식각량을 줄여 반도체 메모리의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

  1. 기판의 상부에 복수로 배치되는 열십자(十) 형태의 다결정실리콘 분리구조와; 상기 다결정실리콘 분리구조의 횡방향으로 긴 패턴과 종방향으로 긴 패턴으로 부터 소정거리 이격된 영역에 위치하는 복수의 플로팅게이트와; 상기 플로팅게이트와 상기 다결정실리콘 분리구조의 종방향으로 긴 패턴의 사이에 위치하는 드레인과; 상기 복수의 다결정실리콘 분리구조 사이에 위치하는 소스와; 상기 다결정실리콘 분리구조와 상기 소스에 각각 접속되는 분리구조콘택 및 소스콘택과; 상기 분리구조콘택과 소스콘택을 공통접속하는 배선과; 상기 배선에 접하여 접지전압을 상기 배선에 인가하는 접지전압콘택을 포함하여 된 것을 특징으로 하는 반도체 메모리 구조.
KR1019990045346A 1999-10-19 1999-10-19 반도체 메모리 구조 KR100336763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045346A KR100336763B1 (ko) 1999-10-19 1999-10-19 반도체 메모리 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045346A KR100336763B1 (ko) 1999-10-19 1999-10-19 반도체 메모리 구조

Publications (2)

Publication Number Publication Date
KR20010037689A KR20010037689A (ko) 2001-05-15
KR100336763B1 true KR100336763B1 (ko) 2002-05-16

Family

ID=19615951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045346A KR100336763B1 (ko) 1999-10-19 1999-10-19 반도체 메모리 구조

Country Status (1)

Country Link
KR (1) KR100336763B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168673A (ja) * 1988-12-21 1990-06-28 Nec Corp Ｍｉｓトランジスタ
JPH0786534A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168673A (ja) * 1988-12-21 1990-06-28 Nec Corp Ｍｉｓトランジスタ
JPH0786534A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
KR20010037689A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US10991717B2 (en) Vertical memory devices
KR19990013289A (ko) 반도체 장치 및 그 제조방법
JPH0546984B2 (ko)
US20230282600A1 (en) Vertical memory devices
KR100486273B1 (ko) 스토리지 전극을 포함하는 반도체 소자 및 그 제조 방법
US5691937A (en) Structure of split gate transistor for use in a non-volatile semiconductor memory and method of manufacturing such a split gate transistor
KR970054486A (ko) 반도체 소자와 그 제조 방법
KR19990077426A (ko) 경계없는비트라인과,워드라인과,디램구조체를제조하는공정및그결과구조체
US20050201131A1 (en) Method for generating an electrical contact with buried track conductors
KR100598092B1 (ko) 플래시 메모리 및 그 형성 방법
KR950010876B1 (ko) 반도체 기억장치의 전하보존전극 제조방법
KR100336763B1 (ko) 반도체 메모리 구조
JP2000216354A (ja) 深い記憶トレンチに自己整列した埋込みストラップの形成方法および半導体デバイス
US6773983B2 (en) Memory cell arrangement and method for its fabrication
KR100408414B1 (ko) 반도체 소자 및 그 제조방법
US20020126548A1 (en) Dram bit lines
KR20010020757A (ko) 기가급 비경계 접촉부에 대한 접촉부 형상 및 그의 제조방법
KR0150987B1 (ko) 상.하로 분리된 커패시터를 갖는 디램 장치 및 그 제조방법
KR970005167B1 (ko) 반도체장치 및 그 제조방법
JPH07109875B2 (ja) ダイナミック型メモリ
KR100396636B1 (ko) 반도체 집적회로 내에 전계 효과 트랜지스터를 제조하기위한 방법 및 전계 효과 트랜지스터를 포함하는 반도체집적회로
KR0168340B1 (ko) 반도체 장치의 커패시터 제조방법
KR100313535B1 (ko) 반도체 메모리 제조방법
KR100214459B1 (ko) 반도체소자의 배선구조 및 그 제조방법
KR101068143B1 (ko) 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee