KR100331074B1 - 반도체패키지용 필름의 솔더볼랜드 구조 - Google Patents

반도체패키지용 필름의 솔더볼랜드 구조 Download PDF

Info

Publication number
KR100331074B1
KR100331074B1 KR1019980035612A KR19980035612A KR100331074B1 KR 100331074 B1 KR100331074 B1 KR 100331074B1 KR 1019980035612 A KR1019980035612 A KR 1019980035612A KR 19980035612 A KR19980035612 A KR 19980035612A KR 100331074 B1 KR100331074 B1 KR 100331074B1
Authority
KR
South Korea
Prior art keywords
solder
film
solder ball
borland
circuit pattern
Prior art date
Application number
KR1019980035612A
Other languages
English (en)
Other versions
KR20000015586A (ko
Inventor
윤주훈
박인배
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980035612A priority Critical patent/KR100331074B1/ko
Publication of KR20000015586A publication Critical patent/KR20000015586A/ko
Application granted granted Critical
Publication of KR100331074B1 publication Critical patent/KR100331074B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

이 발명은 반도체패키지용 필름의 솔더볼랜드 구조에 관한 것으로, 솔더볼 범핑시 사용되는 플럭스가 솔더볼랜드의 외주연으로 용이하게 흘러 나갈 수 있도록 함으로써 솔더볼의 범핑 수율 및 결합력을 향상시키기 위해, 전자회로가 집적되어 있고, 이 전자회로의 신호를 외부로 인출하기 위한 입출력패드가 형성된 반도체칩과, 상기 반도체칩 상면의 입출력패드를 제외한 영역에 접착테이프에 의해서 부착되며 제1절연필름위에 도전체 회로패턴을 형성하고 그 회로패턴의 상부에는 제2절연필름을 라미네이션 시키되 상기 회로패턴의 소정 부분을 상부로 노출시켜 솔더볼랜드가 형성되도록 한 필름과, 상기 반도체칩의 입출력패드와 회로패턴 사이에 신호를 전달하기 위하여 연결된 와이어와, 상기 와이어가 본딩된 영역을 외부의 산화 및 부식으로부터 보호하기 위한 인캡슐란트와, 상기 와이어에 의해 전달된 반도체칩의 신호를 외부로 인출하기 위하여 필름에 형성된 솔더볼랜드에 범핑된 솔더볼로 이루어진 반도체패키지에 있어서, 상기 필름에 형성된 솔더볼랜드는 제조 공정중 상기 솔더볼랜드에 도포되는 플럭스가 외부로 용이하게 빠져나감으로써 솔더볼이 솔더볼랜드에 용이하게 범핑됨과 동시에 그 결합력이 증가되도록 그 솔더볼랜드의 외주연에 위치된 절연필름에 외부를 향하는 다수의 요홈을 더 형성한 것을 특징으로 하는 반도체패키지용 필름의 솔더볼랜드 구조.

Description

반도체패키지용 필름의 솔더볼랜드 구조
본 발명은 반도체패키지용 필름의 솔더볼랜드 구조에 관한 것으로, 보다 상세하게 설명하면 솔더볼 범핑시 사용되는 플럭스가 솔더볼랜드의 외주연으로 용이하게 흘러 나갈 수 있도록 함으로써 솔더볼의 범핑 수율 및 결합력을 향상시킬 수 있는 반도체패키지용 필름의 솔더볼랜드 구조에 관한 것이다.
최근의 반도체패키지는 전자 제품, 통신 기기, 컴퓨터등 반도체패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화하고자 하는 새로운 형태(예를 들면, 반도체패키지의 크기를 반도체칩의 크기와 비슷한 크기로 형성함)로 발전하고 있으며, 그 제조 방법에 있어서는 다수의 반도체칩이 형성되어 있는 웨이퍼상에 회로패턴이 형성되어 있는 필름을 접착테이프를 개재하여 직접 접착시킨 채, 웨이퍼상에서 와이어본딩, 인캡슐레이션 및 솔더볼 범핑을 마친 후 마지막 단계에서 상기 웨이퍼를 각각의 반도체칩으로 컷팅하여 독립된 반도체패키지로 제조하는 형태로 발전하고 있다.
이러한 반도체패키지(SP')의 완성된 상태를 도1a 및 도1b에 도시하였으며, 이의 구조를 간단히 설명하면 전자회로가 집적되어 있고, 이 전자회로의 신호를 외부로 인출하기 위한 입출력패드(2')가 형성된 반도체칩(1')과, 상기 반도체칩(1') 상면의 입출력패드(2')를 제외한 영역에 접착테이프(3')에 의해서 부착되며 제1절연필름(4')위에 도전체 회로패턴(6')을 형성하고 그 회로패턴(6')의 상부에는 제2절연필름(5')이 라미네이션되어 있되, 상기 회로패턴(6')의 소정 부분은 상부로 노출되어 솔더볼랜드(7')가 형성되도록 한 필름(FL')과, 상기 반도체칩(1')의 입출력패드(2')와 회로패턴(6') 사이를 연결하여 소정 신호를 전달하는 와이어(8')와, 상기 와이어(8')가 본딩된 영역을 외부의 산화 및 부식으로부터 보호하기 위한 인캡슐란트(9')와, 상기 와이어(8')에 의해 전달된 반도체칩(1')의 신호를 외부로 인출하기 위하여 필름(FL')내의 솔더볼랜드(7')에 범핑된 솔더볼(11')로 구성되어 있다.
여기서 상기 필름(FL')에 형성되는 솔더볼랜드(7')는 통상 화학적 에칭 또는 기계적 스탬핑에 의해 형성되며, 도2a는 에칭에 의해 형성된 솔더볼랜드를 도시한 것이고, 도2b는 스탬핑에 의해 형성된 솔더볼랜드를 도시한 것이다.
상기 솔더볼랜드(7')를 에칭에 의해 형성한 경우에는 도2a에 도시한 바와 같이, 솔더볼랜드(7')의 상부 외주연 즉, 솔더볼랜드(7')의 외주연상에 위치하는 제2절연필름(5')에 자연스럽게 소정의 경사면(5a')이 형성됨으로써, 제조 공정중 솔더볼(11') 범핑이 비교적 양호하게 형성된다. 이를 보다 상세히 설명하면, 솔더볼(11')을 범핑하기 전에 먼저 상기 솔더볼랜드(7')에 끈적끈적한 고융체 형태의 플럭스(12')를 도포한후 그 위에 솔더볼(11')을 안착하여 움직이지 않게 한 후 퍼니스 등에서 범핑을 실시하게 되는데, 이때 상기 솔더볼랜드(7')의 상부 외주연에 형성된 소정의 경사면(5a')을 따라서 상기 플럭스(12')가 자연스럽게 외부로 빠져나가면서 솔더볼(11')이 저면의 도금층(6a')에 접촉하며 용이하게 범핑된다.
여기서 상기 도금층(6a')은 니켈 및 금으로 이루어지며 솔더볼(11')의 양호한 범핑 및 도전성 향상을 위해 솔더볼랜드(7')에 의해 개방되는 회로패턴(6')의 상부에 형성된 것을 말한다.
그러나 상기 솔더볼랜드(7')를 기계적 스탬핑에 의해 형성한 경우에는 도2b에 도시한 바와 같이 솔더볼랜드(7')의 외주연에 위치한 제2절연필름(5')이 도금층(6a') 표면과 직각에 가까운 단턱면(5b')으로 형성됨으로써 솔더볼(11') 범핑시 심각한 문제가 발생한다.
즉, 상기 솔더볼랜드(7')의 외주연에 형성된 제2절연필름(5')이 직각에 가까운 단턱면(5b')으로 형성됨으로써 범핑전에 솔더볼(11')을 안착 및 위치 고정시키기 위해 도포되는 플럭스(12')가 솔더볼(11')의 범핑시 외부로 용이하게 빠져나가지 못하게 된다.
그러면 도2c에 도시된 바와 같이 솔더볼(11')과 솔더볼랜드(7') 및 도금층(6a') 사이에 일정량의 플럭스(12')가 잔존하게 됨으로써 결국 솔더볼(11')이 도금층(6a')에 융착 또는 범핑되지 않음으로써 범핑 수율이 급격하게 저하되는 문제점이 있다.
더구나, 솔더볼(11')이 상기 솔더볼랜드(7')의 저면에 위치한 도금층(6a')에 어느 정도 범핑되었다 해도 플럭스(12')가 약간이나마 잔존해 있다면 그 결합력이 매우 취약하여 보관중 또는 상기 반도체패키지(SP')를 마더보드에 실장시 그 솔더볼(11')이 쉽게 탈락되는 문제점이 있다.
본 발명은 상기와 같은 문제를 해결하기 위해 안출한 것으로, 솔더볼 범핑시 사용되는 플럭스가 솔더볼랜드의 외주연으로 용이하게 흘러 나갈 수 있도록 함으로써 솔더볼의 범핑 수율 및 결합력을 향상시킬 수 있는 반도체패키지용 필름의 솔더볼랜드 구조를 제공하는데 있다.
도1a 및 도1b는 필름을 사용하는 반도체패키지의 일예를 도시한 부분 절개 사시도 및 단면도이다.
도2a 내지 도2c는 솔더볼이 범핑되는 반도체패키지의 필름 영역을 확대 도시한 단면도 및 범핑 불량 상태를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 제1실시예를 도시한 단면도 및 평면도이다.
도4a 및 도4b는 본 발명의 제2실시예를 도시한 단면도 및 평면도이다.
도5a 및 도5b는 본 발명의 제3실시예를 도시한 단면도 및 평면도이다.
- 도면중 주요부호에 대한 설명 -
10,10',10" ; 본 발명에 의한 솔더볼랜드
12 ; 도금층 14 ; 절연필름
16 ; 회로패턴 17 ; 요홈
18 ; 2중단턱 19 ; 경사면
상기한 목적을 달성하기 위해 본 발명은, 전자회로가 집적되어 있고, 이 전자회로의 신호를 외부로 인출하기 위한 입출력패드가 형성된 반도체칩과, 상기 반도체칩 상면의 입출력패드를 제외한 영역에 접착테이프에 의해서 부착되며 제1절연필름위에 도전체 회로패턴을 형성하고 그 회로패턴의 상부에는 제2절연필름을 라미네이션 시키되 상기 회로패턴의 소정 부분을 상부로 노출시켜 솔더볼랜드가 형성되도록 한 필름과, 상기 반도체칩의 입출력패드와 회로패턴 사이에 신호를 전달하기 위하여 본딩된 와이어와, 상기 와이어가 본딩된 영역을 외부의 산화 및 부식으로부터 보호하기 위한 인캡슐란트와, 상기 와이어에 의해 전달된 반도체칩의 신호를 외부로 인출하기 위하여 솔더볼랜드에 범핑된 솔더볼로 이루어진 반도체패키지에 있어서,
상기 필름에 형성된 솔더볼랜드는 제조 공정중 상기 솔더볼랜드에 도포되는 플럭스가 외부로 용이하게 빠져나감으로써 솔더볼이 솔더볼랜드에 용이하게 범핑됨과 동시에 그 결합력이 증가되도록 그 솔더볼랜드의 외주연에 위치된 절연필름에 외부를 향하여 다수의 요홈을 더 형성한 것을 특징으로 한다.
여기서, 상기 솔더볼랜드는 그 외주연에 위치되는 절연필름에 요홈을 형성함과 동시에 그 절연필름을 레이저로 처리하여 2중단턱이 형성되도록 할 수도 있다.
또한, 상기 솔더볼랜드는 그 외주연에 위치되는 절연필름을 레이저로 처리하여 소정의 경사면만을 형성시킬 수도 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하되 종래 기술과 중복되는 내용은 그 설명을 생략한다.
먼저 도3a 및 도3b는 본 발명의 제1실시예에 의한 솔더볼랜드(10)를 도시한 단면도 및 평면도이다.
도시된 바와 같이 본 발명에 의한 솔더볼랜드(10)는 그 외주연에 라미네이션 된 절연필름(14)이 위치되어 있고, 그 절연필름(14)에는 다수개의 요홈(17)이 더 형성되어 있다. 따라서, 솔더볼의 범핑 공정중 플럭스가 상기 요홈(17)을 통하여 외부로 용이하게 빠져나가는 동시에 솔더볼의 결합 면적도 증가함으로써 회로패턴(16)상에 형성된 도금층(12)과의 결합력도 증가된다.
이와 같이 솔더볼랜드(10)의 외주연에 위치된 절연필름(14)에 다수개의 요홈(17)을 형성하는 방법은 스탬핑 공구인 원통형 펀치의 단부에 그 바깥을 향하는 다수개의 돌기부를 더 형성하여, 필름의 절연필름(14)을 스탬핑함으로써 형성할 수 있으며, 이러한 작업은 절연필름(14)을 접착테이프로 반도체칩상에 접착하기 전에 실시한다.
한편, 도4a 및 도4b는 본 발명의 제2실시예에 의한 솔더볼랜드(10')를 도시한 단면도 및 평면도로서, 도시된 바와 같이 상기 솔더볼랜드(10')는 그 외주연의 절연필름(14)에 제1실시예(10)에서와 같이 요홈(17)이 형성됨과 동시에 또한 그 절연필름(14)에 2중단턱(18)이 더 형성되어 있다.
이와 같이 하여 제1실시예(10)와 마찬가지로 솔더볼의 범핑 공정중 플럭스가 상기 요홈(17) 및 2중단턱(18)을 통하여 외부로 용이하게 빠져나가는 동시에 솔더볼의 결합 면적도 증가함으로써 회로패턴(16)상의 도금층(12)과의 결합력도 증가된다.
이와 같이 솔더볼랜드(10')의 외주연에 위치된 절연필름(14)에 다수개의 요홈(17) 및 2중단턱(18)을 형성하는 방법은 먼저 원통형 펀치의 단부에 그 외부를 향하는 다수개의 돌기가 더 형성된 스탬핑 공구를 이용하여 외주연에 다수개의 요홈(17)이 형성되도록 한 후, 레이저를 이용하여 그 외주연을 절삭하되 절연필름(14) 두께의 약 1/2만 절삭함으로서 2중단턱(18)을 형성한다.
마지막으로, 도5a 및 도5b는 본 발명의 제3실시예에 의한 솔더볼랜드(10")를 도시한 단면도 및 평면도로서, 도시된 바와 같이 상기 솔더볼랜드(10")는 그 외주연의 절연필름(14)에 레이저로 처리된 경사면(19)이 더 형성되어 있음으로써, 솔더볼의 범핑 공정중 플럭스가 상기 경사면(19)을 통하여 외부로 용이하게 빠져나가는 동시에 솔더볼의 결합 면적도 증가시킴으로써 그 결합력을 증가시키도록 되어 있다. 이와 같이 솔더볼랜드(10")의 외주연에 위치된 절연필름(14)에 경사면(19)을 형성하는 방법은 제2실시예와 마찬가지로 레이저를 이용하여 절삭하되, 그 절삭면이 절연필름(14)과 소정의 경사각을 갖도록 함으로써 가능하다.
이와 같은 구조를 하는 본 발명에 의한 반도체패키지용 필름의 솔더볼랜드 구조는 솔더볼의 범핑 공정 전에 도포되는 플럭스가 범핑 공정중에 솔더볼의 무게 및 높은 열과, 상기 솔더볼랜드에 형성된 요홈(17), 2중단턱(18) 및 경사면(19)을 통해서 용이하게 외부로 배출됨으로써, 결국 솔더볼의 범핑 수율이 향상되고, 또한 넓은 결합면적으로 인하여 솔더볼의 결합력이 향상되는 효과가 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지용 필름의 솔더볼랜드 구조에 의하면, 솔더볼랜드에 도포된 플럭스가 솔더볼의 범핑 공정중 범핑되는 솔더볼의 압력 및 높은 열에 의해 그 솔더볼랜드에 형성된 요홈, 2중단턱 및 경사면을 통하여 외부로 용이하게 배출됨으로써, 결국 솔더볼의 범핑 수율을 대폭 향상시키고, 또한 넓은 결합면적으로 솔더볼랜드에 범핑된 솔더볼의 결합력을 향상시키는 효과가 있다.

Claims (3)

  1. 전자회로가 집적되어 있고, 이 전자회로의 신호를 외부로 인출하기 위한 입출력패드가 형성된 반도체칩과, 상기 반도체칩 상면의 입출력패드를 제외한 영역에 접착테이프에 의해서 부착되며 제1절연필름위에 도전체 회로패턴을 형성하고 그 회로패턴의 상부에는 제2절연필름을 라미네이션 시키되 상기 회로패턴의 소정 부분을 상부로 노출시켜 솔더볼랜드가 형성되도록 한 필름과, 상기 반도체칩의 입출력패드와 회로패턴 사이에 신호를 전달하기 위하여 본딩된 와이어와, 상기 와이어가 본딩된 영역을 외부의 산화 및 부식으로부터 보호하기 위한 인캡슐란트와, 상기 와이어에 의해 전달된 반도체칩의 신호를 외부로 인출하기 위하여 솔더볼랜드에 범핑된 솔더볼로 이루어진 반도체패키지에 있어서,
    상기 필름에 형성된 솔더볼랜드는 제조 공정중 상기 솔더볼랜드에 도포되는 플럭스가 외부로 용이하게 빠져나감으로써 솔더볼이 솔더볼랜드에 용이하게 범핑됨과 동시에 그 결합력이 증가되도록 그 솔더볼랜드의 외주연에 위치된 절연필름에 외부를 향하여 다수의 요홈을 더 형성한 것을 특징으로 하는 반도체패키지용 필름의 솔더볼랜드 구조.
  2. 제1항에 있어서, 상기 솔더볼랜드는 그 외주연에 위치되는 절연필름에 요홈이 형성됨과 동시에, 그 솔더볼랜드 외주연의 절연필름에 레이저로 2중단턱이 더 형성된 것을 특징으로 하는 반도체패키지용 필름의 솔더볼랜드 구조.
  3. 제1항에 있어서, 상기 솔더볼랜드는 그 외주연에 위치되는 절연필름에 레이저로 경사면이 형성된 것을 특징으로 하는 반도체패키지용 필름의 솔더볼랜드 구조.
KR1019980035612A 1998-08-31 1998-08-31 반도체패키지용 필름의 솔더볼랜드 구조 KR100331074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035612A KR100331074B1 (ko) 1998-08-31 1998-08-31 반도체패키지용 필름의 솔더볼랜드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035612A KR100331074B1 (ko) 1998-08-31 1998-08-31 반도체패키지용 필름의 솔더볼랜드 구조

Publications (2)

Publication Number Publication Date
KR20000015586A KR20000015586A (ko) 2000-03-15
KR100331074B1 true KR100331074B1 (ko) 2002-05-09

Family

ID=19548963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035612A KR100331074B1 (ko) 1998-08-31 1998-08-31 반도체패키지용 필름의 솔더볼랜드 구조

Country Status (1)

Country Link
KR (1) KR100331074B1 (ko)

Also Published As

Publication number Publication date
KR20000015586A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
KR100209993B1 (ko) 필름 캐리어 반도체 장치
KR100260997B1 (ko) 반도체패키지
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7218005B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
US6300685B1 (en) Semiconductor package
KR100265566B1 (ko) 칩 스택 패키지
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPH0883865A (ja) 樹脂封止型半導体装置
KR100331074B1 (ko) 반도체패키지용 필름의 솔더볼랜드 구조
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
KR100716867B1 (ko) 반도체패키지 및 히트싱크의 그라운딩 방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100362501B1 (ko) 반도체장치
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
KR100324932B1 (ko) 칩 사이즈 패키지
KR100381844B1 (ko) 반도체패키지용써킷테이프
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
JP2725621B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee