KR100328484B1 - 매트릭스형전극구조를가진액정표시장치 - Google Patents
매트릭스형전극구조를가진액정표시장치 Download PDFInfo
- Publication number
- KR100328484B1 KR100328484B1 KR1019980033826A KR19980033826A KR100328484B1 KR 100328484 B1 KR100328484 B1 KR 100328484B1 KR 1019980033826 A KR1019980033826 A KR 1019980033826A KR 19980033826 A KR19980033826 A KR 19980033826A KR 100328484 B1 KR100328484 B1 KR 100328484B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- liquid crystal
- signal
- image
- period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
- G09G3/3633—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with transmission/voltage characteristic comprising multiple loops, e.g. antiferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 표시 상의 플리커, 고스트 화상, 크로스토크를 억제하면서, 표시 밝기를 희생하지 않고, 표시를 재기록하기 위한 화상 소거 기간이 짧아지는 매트릭스형 전극 구조를 가진 액정 표시장치를 제공한다. 소거 기간에는, 선택 기간 바로 앞의 화상 유지 기간에 인가되는 유지 전압의 극성과 반대의 극성을 가진 펄스 전압이 인가되고, 그 다음에는 보다 낮은 레벨의 표준 전압이 인가된다. 펄스 전압은 반대 극성을 가진 한 쌍의 펄스를 포함하는 하나 또는 그 이상의 쌍극성 펄스의 형태가 될 수 있다. 본 발명에 따르면, 표시를 재기록하기 위한 소거 기간이 상당히 짧아진다.
Description
본 발명은 일반적으로 액정 표시 장치(liquid crystal display device)에 관한 것으로서, 특히, n x m개의 픽셀을 구동시키기 위한 매트릭스형 전극 구조를 가진 액정 표시 장치에 관한 것이다.
일본 특허원 JP-A-5-119746호에는, 매트릭스형 전극 구조를 가진 액정 표시 장치가 기재되어 있다. 표시를 위한 액정으로는 반-강유전성 물질(anti-ferroelectric material)이 사용된다. 이러한 종류의 반-강유전성 액정은 적어도 하나의 반-강유전 상태(제1 안정 상태 AF)와 2개의 강유전 상태(제2 및 제3 안정 상태 F+,F-)를 갖고 있으며, 이들 각각의 상태는 안정하게 얻어질 수 있다.
전술한 공보에 기재된 액정 표시 장치는 신호 전극과 함께 매트릭스를 형성하는 그 주사 전극을 순차적으로 주사함으로써 패널 상에 화상을 표시한다. 신호 전극에 인가되는 신호 전압과 조합하여 화상을 기록하기 위한 선택 전압(selection voltage)이 주사 전극에 순차적으로 인가되고, 그 다음에, 기록된 화상을 유지하기 위한 유지 전압(holding voltage)이 주사 전극에 인가된다. 선택 전압은 소정의 위상 변위(phase shift)를 갖고 각각의 주사 전극에 인가된다. 그러나, 화상이 고스트(ghost) 화상으로서 표시될 수도 있으며, 동화상이 양호한 상태로 표시되기 어렵다는 문제가 있다. 그 이유는 반-강유전성 액정의 상태를 강유전 상태(F+ 또는 F-)로부터 반-강유전 상태(AF)로 변화시키기 위한 응답 시간이 AF 상태로부터 F+ 또는F- 상태로 변화시키기 위한 응답 시간보다 10배 이상 길고, 그에 따라, 표시되는 화상을 스위칭하는데 필요한 시간이 상당히 길어지기 때문이다. 다시 말하면, 표시되는 화상은 그것이 소거될 때의 반-강유전성 액정의 광학 응답 시간에 의해 영향을 받으며, 따라서, 선택 전압의 인가 직전의 액정의 상태가 픽셀마다 달라지고, 픽셀에 동일한 레벨의 선택 전압이 인가될 때 조차도 각 픽셀의 휘도(luminance)가 균일하게 되지 않을 수도 있다. 이러한 문제는 동화상에서 뿐만 아니라 정지 화상을 스위칭하는데 있어서도 발생한다.
전술한 문제를 해결하기 위해, 예를 들어, 일본 특허원 JP-A-7-28432호 및 JP-A-7-43676호에는 동일한 제안이 기재되어 있다. 일본 특허원 JP-A-7-28432호는 반-강유전 액정을 선택 기간 중에 강유전 상태로부터 반-강유전 상태로 변화시키기 위한 응답 기간을 설정하는 것을 제안하고 있다. 그러나, 이러한 구동 방법은 하나의 주사 전극을 주사하기 위해 보다 긴 시간을 필요로 하는데, 그 이유는 선택 기간이 화상을 기록하기 위한 기간과 반-강유전성 액정의 상태를 강유전 상태로부터 반-강유전 상태로 변화시키기 위한 기간의 총계가 되기 때문이다. 그러므로, 많은 수의 주사 전극을 가진 장치에서는, 동화상이 적절하게 표시될 수 없다. 일본 특허원 JP-A-7-43676호는 반-강유전성 액정이 선택 기간과 유지 기간 사이에서 그 상태를 강유전 상태로부터 반-강유전 상태로 변화시키는 소거 기간을 설정하는 것을 제안하고 있다. 이러한 구동 방법은 많은 수의 주사 전극을 가진 장치에서 동화상을 표시하는 것을 가능하게 한다. 그러나, 소거 기간에 인가되는 전압의 레벨이 제로이기 때문에, 강유전 상태로부터 반-강유전 상태로의 응답 시간이 더 길어지고, 따라서, 소거 기간이 더 길어져야 한다. 그러므로, 표시 휘도가 낮아지고, 표시 패널이 저주파에 의해 구동될 때 플리커(flicker)가 나타나는 문제가 있다. 또한, 전술한 공보에 기재된 2가지 구동 방법 모두에서, 선택된 특정 픽셀의 응답은 그 특정 픽셀에 대한 선택 기간 이전의 소거 기간 중에 화상 신호가 인가되는 다른 픽셀의 표시 상태를 결정하는 화상 신호에 의해 영향을 받는다. 이것은 신호 전극의 종방향으로 크로스토크(cross-talk)로 불리는 현상을 초래한다.
본 발명은 전술한 문제점의 견지에서 이루어졌으며, 본 발명의 한 목적은 반-강유전성 액정 또는 그와 유사한 광학 특성을 가진 액정을 이용하여, 크로스토크를 억제하면서 단축된 소거 기간을 갖고 양호한 표시를 얻을 수 있는 개선된 구동 시스템을 포함하는, 매트릭스형 전극 구조를 가진 액정 표시 장치를 제공하는 것이다.
액정 표시 패널은 다수의 주사 전극, 다수의 신호 전극 및 이들 두 전극 사이에 배치된 반-강유전성 액정으로 이루어 진다. 신호 전극은 주사 전극에 수직으로 배치되며, 따라서, 이들 두 전극들은 매트릭스 구조를 형성한다. 이들 두 전극의 각각의 교차부분이 반-강유전 액정과 함께 하나의 픽셀을 형성한다. 주사 전압은 주사 전극 구동 회로로부터 주사 전극으로 순차적으로 인가되며, 신호 전압은 주사 전압과 동기하여 신호 전극 구동 회로로부터 신호 전극으로 순차적으로 인가된다. 주사 전압 및 신호 전압은 픽셀 상에서 조합되며, 그것에 의해, 표시 패널상에 화상을 표시하게 된다.
주사 과정에는, 선택 기간, 유지 기간 및 소거 기간이 그 순서대로 제공된다. 화상은 선택 기간에 픽셀 상에 기록되어, 유지 기간 동안 유지되고, 소거 기간 중에 소거된다. 유지 기간 동안에, 주사 전극 구동 회로로부터 인가되는 유지 전압의 극성은 적어도 한 번 반전된다. 바람직하게는, 유지 전압의 극성이 반전될 때 주사 전극에는 유지 전압보다 높은 리프레시 펄스 전압이 인가되며, 따라서, 패널이 비교적 낮은 주파수로 구동될 때 조차도 표시 상의 플리커가 억제되게 된다.
유지 기간에 유지되는 화상을 가능한 한 빠르게 소거하기 위해, 유지 전압의 극성과 반대의 극성을 가진 펄스 전압이 소거 기간의 개시점에서 주사 전극에 인가되고, 다음에는, 그 펄스 전압보다 낮은 레벨을 가진 표준 전압이 인가된다. 반-강유전성 액정은 소거 기간 중에 정극성 또는 부극성 강유전 상태로부터 반-강유전 상태로 그 상태를 변화시키는데, 즉, 화상이 밝은 상태(bright stste)로부터 어두운 상태(dark state)로 변화된다. 다음에는, 차기 선택 기간이 뒤따른다. 선택 기간의 개시점에서 펄스 전압을 인가함으로써, 표시의 밝기를 희생하지 않고 화상이 빠르게 소거된다. 이와 동시에, 고스트 화상 또는 크로스토크와 같은, 종래의 장치에서 볼 수 있는 문제를 피할 수 있다.
소거 기간에 인가되는 펄스 전압의 레벨 및 폭은 화상이 가능한 한 빠르게 소거될 수 있도록 선택된다. 바람직하게는, 펄스 전압의 폭은 반-강유전성 액정의 강유전 상태로부터 반-강유전 상태로의 응답 시간보다 짧게되도록 선택된다. 펄스 전압은 선행(preceding) 유지 전압의 극성과 반대의 극성을 가진 제1 펄스와 반전된 극성을 가진 제2 펄스로 이루어진 한 쌍의 펄스인 쌍극성(bipolar) 펄스의 형태로 인가될 수 있다. 펄스 전압의 레벨은 선택 전압 또는 유지 전압의 레벨과 동일하게 되도록 선택될 수 있다. 이 경우에, 전원으로부터 공급되는 전압 레벨의 수는 소거 기간에 펄스 전압을 공급하기 위해 증가될 필요는 없다.
본 발명의 다른 목적 및 특징은 첨부 도면을 참조하여 후술되는 양호한 실시예를 이해함으로써 명백해질 것이다.
도1은 본 발명에 따른 매트릭스형 전극 구조를 가진 액정 표시장치의 일실시예의 전체 구성도.
도2는 액정 표시 패널의 단면도.
도3은 표시 패널의 픽셀의 모델을 도시하는 도면.
도4는 주사 전극 구동 회로도.
도5는 도4에 도시된 주사 전극 구동 회로에 사용된 2-비트 레지스터를 도시하는 도면.
도6은 도4에 도시된 주사 전극 구동 회로에 사용된 디코더 회로를 도시하는 도면.
도7은 신호 전극 구동 회로도.
도8은 도7에 도시된 신호 전극 구동 회로에 사용된 디코더 회로를 도시하는 도면.
도9는 반-강유전성 액정의 전압에 대한 응답시간을 도시하는 그래프.
도10은 리프레시 전압이 인가될 때, 반-강유전성 액정에서의 상태 변화를 도시하는 모델도.
도11은 제1 실시예에서의 주사 전극 구동 회로의 동작을 설명하기 위한 타이밍도.
도12는 도11에 도시된 타이밍도의 후속 타이밍도.
도13은 제1 실시예에서의 신호 전극 구동 회로의 동작을 설명하기 위한 타이밍도.
도14는 제1 실시예에서의 표시 패널의 픽셀에 인가되는 구동 전압 및 반-강유전성 액정의 투과율을 도시하는 타이밍도.
도15는 제1 실시예에서의 소거 기간에 주사 전극에 인가되는 전압과 소거에 필요한 시간 사이의 관계를 도시하는 그래프.
도16은 제1 실시예의 변형예에서의 주사 전극 구동 회로의 동작을 설명하는 타이밍도.
도17은 제1 실시예의 변형예에서의 표시 패널의 픽셀에 인가되는 구동 전압 및 반-강유전성 액정의 투과율을 도시하는 타이밍도.
도18은 제1 실시예의 변형예에서의 소거 기간에 주사 전극에 인가되는 전압과 소거에 필요한 시간 사이의 관계를 도시하는 그래프.
도19는 제2 실시예에서의 주사 전극 구동 회로의 동작을 설명하는 타이밍도.
도20은 도19에 도시된 타이밍도의 후속 타이밍도.
도21은 제2 실시예에서의 신호 전극 구동 회로의 동작을 설명하는 타이밍도.
도22는 제2 실시예에서의 표시 패널의 픽셀에 인가되는 구동 전압 및 반-강유전성 액정의 투과율을 도시하는 타이밍도.
도23은 제2 실시예에서의 소거 기간에 주사 전극에 인가되는 전압과 소거에 필요한 시간 사이의 관계를 도시하는 그래프.
도24는 제2 실시예의 변형예에서의 주사 전극 구동 회로의 동작을 설명하는 타이밍도.
도25는 제2 실시예의 변형예에서의 표시 패널의 픽셀에 인가되는 구동 전압 및 반-강유전성 액정의 투과율을 도시하는 타이밍도.
도26은 제2 실시예의 변형예에서의 소거 기간에 주사 전극에 인가되는 전압과 소거에 필요한 시간 사이의 관계를 도시하는 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10:액정 패널 20:제어 회로
30,40:전원 회로 50:주사 전극 구동 회로
60:신호 전극 구동 회로
DX1 내지 DXm, DY1 내지 DYn:디코더 회로
RX1 내지 RXm:3-비트 레지스터
RY1 내지 RYn:2-비트 레지스터
SY1 내지 SYn:레벨 시프터
WX1 내지 WXm:아날로그 스위치 회로
이제, 본 발명에 따른 양호한 실시예에 대해 첨부도면을 참조하여 설명하게 된다.
제1 실시예
도1은 매트릭스형 전극 구조를 가진 액정 표시장치의 전체 구성도를 도시하고 있다. 이 장치는 도1 및 도2에 도시된 바와 같은 액정 표시 패널(10)을 포함한다. 표시 패널은 전극 기판(10a,10b)과, 이들 2개의 기판 사이의 공간을 채우고 있는 반-강유전성 액정(10c), 및 각각의 전극 기판(10a,10b)의 외표면에 각각 부착된 2개의 편광층(polarizer layers)(10d,10e)으로 구성된다.
도2에 도시된 바와 같이, 전극 기판(10a)은 글래스(glass) 기판(11), 이 글래스 기판(11)의 하면에 배치된, m개의 R(red), G(green), B(blue) 스트라이프를 가진 칼라 필터층(12), 이 칼라 필터층(12)의 아래에 배치된, m개의 스트라이프를 가진 투명 전극층(13), 및 이 투명 전극층(13)의 아래에 배치된배향막(orientation film)(14)으로 구성된다.
전극 기판(10b)은 글래스 기판(15), 이 글래스 기판(15) 상에 배치된, n개의 스트라이프를 가진 투명 전극층(16), 및 이 투명 전극층(16) 상에 배치된 배향막(17)으로 구성된다.
투명 전극층(13)의 m개의 스트라이프와 투명 전극층(16)의 n개의 스트라이프는 도3에 도시된 바와 같이, 반-강유전성 액정(10c)과 함께 픽셀의 (m x n) 매트릭스를 형성한다. 픽셀, G(1,1), G(1,2)......G(m,n)은 도3에 도시된 바와 같이 배열된다. 투명 전극(13)의 m개의 스트라이프는 도1의 신호 전극, X1,X2...Xm에 대응하고, 투명 전극(16)의 n개의 스트라이프는 도1의 주사 전극, Y1,Y2...Yn에 대응한다.
편광판(10d,10e)은 크로스 니콜(cross nicol) 관계로 배치된다. 이러한 구성으로 인해, 반-강유전성 액정은 그 반-강유전 상태에서 비-투명 상태가 된다. 2개의 전극 기판(10a,10b)은 도면에 도시되지 않은 다수의 스페이서(spacers)에 의해 예를 들어, 2μm의 균일한 간격으로 유지된다.
반-강유전성 액정 물질(10c)로는, 예를 들어, 일본국 특허 공개 공보 제Hei-5-119746호에 기재된 4-(1-trifluoromethylheptoxycarbonylphenyl)-4- octyloxycarbonylphenyl-4-carboxylate와 같은 물질이 사용될 수 있다. 수가지 종류의 반-강유전성 액정의 혼합물 또는 한가지 종류의 반-강유전성 액정을 포함하는 액정 물질의 혼합물과 같은 다른 물질도 사용될 수 있다.
도1에 도시된 바와 같이, 표시장치는 제어 회로(20), 전원 회로(30), 다른전원 회로(40), 주사 전극 구동 회로(50), 및 신호 전극 구동 회로(60)를 포함한다. 제어 회로(20)는 출력 신호, 즉, 2개의 DP, DR, SI01, SI02, SCC, LCK, ACK, STD 및 SIC를 출력하고, 외부 회로로부터 수직 동기 신호 VSYC와 수평 동기 신호 HSYC를 수신한다. DP 신호중 한 신호(제1 DP), DR 신호, SI01 신호, SI02 신호, ACK 신호 및 SCC 신호는 주사 전극 구동 회로(50)에 공급된다. 다른 DP(제2 DP), LCK, STD 및 SIC 신호는 신호 전극 구동 회로(60)에 공급된다.
SI01 및 SI02 신호는 주사 전극, Y1,Y2...Yn의 상태를 규정하기 위한 신호이다. 본 실시예에서, SI01 신호가 L(low)이고 SI02 신호도 L이되는 상태는 주사 전극의 소거 기간에 대응한다. 이와 유사하게, SI01 신호가 H(high)이고 SI02 신호가 L일 때, 주사 전극은 선택 기간에 있게 되고, SI01 신호가 H이고 SI02 신호도 H일 때, 주사 전극은 유지 기간에 있게 되고, SI01 신호가 L이고 SI02 신호가 H일 때, 주사 전극은 리프레시 기간에 있게 된다.
이제, 제1 실시예에서 리프레시 기간이 제공되는 이유에 관해 설명하게 된다. 전술한 공보, JP-A-5-119746호의 기재에 따르면, 액정 패널에 인가되는 전압은 패널에 직류 성분이 인가되지 않도록 주기적으로 반전된다. 패널의 투명 상태는 2개의 강유전 상태를 교대로 이용하여 실현되고, 비-투명 상태는 반-강유전성 액정의 반-강유전 상태를 이용하여 실현된다. 반-강유전성 액정 패널은 그것을 비스듬한 방향으로 볼 때, 2개의 강유전 상태 사이에서 다른 복굴절이방성(refractive anisotropy)(ㅿn)을 나타낸다. 그러므로, 2개의 강유전 상태 사이의 스위칭 주파수가 예를 들어, 30Hz보다 낮게 될 때 표시는 깜박거리게 된다. 이러한 종류의 플리커는 비스듬한 방향 플리커로서 불린다. 플리커를 제거하기 위해, 30Hz보다 높은 스위칭 주파수를 선택하는 것을 생각할 수 있다.
그러나, 반-강유전성 액정의 응답 속도를 고려하면, 특히, 표시의 고선명도를 얻기 위해 매우 많은 수의 주사 전극이 필요로 될 때에는 스위칭 주파수를 증가시키는데에는 소정의 한계가 있다.
일본국 특허원 JP-A-4-311920호에는 비스듬한 방향의 플리커를 방지하기 위한 제안이 기재되어 있다. 이 특허원은 유지 기간 동안에 플리커를 나타내지 않는 주파수로 인가 전압의 극성을 스위칭하는 것을 제안하고 있다. 그러나, 유지 전압은 동일한 레벨로 스위칭 또는 반전되기 때문에, 스위칭 이후의 패널의 밝기가 스위칭 이전의 밝기에 도달하지 못한다. 그 이유는 반-강유전성 액정이 극성 변화 만큼 빠르게 응답하지 못하기 때문이다. 그러므로, 극성이 스위칭될 때마다의 패널 밝기 변화와 패널 상에 화상을 재기록하는 주파수에 의해 야기되는 패널 상의 플리커를 없앨 수 없다. 반-강유전성 액정이 거기에 인가되는 전압에 어떻게 응답하는지에 관해 다양한 테스트가 행해졌다. 일반적으로, 반-강유전성 액정에서의 응답의 형태는 3가지가 있는데, 즉, 그것이 반-강유전 상태로부터 강유전 상태로 변화될 때, 강유전 상태 중 한 상태로부터 다른 강유전 상태로 변화될 때, 그리고, 강유전 상태로부터 반-강유전 상태로 변화될 때의 3가지 형태의 응답이 존재한다. 유지 기간 동안에 인가 전압의 극성이 반전될 때, 표시 패널의 밝기는 변화되지 않는 것이 필요하다. 다시 말하면, 유지 기간 동안에 인가 전압의 극성이 반전된 이후에도, 전압이 반전되기 전에 도달한 레벨과 동일한 레벨에서 패널의 밝기를 유지할 필요가 있다. 만일 이것이 달성되면, 플리커를 유발하지 않고 유지 기간 동안에 인가 전압의 극성이 반전될 수 있다.
도9의 그래프는 반-강유전성 액정의 인가 전압에 대한 응답 시간 특성을 도시하고 있다. 이 그래프에서, 곡선 L1은 40℃의 온도에서 반-강유전 상태로부터 강유전 상태로의 응답 시간(τr)을 나타내고, 곡선 L2는 40℃의 온도에서 정극성 강유전 상태로부터 부극성 강유전 상태로 또는 그 역으로 변화될 때의 응답 시간(τ)을 나타낸다. 이 그래프에 따르면, 20 볼트가 인가될 때, 응답 시간(τr)은 250μsec 이고, 응답 시간(τ)은 33.5μsec이다. 이들 응답 시간(τr)와 (τ) 사이에 큰 차이가 있다는 것은 명백하다.
이러한 차이는 반-강유전 상태의 영역(regions)을 동일한 상태로 유지하면서, 한 강유전 상태에 있는 영역을 다른 강유전 상태로 액정의 상태를 변화시키기 위해 이용될 수 있다. 이것은 표시 상의 가시성 플리커를 유발하지 않고, 유지 기간 동안에 인가 전압의 극성을 스위칭하는 것이 가능하다는 것을 의미한다. 다시 말하면, 33.5μsec의 지속기간(duration)을 가진 20 볼트의 리프레시 전압(회복 전압)이 유지 기간 동안의 극성 변화시에 인가되면, 반-강유전 상태로부터 강유전 상태로의 변화를 유발하지 않고, 단지 정극성 강유전 상태와 부극성 강유전 상태 사이의 변화만이 발생된다. 그러므로, 가시성 플리커가 억제될 수 있다.
도10에 도시된 바와 같이, 이와 같은 리프레시 전압을 인가함으로써, 반-강유전 상태에 있는 영역을 불변상태로 유지하면서, 한 강유전 상태에 있는 픽셀 영역이 다른 강유전 상태로 변화될 수 있다. 그러므로, 유지 기간 동안에 인가되는전압의 극성 변화 전후에, 표시의 밝기가 동일한 레벨로 유지될 수 있다. 이것은 밝기의 레벨, 즉, 밝은 레벨, 어두운 레벨, 또는 중간 레벨에 관계 없이 달성될 수 있다.
도9의 그래프에 따르면, 유지 기간 동안에 인가되는 리프레시 펄스가 곡선 L1과 L2 사이의 범위 내의 펄스폭 또는 지속기간을 가진 20 볼트의 펄스로 선택되면, 유지 전압의 극성 반전 전후에 패널의 밝기가 동일한 레벨로 유지되거나 또는 밝기 변화가 최소화될 수 있다. 전술한 현상을 이용함으로써, 본 발명은 표시 상의 플리커를 실질적으로 볼 수 없는 매트릭스형 전극 구조를 가진 액정 표시 장치를 제공할 수 있다.
다시 도1을 참조하면, 전원 회로(30)는 7개의 출력 신호, VWP, VRP, VHP, VE, VHN, VRN 및 VWN을 출력하고, 다른 전원 회로(40)는 8개 레벨의 밝기를 표시하기 위한 9개의 전압, V1, V2, V3, V4, V5, V6, V7, V8 및 VG를 출력한다.
주사 전극 구동 회로(50)는 제어 회로(20)로부터의 신호, 제1 DP, DR, SI01, SI02, ACK 및 SCC에 근거하여, 소거 기간, 선택 기간, 유지 기간 및 리프레시 기간에 대응하는, 8개의 전압 레벨을 순차적으로 주사 전극, Y1...Yn에 공급한다. 이 구동 회로(50)는 또한, 교류 전압에 의해 주사 전극을 구동하기 위해 매 선택 기간 마다 인가 전압의 극성을 스위칭한다(도11 및 도12 참조).
이제, 도11 및 도12를 참조하여, 주사 전극 Y1을 예를 들어, 주사 전극 구동 회로(50)의 동작에 대해 설명한다. 이들 도면에서, 소거 기간은 각각의 극성에 대해 RS+ 또는 RS-로서 표시되고, 선택 기간은 W+ 또는 W-로서 표시되고, 유지 기간은 H+ 또는 H-로서 표시되고, 리프레시 기간은 R+ 또는 R-로서 표시되어 있다. 선택 기간(도11의 W+)은 3개의 기간, 즉, 제1, 제2, 및 제3 기간으로 나누어진다. 제1 기간에서는 선행 소거 기간에 인가된 전압과 동일한 전압 VE가 인가되고, 제2 기간에는 정극성 유지 전압 VHP가 인가되고, 제3 기간에는 정극성 선택 전압 VWP가 인가된다. 신호 전극으로부터 오는 화상 데이터는 선택 기간 동안에 주사 전극 Y1 상의 픽셀에 인가된다. 정극성 유지 기간(도11의 H+)에서는, 정극성 유지 전압 VHP가 주사 전극 Y1에 인가되고, 화상 데이터는 유지된다.
부극성 리프레시 기간 및 유지 기간(R- 및 H-)은 2개의 기간, 즉, 제1 및 제2 기간으로 분할된다. 제1 기간에서는 주사 전극에 부극성 리프레시 전압 VRN이 인가된다. 이 제1 기간은 후술되는 바와 같이, 신호 전극 구동 회로(60)로부터 전압 VG가 전달되는 동안의 기간에 대응하며, 이 기간에서는 화상 데이터를 전과 같이 유지하면서 유지 전압의 극성이 반전된다. 제2 기간에서는 부극성 유지 전압 VHN이 인가된다. 다음에는, 정극성 리프레시 기간 및 유지 기간(R+ 및 H+)이 뒤따른다. 이 기간 동안에는, 신호 전극 구동 회로(60)로부터 전압 VG가 전달되는 기간에 대응하는 제1 기간에 전압 VRP가 주사 전극에 인가되고, 화상 데이터는 전과 같이 유지되면서, 유지 전압의 극성이 반전된다. 제2 기간에는 전압 VHP가 인가되고, 화상 데이터는 유지된다. 이후에는 차기 선택 기간(RS-)까지 도11 및 도12에 도시된 바와 같이, 정극성 리프레시 및 유지 기간과 부극성 리프레시 및 유지 기간이 교대로 반복된다. 부극성 소거 기간(RS-)은 2개의 기간, 즉, 제1 기간과 제2 기간으로 나누어진다. 제1 기간에는 도12에 P로서 표시된 전압 VRN이 주사 전극에 인가되고, 제2 기간에는 전압 VE가 인가된다. 따라서, 주사 전극 상의 모든 화상 데이터가 소거된다.
주사 전극 Y1에 대해 설명된 동작은 다른 주사 전극 Y2....Yn에도 동일한 방식으로 적용된다. 선택 기간의 지속기간의 위상차를 갖고 전극 Y1으로부터 전극 Yn까지의 주사가 순차적으로 수행된다. 표시 상의 플리커를 방지하기 위해, 예를 들어, Y1은 정극성, Y2는 부극성, Y3는 정극성이 되는 등의 방식으로 이웃하는 주사 전극의 극성이 교대로 선택된다.
이제, 도4를 참조하여 주사 전극 구동 회로(50)의 구조에 대해 설명한다.
주사 전극 구동 회로(50)는 n개의 2-비트 레지스터(RY1, RY2...RYn), n개의 디코더 회로(DY1, DY2...DYn), n개의 레벨 시프터(SY1, SY2...SYn) 및 n개의 아날로그 스위치 회로(WY1, WY2...WYn)를 포함한다. 각각의 아날로그 스위치 회로는 7개의 아날로그 스위치를 포함한다. 주사 전극 구동 회로(50)는 제어 회로(20)로부터 수신되는 6가지 종류의 신호에 근거하여 전술한 기능을 수행한다.
2-비트 레지스터(RY1, RY2...RYn)는 ACK 신호의 상승(rising)과 동기하여 제어 회로(20)로부터 SI01 및 SI02 신호를 순차적으로 수신하고, SCC 신호의 상승과 동기하여 디코더 회로(DY1, DY2...DYn)에 2-비트 데이터(bit-1, bit-2)를 출력한다.
도5에는 2-비트 레지스터 RY1 내지 RYn의 상세도가 도시되어 있다. 이제, 2-비트 레지스터 RY1 및 RY2를 예로하여 2-비트 레지스터에 대해 설명하게 된다. 2-비트 레지스터 RY1은 1-비트를 형성하는 한쌍의 D-형 플립-플롭 Fa, Fb와 다른 1-비트를 형성하는 한쌍의 D-형 플립-플롭 Fc, Fd로 구성된다. 플립-플롭 Fb, Fd는 ACK 신호의 상승과 동기하여, 신호 SI01, SI02를 각각 수신하고, 그 각각의 Q 단자로부터의 출력을 플립-플롭 Fa, Fc로 각각 전달한다. 플립-플롭 Fa, Fc는 SCC 신호의 상승과 동기하여, 플립-플롭 Fb, Fd로부터의 출력을 각각 수신하고, 그 각 출력을 2-비트 데이터(bit-1, bit-2)로서 디코더 DY1으로 전달한다. 이와 유사하게, 2-비트 레지스터 RY2도 한쌍의 D-형 플립-플롭 Fa, Fb와 다른 한쌍의 D-형 플립-플롭 Fc, Fd로 구성된다. RY2의 플립-플롭 Fb, Fd는 ACK 신호의 상승과 동기하여, RY1의 플립-플롭 Fb, Fd의 각각의 Q 단자로부터의 출력을 각각 수신하고, 그 각각의 Q 단자로부터의 출력을 RY2의 플립-플롭 Fa, Fc로 각각 전달한다. RY2의 플립-플롭 Fa, Fc는 SCC 신호의 상승과 동기하여, RY2의 플립-플롭 Fb, Fd로부터의 출력을 각각 수신하고, 그 각 출력을 2-비트 데이터(bit-1, bit-2)로서 디코더 DY2로 전달한다. 다른 2-비트 레지스터 RY3 내지 RYn도 동일한 방식으로 동작하며, 그 출력을 각각 DY3 내지 DYn으로 전달한다. 디코더 DY1 내지 DYn은 2-비트 레지스터 RY1 내지 RYn으로부터의 2-비트 데이터와 제어 회로(20)로부터의 제1 DP 신호에 근거하여, 아날로그 스위치 WY1 내지 WYn을 동작시키기 위한 7개의 신호를 발생한다.
디코더 회로(DY1, DY2...DYn)는 2-비트 레지스터 RY1 내지 RYn으로부터의 2-비트 데이터와 제어 회로(20)로부터의 제1 DP 신호 및 DR 신호에 근거하여, 아날로그 스위치 회로 WY1 내지 WYn에서의 스위칭 동작을 수행하기 위한 7가지 종류의 신호를 발생한다. 각각의 디코더 회로(DY1, DY2...DYn)는 도6에 도시된 바와 같이 6개의 논리 회로(51-56)로 구성된다. 이제, 디코더 회로의 동작에 대해 DY1을 예를들어 설명한다.
도6에 도시된 바와 같이, 4개의 인버터와 4개의 AND 게이트로 구성된 논리 회로(51)는 2-비트 레지스터 RY1로부터 수신되는 2-비트 데이터(bit-1, bit-2)를 디코드하여, 그것을 스위칭 기능을 수행하는 신호, DDE, DDW, DDR 및 DDH로 변환한다. 소거 기간(SI01과 SI02이 모두 L임) 동안에는, 단지 DDE 신호만이 H(high)가 되고, 다른 신호들은 L(Low)이 된다. 선택 기간(SI01는 H이고, SI02는 L임) 동안에는, 단지 DDW 신호만이 H가 되고, 다른 신호들은 L이 된다. 리프레시 기간(SI01는 L이고, SI02는 H임) 동안에는, 단지 DDR 신호만이 H가 되고, 다른 신호들은 L이 된다. 유지 기간(SI01는 H이고, SI02도 H임) 동안에는, 단지 DDH 신호만이 H가 되고, 다른 신호들은 L이 된다.
도6에 도시된 바와 같이, 4개의 AND 게이트와 하나의 인버터 및 2개의 OR 게이트로 구성된 논리 회로(52)는 DR 신호에 근거하여 논리 회로(51)로부터의 스위칭 신호를 제어하고, 신호 DEE, DWW, DRR 및 DHH를 출력한다. DDE 신호가 H일 때에는, DEE 신호만이 H가 된다. DDW 신호가 H일 때에는, DR 신호가 H가 되는 시간 동안에 DEE 신호만이 H가 되고, DR 신호가 L이 되는 시간 동안에는 DWW 신호만이 H가 된다. DDR 신호가 H일 때에는, DR 신호가 H가 되는 시간 동안에 DRR 신호만이 H가 되고, DR 신호가 L이 되는 시간 동안에는 DHH 신호만이 H가 된다. DDH 신호가 H일 때에는, DHH 신호만이 H가 된다.
논리 회로(53)는 도6에 도시된 소자로 구성된다. 이 논리 회로(53)에서, 클록된 인버터(clocked inverters)(53c, 53f)는 인버터(53a)로부터의 반전된 출력에의해 동작하고, 클록된 인버터(53d, 53e)는 인버터(53a, 53b)로부터의 캐스케이드 출력에 의해 동작한다. 클록된 인버터 및 다른 논리 게이트의 동작에 따라, 논리 회로(53)는 DDW 신호가 H일 때 리셋되고, DDR 신호의 상승에 동기하여 OR 게이트(53g)의 출력을 반전시킨다.
논리 회로(54)는 도6에 도시된 소자로 구성되며, 데이터를 래치하는 기능을 수행한다. 이 논리 회로(54)에서, 클록된 인버터(54c)는 DDW 신호를 반전시키는 인버터(54a)로부터의 반전된 출력에 의해 동작하고, 클록된 인버터(54d)는 인버터(54a, 54b)로부터의 캐스케이드 출력에 의해 동작한다. 클록된 인버터 및 다른 논리 게이트들의 동작에 따라, 논리 회로(54)는 DDW 신호가 H일 때에는 제1 DP 신호를 그대로 출력하고, DDW 신호가 L일 때에는 제1 DP 신호를 래치한다.
논리 회로(55)는 배타적 OR 게이트로 구성되며, 논리 회로(53,54)로부터의 출력의 배타적 논리합을 DPP 신호로서 논리 회로(56)로 출력한다. DDW 신호가 H일 때의 시간 동안에, DPP 신호는 제1 DP 신호에 대응하고, 그 전압 극성은 이 제1 DP 신호에 의해 제어되는데, 그 이유는 논리 회로(53)는 리셋되고, 그 출력은 L이 되고, 논리 회로(54)는 논리 회로(53)의 출력과 동일한 출력을 제공하기 때문이다. DDW 신호가 L일 때에는, 논리 회로(54)가 래치 기능을 수행하기 때문에 DPP 신호는 제1 DP 신호와 무관하게 된다. 논리 회로(53)로부터의 논리 출력은 DDR 신호의 상승과 동기하여 반전되기 때문에, DPP 신호는 DDR 신호가 상승할 때마다 반전되고, 전압 극성은 매 리프레시 기간마다 반전된다.
도6에 도시된 바와 같이, 6개의 AND 게이트로 구성된 논리 회로(56)는 논리회로(52)로부터의 신호와 논리 회로(55)로부터의 DPP 신호에 따라 전압 극성을 스위칭한다. DWW 및 DPP 신호가 H일 때, DWP 신호는 H가 된다. DWW 신호가 H이고 DPP 신호가 L일 때에는, DWN 신호가 H가 된다. DRR 및 DPP 신호가 H일 때에는, DRP 신호는 H가 된다. DRR 신호가 H이고 DPP 신호가 L일 때에는, DRN 신호는 H가 된다. DHH 및 DPP 신호가 H일 때에는, DHP 신호는 H가 된다. DHH 신호가 H이고 DPP 신호가 L일 때에는, DHN 신호가 H가 된다. 이에 따라, 이들 7개의 제어 신호, DEE, DWP, DWN, DRP, DRN, DHP 및 DHN이 합성된다.
DEE 신호는 레벨 시프터를 통해 전원 회로(30)의 VE 단자에 접속된 아날로그 스위치(도4 참조)를 제어한다. DWP 신호는 레벨 시프터를 통해 전원 회로(30)의 VWP 단자에 접속된 아날로그 스위치를 제어한다. DWN 신호는 레벨 시프터를 통해 전원 회로(30)의 VWN 단자에 접속된 아날로그 스위치를 제어한다. DRP 신호는 레벨 시프터를 통해 전원 회로(30)의 VRP 단자에 접속된 아날로그 스위치를 제어한다. DRN 신호는 레벨 시프터를 통해 전원 회로(30)의 VRN 단자에 접속된 아날로그 스위치를 제어한다. DHP 신호는 레벨 시프터를 통해 전원 회로(30)의 VHP 단자에 접속된 아날로그 스위치를 제어한다. DHN 신호는 레벨 시프터를 통해 전원 회로(30)의 VHN 단자에 접속된 아날로그 스위치를 제어한다. 한 제어 신호가 H일 때, 그 대응하는 아날로그 스위치는 폐쇄(ON)되고, 그 대응하는 전압이 전원 회로(30)로부터 주사 전극에 공급된다. 이것은 각각의 제어 신호(DEE, DWP, DWN, DRN, DHP 및 DHN)에도 적용된다.
따라서, 도11 및 도12에 도시된 바와 같은 소정의 파형을 가진 전압이 SCC,ACK, SI01, SI02 및 제1 DP 신호에 따라 각각의 주사 전극(Y1, Y2...Yn)에 공급된다.
도7에 도시된 바와 같이, 신호 전극 구동 회로(60)는 m개의 3-비트 레지스터(RX1, RX2...RXm), m개의 디코더 회로(DX1, DX2...DXm), m개의 레벨 시프터(SX1, SX2...SXm) 및 m개의 아날로그 스위치(WX1, WX2...WXm)로 구성된다. 이 신호 전극 구동 회로(60)는 외부로부터의 화상 신호 DAP와 제어 회로(20)로부터의 제2 DP, LCK, STD 및 SIC 신호에 따라, 전원 회로(40)로부터의 9개 레벨의 신호 전압을 신호 전극(X1, X2...Xm)에 공급한다. 액정 패널이 8단계의 밝기를 가진 화상을 표시하기 때문에, DAP 신호는 3-비트 신호가 된다.
신호 전극 구동 회로(60)의 동작은 도13에 도시된 타이밍도를 참조하여 설명하게 된다. 3-비트 데이터를 가진 화상 신호 DAP는 모든 신호 전극(X1, X2...Xm)에 대해 직렬 데이터로서 외부로부터 신호 전극 구동 회로(60)로 전송된다. 화상 데이터는 외부로부터 신호 전극 구동 회로(60)로 순차적으로 전송되는데, 즉, 주사 전극 Y1 상의 픽셀에 대한 데이터가 먼저 들어오고, 그 다음에 주사 전극 Y2 상의 픽셀에 대한 데이터가 들어오고, 이러한 방식으로 주사 전극 Yn까지의 데이터가 연속적으로 들어오게 된다. 도13에서, D(1,i)는 주사 전극 Y1 상의 픽셀에 대한 일련의 화상 데이터를 나타내고, D(1,1), D(1,2)....D(1,m)은 각각의 신호 전극(X1, X2...Xm)에 대한 화상 데이터를 각각 나타낸다. STD 신호가 H일 때에는, 신호 전극 X1에 대응하는 화상 신호가 SIC 신호의 상승과 동기하여 3-비트 레지스터에 공급된다. 이와 유사하게, 신호 전극 X2, X3...Xm에 대응하는 화상 신호가 SIC 신호의 상승과 동기하여 3-비트 레지스터에 순차적으로 공급된다. 따라서, 주사 전극 상의 픽셀에 대한 화상 데이터는 3-비트 레지스터 RX1, RX2...RXm에 저장된다. 이들 3-비트 레지스터에 저장된 데이터는 디코더 회로로 공급된다.
도8에 도시된 바와 같이, 각각의 디코더 DX1, DX2...DXm은 5개의 논리 회로(61,62,63,64 및 65)를 포함한다. 이들 디코더의 동작은 DX1을 예를 들고, 도8을 참조하여 설명된다.
3개의 D형 플립-플롭으로 구성된 논리 회로(61)는 제어 회로(20)로부터의 LCK 신호의 상승과 동기하여 3-비트 화상 데이터를 래치한다. 3개의 배타적 OR 게이트로 구성된 논리 회로(62)는 제어 회로(20)로부터의 제2 DP 신호가 H일 때, 논리 회로(61)에 의해 래치된 화상 신호를 반전시킨다. 논리 회로(63)는 3쌍의 인버터와 8개의 AND 게이트로 구성되며, 디코더를 형성한다. 논리 회로(63)는 논리 회로(62)로부터의 3-비트 화상 데이터 신호를 디코드하여, 그것을 8개의 라인 출력으로 변환한다. 하나의 인버터로 구성된 논리 회로(64)는 제어 회로(20)로부터의 LCK 신호를 반전시킨다. 8개의 AND 게이트를 포함하는 논리 회로(65)는 논리 회로(63)로부터의 신호를 수신하고, 논리 회로(64)로부터의 출력에 따라, 아날로그 스위치 회로 WX1의 8개의 아날로그 스위치를 스위칭하는 제어 신호 D1, D2...D8을 출력한다. 또한, 디코더 회로 DX1은 제어 신호 DG로서 LCK 신호를 출력한다.
전술한 바와 같이 구성된 디코더 회로 DX1은, 제2 DP 신호가 L이고 LCK 신호가 L인 상태 하에서, 논리 회로(61)에 의해 래치된 3-비트 데이터가 각각 (L,L,L), (L,L,H), ... (H,H,L), (H,H,H) 일 때, 그 각각의 출력, D1 내지 D8을 하이(H) 상태로 만든다. 제2 DP 신호가 H이고 LCK 신호가 L인 상태 하에서, 디코더 회로 DX1은, 논리 회로(61)에 의해 래치된 3-비트 데이터가 각각 (L,L,L), (L,L,H), ... (H,H,L), (H,H,H) 일 때, 그 각각의 출력, D8 내지 D1을 그 순서대로 하이(H) 상태로 만든다. LCK 신호가 H인 상태 하에서, 출력, D1 내지 D8은 3-비트 데이터에 관계 없이 L이 되고, 단지 출력 DG만이 H가 된다.
디코더로부터의 출력 D1 내지 D8 및 출력 DG는 레벨 시프터(도7 참조)를 통해, 전원 회로(40)의 전압 V1 내지 V8 및 VG에 접속된 아날로그 스위치를 각각 제어한다. 출력 D1 내지 D8 및 출력 DG가 H일 때, 그 대응하는 아날로그 스위치는 ON 상태로 되고, 전원 회로(40)로부터의 출력 전압이 신호 전극에 공급된다.
한 주사 전극 상의 픽셀에 대한 화상 데이터가 LCK 신호의 상승과 동기하여 논리 회로(61)에 의해 래치된 이후에, 3-비트 레지스터(RX1 내지 RX2)는 그 다음 주사 전극 상의 픽셀에 대한 화상 데이터를 입력하기 시작한다. 따라서, 도13에 도시된 타이밍도로부터 알 수 있는 바와 같이, SIC, STD, LCK 및 제2 DP 신호와 화상 데이터 DAP에 응답하여, 신호 전극 X1 내지 Xm에는 규정된 파형을 가진 전압 출력이 공급된다.
전원 회로(30)로부터의 출력 전압 VE와 전원 회로(40)로부터의 출력 전압 VG는 공통 레벨로 셋트된다. 신호, SCC, 제1 DP 및 LCK는 신호 LCK 및 제2 DP와 동기화 되며, 이들 모든 신호는 제어 회로(20)로부터 공급된다. 선택 기간에 있는 주사 전극 상의 픽셀에 대한 화상 데이터는 한 선택 기간 만큼 사전에 입력된다. 따라서, 도14에 도시된 파형이 실현된다.
이제, 1-프레임 표시 기간이 50ms이고, 행전극(rows)(주사 전극)의 수가 1024이고, 열전극(columns)(신호 전극)의 수가 3840이고, 주사 듀티(duty)가 1/N(여기서, N=512 이고, 2개의 프레임, 즉, 상부 프레임과 하부 프레임으로 나누어짐)이고, 소거 기간이 반-강유전성 액정의 강유전 상태(F)로부터 반-강유전 상태(AF)로의 응답 시간에 따라 결정되는 R이 되는, 본 발명에 따라 구성된 액정 표시장치의 한 예의 동작에 대해 설명하게 된다.
도3에 도시된 각각의 픽셀, G(i,j)에는, 도14에 도시된 파형을 가진 구동 전압이 인가된다. 제1 실시예에서, 선택 전압 VW는 28V로 설정되고, 유지 전압 VH는 9.5V로 설정된다. 도14에 도시된 구동 전압이 픽셀에 인가되면, 반-강유전성 액정은 도14의 하부 그래프에 도시된 바와 같이 구동 전압에 광학적으로 응답한다. 이 그래프로부터, 소거 기간에 제1 펄스를 인가함으로써, 반-강유전성 액정의 상태가 강유전 상태로부터 반-강유전 상태를 향해 빠르게 변화되고, 이후에 전압 VE를 인가함으로써 완전한 반-강유전 상태에 도달한다는 것을 알 수 있다. 강유전 상태로부터 반-강유전 상태로의 응답 시간(소거에 필요한 시간의 길이)은 소거 전압 VRP(또는, 부극성에서는 VRN)의 레벨에 따라 도15의 그래프에 도시된 바와 같이 변화된다. 이 그래프에서, 전압 VRP의 레벨은 횡좌표로 도시되어 있고, 소거에 필요한 시간은 종좌표로 도시되어 있다. 이 그래프로부터, 전압 VRP가 18V일 때, 응답 시간이 가장 짧은 0.5ms가 된다는 것을 알 수 있다. 이 전압이 18V보다 낮아지면, 응답 시간은 길어지게 된다. 이와 유사하게, 전압이 18V보다 높아질 때에도, 응답 시간은 길어지게 되는데, 그 이유는 반-강유전성 액정이 이 경우에는 한 강유전 상태로부터 다른 강유전 상태로 그 상태가 변화되도록 유도되기 때문이다. 응답 시간이 최소 레벨, 즉, 0.5ms에 있을 때에는, 표시 상에서 플리커를 볼 수 없는데, 그 이유는 소거 기간이 1-프레임의 표시 기간(50ms)의 1%의 레벨에 있기 때문이다. 이 경우에 표시의 밝기는 이론상 최대치의 99%에 도달한다.
전술한 바와 같이, 제1 실시예에서, 소거 기간의 개시점에서는 그 소거 기간 바로 앞의 유지 기간과 반대의 극성을 가진 펄스 전압이 인가되고, 그 다음에는 전압 VE가 인가된다. 그러므로, 표시가 고속으로 스위칭될 수 있으며, 패널 상의 화상 표시가 2중으로 보이는 것을 피하면서, 밝기를 낮추지 않고, 동화상 및 정지화상이 모두 고품질로 표시될 수 있다. 또한, 리프레시 기간 및 유지 기간 동안에 리프레시 펄스 전압과 유지 전압의 극성을 스위칭함으로써 표시 플리커를 없앨 수 있다. 다시 말하면, 제1 실시예는 표시의 고속 스위칭을 실현하고, 그와 동시에 플리커를 방지한다. 또한, 픽셀이 짧은 시간의 기간 동안에 반-강유전 상태 또는 그에 근접하는 상태로 변환될 수 있기 때문에, 신호 전극의 길이방향에 따른 크로스토크를 피할 수 있다. 본 실시예에서는 비록 전압 VRP(또는 VRN)가 소거 펄스 전압으로서 사용되었지만, VHP(또는 VHN)도 역시 소거 펄스 전압으로서 사용될 수 있다. 대안으로, 전원 회로(30)에서 7개의 전압에 부가하여, 소거에 적합한 특정 전압이 제공될 수도 있다.
도16 내지 도18은 제1 실시예의 변형된 형태를 도시하고 있다. 이 변형예에서, 소거 기간의 개시점에서 주사 전극에 인가되는 제1 펄스 전압은 제1 실시예에서와 동일한 전압 VRN(또는 정극성에서는 VRP) 이다. 다음에는, 도16에 도시된 바와 같이, 유지 전압과 동일한 레벨을 가진 전압 VHN(또는 VHP)이 인가된다. 그 이후에는, 전압 VE가 인가된다. 전압 VHN을 추가적으로 인가함으로써, 반-강유전성 액정의 상태가 강유전 상태로부터 반-강유전 상태로 효과적으로 변화될 수 있다. 전압 VHN은 유지 전압과 동일하기 때문에, 전원 회로(30)로부터 공급되는 전압 레벨의 수를 증가시킬 필요가 없다. 도17에는, 이 변형예에서의 반-강유전성 액정의 광학 응답(투과율 변화(transparency change))이 도시되어 있다. 전압 VRN의 레벨에 대한 응답 시간(소거에 필요한 시간)은 도18의 그래프에 도시되어 있다. 이 그래프로부터 알 수 있는 바와 같이, 응답 시간은 8V 내지 18V의 전압 VRN의 범위에서 약 1.0ms 이다. 강유전 상태로부터 반-강유전 상태로의 응답 시간 1.0ms는 종래의 장치의 응답 시간의 약 절반이 된다. 이 특정 실시예에서, 전압 VRN(또는 VRP)은 17V로 설정된다. 제1 실시예의 이러한 변형예도 역시 고속 표시 스위칭을 실현하며, 크로스토크를 유발하지 않고 동시에 표시 플리커를 피할 수 있다.
제2 실시예
이제, 도19 내지 도23을 참조하여, 본 발명의 제2 실시예에 대해 설명하게 된다. 제2 실시예에서는, 제1 실시예에서와 달리, 도19 및 도20에 도시된 바와 같이, 유지 기간의 개시점에서 리프레시 펄스가 인가되지 않고, 유지 전압의 극성이 교대되지 않는다. 유지 기간 다음에 오는 소거 기간(도20의 RS-)에는, 도20에 Q로 표시된 바와 같은 쌍극성 펄스가 주사 전극에 인가된다. 이 쌍극성 펄스 전압 이후에는, 전압 VE가 뒤따른다. 도21에는, 이 제2 실시예에서의 신호 전극 구동 회로의동작이 도시되어 있으며, 이것은 도13에 도시된 제1 실시예와 유사하다. 도22에는, 픽셀에 인가되는 구동 전압과 그에 대한 광학 응답(투과율 변화)이 도시되어 있다. 도22에 도시된 바와 같이, 반-강유전성 액정의 투과율은 소거 기간에서 감쇠진동 방식으로 감소된다. 응답 시간(소거에 필요한 시간)은 도23의 그래프에 도시된 바와 같이 쌍극성 펄스 전압의 레벨에 따라 변화된다. 이 응답 시간은 6V 내지 10V의 전압 범위에서 약 1.0ms가 된다. 이것은 반-강유전성 액정이 약 2.0ms인 종래의 장치에서의 응답 시간의 약 절반의 시간에 강유전 상태로부터 반-강유전 상태로 그 상태를 변화시킨다는 것을 의미한다. 본 실시예에서의 1.0ms의 소거 기간은 1-프레임의 표시 기간(50ms)의 약 2%가 되기 때문에, 표시 상에서 해로운 플리커를 볼 수 없으며, 이론상 최대치의 98%의 밝기 레벨이 달성된다. 또한, 소거 기간에 쌍극성 펄스 전압이 사용되기 때문에, 픽셀이 소거 기간에 완전한 반-강유전 상태에 있지 않 때 조차도, 픽셀의 상태가 신호 데이터에 관계 없이 전체 프레임에 걸쳐 실질적으로 균일하게 된다. 그러므로, 크로스토크가 제1 실시예에서와 동일한 정도까지 충분하게 억제된다.
도24 내지 도26은 제2 실시예의 변형된 형태를 도시하고 있다. 도24에 도시된 바와 같이, 소거 기간(RS-) 동안에는 다수의 쌍극성 펄스 전압이 인가되고, 이 소거 기간(RS-)을 뒤따르는 선택 기간(W-)의 개시점에서는 유지 전압 VHN과 동일한 레벨의 전압이 인가된다. 도25에는, 픽셀에 인가되는 구동 전압과 반-강유전성 액정의 투과율 변화가 도시되어 있다. 투과율은 소거 기간에 진동방식으로 감소된다. 도26에는 쌍극성 펄스 전압의 레벨에 대한 반-강유전성 액정의 응답 시간(소거에필요한 시간)이 도시되어 있다. 이 그래프로부터, 응답 시간은 10V 내지 18V의 전압의 범위에서 1.0ms 또는 그 보다 짧고, 이것은 종래의 장치의 응답 시간의 약 절반이 된다는 것을 알 수 있다. 제2 실시예와 비교하여, 응답 시간은 약간 짧아지며, 1.0ms의 응답 시간이 얻어지는 전압 범위는 이 변형예에서 더 넓다. 다른 장점은 제2 실시예에서와 동일하다.
비록 전술한 모든 실시예에서 반-강유전성 액정이 사용되었지만, 액정은 그것에 제한되지 않으며, 강유전성인 스멕틱(smectic) 액정 또는 반-강유전성 액정과 유사한 특성을 가진 액정이 사용될 수도 있다.
비록 본 발명이 전술한 양호한 실시예를 참조하여 도시 및 설명되었지만, 이 기술 분야에 통상의 지식을 가진자는, 청구범위에 정의된 바와 같은 본 발명의 범위를 벗어나지 않고 그 형태 및 세부사항에서의 변경이 이루어질 수 있다는 것을 이해할 것이다.
전술한 바와 같은 본 발명에 따른 액정 표시 장치에 있어서는, 패널 상의 화상 표시가 2중으로 보이는 것을 피하면서, 밝기를 낮추지 않고, 동화상 및 정지화상이 모두 고품질로 표시될 수 있는 효과가 있다.
Claims (9)
- n열의 주사 전극 및 m열의 신호 전극을 가진 매트릭스형 전극 구조로 구성된 n×m 개의 픽셀과 상기 주사 전극과 상기 신호 전극 사이에 배치된 액정을 구비한 액정 표시 패널;상기 주사 전극에 순차적으로 주사 전압을 인가하기 위한 주사 전극 구동 수단 - 여기서, 상기 수단은, 화상이 픽셀에 기록되는 선택 기간, 그 극성이 적어도 한 번 반전되는 유지 전압에 의해 화상이 유지되는 유지 기간, 및 소거 전압에 의해 화상이 소거되는 소거 기간을 제공함 - ; 및화상을 나타내는 신호 전압을 상기 주사 전압과 동기하여 상기 신호 전극에 순차적으로 인가하고, 그것에 의해 상기 표시 패널 상에 화상을 표시하기 위한 신호 전극 구동 수단을 포함하고,여기서, 상기 액정은 그것에 인가되는 전압에 따라 정극성 또는 부극성 강유전 상태와 반-강유전 상태로 되는 반-강유전성 액정이고,상기 소거 전압은 소거 기간 바로 앞의 유지 전압의 극성과 반대의 극성을 갖고, 상기 반-강유전성 액정이 정극성 또는 부극성 강유전 상태로부터 반-강유전 상태로 되는 응답시간보다 짧은 펄스폭을 가진 펄스 전압이고,상기 유지 전압의 극성이 유지 기간에서 반전될 때, 상기 주사 전극에는 상기 유지 전압보다 높은 리프레시 펄스 전압이 인가되는액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 펄스 전압의 레벨 및 폭은 가능한 가장 짧은 시간에 화상이 소거되도록 선택되는액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 상기 펄스 전압은 소거 기간의 종료 이전에 소멸되는액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 상기 펄스 전압은 소거 기간의 종료 이전에 표준 레벨로 감소되는액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 상기 펄스 전압의 레벨은 상기 유지 전압의 레벨과 동일한 레벨인액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 상기 펄스 전압의 레벨은 상기 선택 전압의 레벨과 동일한 레벨인액정 표시 장치.
- 제1항에 있어서,화상을 소거하기 위한 상기 펄스 전압은 한 극성을 가진 제1 펄스 및 그 반대 극성을 가진 제2 펄스로 이루어진 적어도 하나의 쌍극성 펄스인액정 표시 장치.
- 제7항에 있어서,상기 쌍극성 펄스의 제1 펄스의 극성은 소거 기간 바로 앞의 유지 기간의 극성과 반대인액정 표시 장치.
- n열의 주사 전극 및 m열의 신호 전극을 가진 매트릭스형 전극 구조로 구성된 n×m 개의 픽셀과 상기 주사 전극과 상기 신호 전극 사이에 배치된 액정을 구비한 액정 표시 패널;상기 주사 전극에 순차적으로 주사 전압을 인가하기 위한 주사 전극 구동 수단 - 여기서, 상기 수단은, 화상이 픽셀에 기록되는 선택 기간, 그 극성이 적어도 한 번 반전되는 유지 전압에 의해 화상이 유지되는 유지 기간, 및 소거 전압에 의해 화상이 소거되는 소거 기간을 제공함 - ; 및화상을 나타내는 신호 전압을 상기 주사 전압과 동기하여 상기 신호 전극에 순차적으로 인가하고, 그것에 의해 상기 표시 패널 상에 화상을 표시하기 위한 신호 전극 구동 수단을 포함하고,여기서, 상기 액정은 그것에 인가되는 전압에 따라 정극성 또는 부극성 강유전 상태와 반-강유전 상태로 되는 반-강유전성 액정이고,상기 소거 전압은 상기 유지 전압의 극성과 반대의 극성을 갖고 화상의 소거를 가속시키는 레벨 및 펄스폭을 가진 펄스 전압인액정 표시 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9225182A JPH1164823A (ja) | 1997-08-21 | 1997-08-21 | マトリクス型液晶表示装置 |
JP225182/1997 | 1997-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990023747A KR19990023747A (ko) | 1999-03-25 |
KR100328484B1 true KR100328484B1 (ko) | 2002-04-17 |
Family
ID=16825255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980033826A KR100328484B1 (ko) | 1997-08-21 | 1998-08-20 | 매트릭스형전극구조를가진액정표시장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6307533B1 (ko) |
EP (1) | EP0898263A1 (ko) |
JP (1) | JPH1164823A (ko) |
KR (1) | KR100328484B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001013930A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | アクティブマトリクス型液晶ディスプレイの駆動制御装置 |
TW494382B (en) * | 2000-03-22 | 2002-07-11 | Toshiba Corp | Display apparatus and driving method of display apparatus |
JP3593018B2 (ja) * | 2000-09-29 | 2004-11-24 | 株式会社東芝 | 液晶表示素子およびその駆動方法 |
JP4802260B2 (ja) * | 2009-04-24 | 2011-10-26 | ソニー エリクソン モバイル コミュニケーションズ, エービー | 表示装置、表示方法及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4850676A (en) * | 1985-07-31 | 1989-07-25 | Seiko Epson Corporation | Method for driving a liquid crystal element |
US4915477A (en) * | 1987-10-12 | 1990-04-10 | Seiko Epson Corporation | Method for driving an electro-optical device wherein erasing data stored in each pixel by providing each scan line and data line with an erasing signal |
EP0768557A1 (en) * | 1995-04-25 | 1997-04-16 | Citizen Watch Co. Ltd. | Method and apparatus for driving antiferroelectric liquid crystal display device |
EP0780825A1 (en) * | 1995-12-20 | 1997-06-25 | Denso Corporation | Liquid crystal display device with matrix electrode structure with reduced flicker |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418634A (en) | 1983-04-19 | 1995-05-23 | Canon Kabushiki Kaisha | Method for driving optical modulation device |
JPS6391634A (ja) | 1986-10-06 | 1988-04-22 | Canon Inc | 光学変調素子の駆動法 |
EP0606929B1 (en) | 1987-11-12 | 2001-05-30 | Canon Kabushiki Kaisha | Liquid crystal apparatus |
JPH022510A (ja) | 1988-06-16 | 1990-01-08 | Matsushita Electric Ind Co Ltd | 強誘電性液晶パネルの駆動方法 |
JP2851315B2 (ja) * | 1989-08-15 | 1999-01-27 | シチズン時計株式会社 | 2端子型アクティブマトリクス液晶表示装置の駆動方法 |
JP3183537B2 (ja) | 1990-09-06 | 2001-07-09 | セイコーエプソン株式会社 | 液晶電気光学素子の駆動方法 |
JPH04311920A (ja) * | 1991-04-11 | 1992-11-04 | Seiko Epson Corp | 液晶表示素子の駆動方法 |
JP3029892B2 (ja) | 1991-08-28 | 2000-04-10 | 株式会社豊田中央研究所 | マトリックス型液晶表示装置および該液晶表示装置の駆動方法 |
JPH05119746A (ja) | 1991-10-29 | 1993-05-18 | Nippondenso Co Ltd | マトリツクス型液晶表示装置 |
EP0564263B1 (en) | 1992-04-01 | 1998-09-30 | Canon Kabushiki Kaisha | Display apparatus |
JPH0743676A (ja) | 1992-10-09 | 1995-02-14 | Nippondenso Co Ltd | 液晶表示装置 |
JP3489169B2 (ja) | 1993-02-25 | 2004-01-19 | セイコーエプソン株式会社 | 液晶表示装置の駆動方法 |
JPH0720441A (ja) | 1993-06-30 | 1995-01-24 | Sharp Corp | 反強誘電性液晶ディスプレイの駆動方法 |
JP3411336B2 (ja) | 1993-07-09 | 2003-05-26 | シチズン時計株式会社 | 反強誘電性液晶素子 |
JPH095708A (ja) | 1995-06-19 | 1997-01-10 | Canon Inc | 液晶表示装置及びその駆動方法 |
JPH09160000A (ja) | 1995-12-13 | 1997-06-20 | Denso Corp | マトリクス型液晶表示装置 |
-
1997
- 1997-08-21 JP JP9225182A patent/JPH1164823A/ja active Pending
-
1998
- 1998-08-05 EP EP98114746A patent/EP0898263A1/en not_active Withdrawn
- 1998-08-05 US US09/129,101 patent/US6307533B1/en not_active Expired - Fee Related
- 1998-08-20 KR KR1019980033826A patent/KR100328484B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4850676A (en) * | 1985-07-31 | 1989-07-25 | Seiko Epson Corporation | Method for driving a liquid crystal element |
US4915477A (en) * | 1987-10-12 | 1990-04-10 | Seiko Epson Corporation | Method for driving an electro-optical device wherein erasing data stored in each pixel by providing each scan line and data line with an erasing signal |
EP0768557A1 (en) * | 1995-04-25 | 1997-04-16 | Citizen Watch Co. Ltd. | Method and apparatus for driving antiferroelectric liquid crystal display device |
EP0780825A1 (en) * | 1995-12-20 | 1997-06-25 | Denso Corporation | Liquid crystal display device with matrix electrode structure with reduced flicker |
Also Published As
Publication number | Publication date |
---|---|
KR19990023747A (ko) | 1999-03-25 |
JPH1164823A (ja) | 1999-03-05 |
EP0898263A1 (en) | 1999-02-24 |
US6307533B1 (en) | 2001-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0866441B1 (en) | Method of driving a liquid crystal display device using 8 voltage levels | |
KR100301545B1 (ko) | 액티브 매트릭스형 액정 표시 장치용 구동 회로 | |
KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
WO1998059274A1 (fr) | Afficheur a cristaux liquides anti-ferroelectriques et son procede de commande | |
JPH05127623A (ja) | 平面型表示デバイスのマトリツクス駆動方法 | |
JPH07109544B2 (ja) | 液晶表示装置並びにその駆動方法及び駆動装置 | |
US6147792A (en) | Light modulating devices | |
US5880706A (en) | Liquid crystal display device with matrix electrode structure | |
JP2004117758A (ja) | 表示装置及びその駆動方法 | |
KR100328484B1 (ko) | 매트릭스형전극구조를가진액정표시장치 | |
JPH10325946A (ja) | 光変調装置 | |
EP0886257A1 (en) | Liquid crystal display device with matrix electrode structure, using an antiferroelelectric liquid crystal | |
JP4543472B2 (ja) | 液晶表示装置 | |
JP2003202540A (ja) | 液晶光学装置 | |
JPH10253943A (ja) | 反強誘電性液晶表示ディスプレイ | |
JP3910706B2 (ja) | マトリクス型強誘電性液晶表示装置の駆動方法 | |
JPH116993A (ja) | マトリックス型液晶表示装置 | |
JPH02116823A (ja) | 表示装置の駆動法 | |
JPH1138383A (ja) | マトリクス型液晶表示装置 | |
WO2000013057A1 (fr) | Ecran a cristaux liquides et procede de pilotage dudit ecran | |
JPH02130525A (ja) | 液晶装置 | |
JPH02113219A (ja) | 表示装置の駆動法 | |
JPH1114969A (ja) | マトリックス型液晶表示装置 | |
JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
JPH07168159A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060223 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |