KR100326806B1

KR100326806B1 - Capacitor of semiconductor device and fabricating method thereof

Info

Publication number: KR100326806B1
Application number: KR1019940007383A
Authority: KR
Inventors: 김대영
Original assignee: 주식회사 하이닉스반도체
Priority date: 1994-04-08
Filing date: 1994-04-08
Publication date: 2002-08-08

Abstract

PURPOSE: A method for fabricating a capacitor of a semiconductor device is provided to prevent a loss of a fin-type storage electrode by making a right angle portion of the fin-type storage electrode round while using a sacrificial layer and an oxide layer. CONSTITUTION: The first insulation layer(2) and the second insulation layer(3) which have the first sacrificial layer(4) for filling a contact hole are formed on a semiconductor substrate(1). The second insulation layer is etched by using the first sacrificial layer as a mask. An oxide layer spacer is formed on the sidewall of the first sacrificial layer. The first sacrificial layer is removed by a wet method. A polycrystalline silicon layer for the first storage electrode is deposited on the resultant structure including the lower part of the contact hole. The second sacrificial layer is deposited on the polycrystalline silicon layer for the first storage electrode. The second sacrificial layer in a storage electrode region is etched. A polycrystalline silicon layer for the second storage electrode is deposited on the resultant structure. The polycrystalline silicon layers for the first and second storage electrodes are patterned by using a storage electrode mask. The second sacrificial layer is removed to form the fin-type storage electrode in which the center of a storage electrode and a connection part of a fin are round.

Description

반도체소자의 캐패시터 및 그 제조방법Capacitor of semiconductor device and manufacturing method thereof

본 발명은 반도체소자의 캐패시터 및 그 제조방법에 관한 것으로, 종래기술로 형성된, 저장전극의 중심부와 핀의 연결부분이 직각으로 형성된, 핀형 저장전극을 구비하는 캐패시터 사용시 직각부분에서 높은 전하밀도로 인하여 발생되는 유전체막의 터짐, 즉 브레이크다운 현상 그리고 그로인하여 발생되는 저장전극의 손실을 방지하기위하여, 핀형 저장전극을 형성할 때 상기 직각부분을 둥글게 형성함으로써 전압인가시 전하밀도를 고르게 형성하여 유전체막과 저장전극의 손실을 방지하고 캐패시터 축전용량을 최대화하고 반도체소자의 신뢰성 및 생산성을 최대화할 수 있는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same. In order to prevent the breakdown of the generated dielectric film, that is, the breakdown phenomenon and the loss of the storage electrode caused by the dielectric film, the rectangular portions are rounded to form the charge density when the voltage is applied. This technology prevents the loss of storage electrodes, maximizes the capacitor capacitance, and maximizes the reliability and productivity of semiconductor devices.

디램이 고집적화가 되어감에 따라 셀의 면적은 급격하게 축소되고, 셀 면적의 축소에도 불구하고 소자동작에 필요한 셀당 일정용량이상의 캐패시터 용량을 확보해야 하는 어려움이 있다.As DRAMs become highly integrated, the cell area is rapidly reduced, and despite the reduction in cell area, there is a difficulty in securing a capacitor capacity more than a predetermined capacity per cell required for device operation.

이들 어려움을 해결하기 위하여 개발된 여러가지 3차원의 저장전극 가운데 핀형 ( fin ) 구조는 그 제조공정이 비교적 단순하여 널리 이용되어 왔으나, 상기 3차원의 저장전극에 유전체막 및 플레이트전극을 순차적으로 형성한 다음, 전압을 인가시키면 핀구조에서 형성되는 직각부분에서 전기장의 집중현상으로 인하여 유전체막에 브레이크다운 ( breakdown ) 현상이 발생하여 저장전극이 손실되는 문제점이 발생된다.Fin structure among various three-dimensional storage electrodes developed to solve these difficulties has been widely used because of its relatively simple manufacturing process, but dielectric films and plate electrodes are sequentially formed on the three-dimensional storage electrodes. Next, when a voltage is applied, breakdown occurs in the dielectric film due to concentration of electric fields in the rectangular portions formed in the fin structure, resulting in a loss of the storage electrode.

이하 첨부된 도면을 참고로 하여 종래기술을 설명하기로 한다.Hereinafter, the prior art will be described with reference to the accompanying drawings.

제1A도 및 제1B도는 종래기술의 실시예에 의하여 형성된 반도체소자의 핀형 저장전극을 도시한 단면도이다.1A and 1B are cross-sectional views showing fin storage electrodes of a semiconductor device formed by an embodiment of the prior art.

제1A도는 반도체기판(1) 상부에 하부절연층(2)을 도포하고 마스크공정으로 콘택홀(20)을 형성한 다음, 상기 콘택홀(20)에 접속되도록 제1저장전극용 다결정실리콘층(11)과 제2저장전극용 다결정실리콘층(13)으로 핀형 저장전극을 형성한 것을 도시한 단면도이다.FIG. 1A illustrates a lower insulating layer 2 on the semiconductor substrate 1, a contact hole 20 is formed by a mask process, and then a polysilicon layer for a first storage electrode is connected to the contact hole 20. 11) and a sectional view showing a fin storage electrode formed of the polysilicon layer 13 for the second storage electrode.

제1B도는 제1A도의 ⓐ 부분을 도시한 도시한 상세도로서, 상기 핀형 저장전극의 표면에 유전체막과 플레이트전극을 순차적으로 형성한 다음, 전압을 인가시켜 유전체막의 대전입자(15)가 표면에 골고루 분포되었음을 도시한다. 상기 ⓐ 부분은 직각을 이루는 모서리 부분으로서 구석으로 갈수록 전하밀도가 커지고 있음을 도시한다.FIG. 1B is a detailed view showing part ⓐ of FIG. 1A, in which a dielectric film and a plate electrode are sequentially formed on the surface of the fin-type storage electrode, and then a voltage is applied to the charged particles 15 of the dielectric film. It is shown evenly distributed. The part ⓐ is a corner portion forming a right angle, and shows that the charge density increases toward the corner.

상기한 종래기술에 의하면, 모서리부분에 높은 전하밀도로 인하여 전기장이 강하게 형성되어 유전체막을 파괴시키는 브레이크다운 현상이 발생되고, 그로인하여 저장전극을 손상시켜 저장전극의 축전용량을 감소시킨다.According to the above-described prior art, the electric field is strongly formed due to the high charge density at the corner portion, and a breakdown phenomenon that destroys the dielectric film occurs, thereby damaging the storage electrode, thereby reducing the storage capacity of the storage electrode.

따라서, 본 발명에서는 종래기술에서 핀형 저장전극을 구비하는 캐패시터를 사용할 때 상기 저장전극의 중심부와 핀이 접하는 직각부분에서 발생되는 유전체막의 터짐으로 인한 브레이크다운과 그로인하여 발생되는 저장전극의 손실을 방지하기 위하여 상기 핀형 저장전극의 직각부분을 희생막과 산화막을 사용하여 둥글게 형성함으로써 상기 저장전극의 손실을 방지하여 캐패시터의 축전용량을 최대로 하는 동시에 생산성 및 신뢰성을 향상시킬 수 있는 반도체소자의 캐패시터를 제조하는데 그 목적이 있다.Therefore, in the present invention, when using a capacitor having a pin-type storage electrode in the prior art, the breakdown due to the explosion of the dielectric film generated at the center portion of the storage electrode and the pin contacted with the pin, and thus the loss of the storage electrode generated thereby. In order to prevent the loss of the storage electrodes by forming rounded portions of the pin-type storage electrode using a sacrificial film and an oxide film, a capacitor of a semiconductor device capable of maximizing the capacitance of the capacitor and improving productivity and reliability. The purpose is to manufacture.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터는,In order to achieve the above object, a capacitor of a semiconductor device according to the present invention,

반도체기판 상부에 접속되는 핀형 저장전극이 구비되되, 상기 저장전극의 중심부와 핀의 접속부가 둥글게 구비되어 소자의 구동시 전계 집중을 방지하여 전류밀도를 균일하게 유지하는 것을 특징으로 한다.A pin-type storage electrode connected to the upper portion of the semiconductor substrate is provided, and the center portion of the storage electrode and the connection portion of the pin are provided to prevent electric field concentration when driving the device to maintain a current density uniformly.

또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 제조방법은,In addition, the capacitor manufacturing method of the semiconductor device according to the present invention in order to achieve the above object,

반도체기판에 콘택홀을 매립하는 제1희생막이 구비되는 제1절연층과 제2절연층을 형성하는 공정과,Forming a first insulating layer and a second insulating layer having a first sacrificial film filling a contact hole in a semiconductor substrate;

상기 제1희생막을 마스크로 하여 상기 제2절연층을 식각하는 공정과,Etching the second insulating layer using the first sacrificial film as a mask;

상기 제1희생막 측벽에 산화막 스페이서를 형성하는 공정과,Forming an oxide spacer on the sidewalls of the first sacrificial layer;

상기 제1희생막을 습식방법으로 제거하는 공정과,Removing the first sacrificial film by a wet method;

상기 콘택홀 저부를 포함한 전체표면상부에 제1저장전극용 다결정실리콘층을 증착하는 공정과,Depositing a polysilicon layer for a first storage electrode on the entire surface including the bottom of the contact hole;

상기 제1저장전극용 다결정실리콘층 상부에 제2희생막을 증착하고 저장전극 영역의 상기 제2희생막을 식각하는 공정과,Depositing a second sacrificial film on the polysilicon layer for the first storage electrode and etching the second sacrificial film in the storage electrode region;

전체구조상부에 제2저장전극용 다결정실리콘층을 증착하는 공정과,Depositing a polysilicon layer for a second storage electrode on the entire structure;

저장전극 마스크를 이용하여 상기 제2저장전극용 다결정실리콘층과 제1저장전극용 다결정실리콘층을 패터닝하며 상기 제2희생막을 제거하여 저장전극의 중심부와 핀의 접속부가 둥근 핀형 저장전극을 형성하는 공정을 포함하는 것을 특징으로한다.Patterning the polysilicon layer for the second storage electrode and the polysilicon layer for the first storage electrode by using a storage electrode mask, and removing the second sacrificial layer to form a rounded fin-type storage electrode at the center of the storage electrode and the fin connection portion. It characterized by including a process.

이하 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2A도 내지 제2I도는 본 발명의 실시예로 반도체소자의 캐패시터 제조공정을 도시한 단면도이다.2A to 2I are cross-sectional views showing a capacitor manufacturing process of a semiconductor device in accordance with an embodiment of the present invention.

제2A도는 반도체기판(1) 상부에 제1절연층(2)과 제2절연층을 순차적으로 증착한 다음, 제1저장전극용 콘택마스크를 사용하여 상기 제1,2절연층(2,3)을 식각함으로써 콘택홀(30)을 형성하고 상기 제1저장전극용 콘택마스크를 제거한 것을 도시한 단면도로서, 소자분리산화막, 트랜지스터 및 비트라인은 생략된 것이다. 여기서, 상기 제2절연층(3)은 제1절연층(2)보다 식각선택비가 높은 물질을 사용한다. 예를들어, 상기 제1절연층(2)은 테오스 ( TEOS : Tetra Ethyl Ortho Silicate, 이하에서 TEOS 라 함 ) 를 사용하고 상기 제2절연층(3)은 비.피.에스.지. ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 을 사용할 수 있다.FIG. 2A sequentially deposits the first insulating layer 2 and the second insulating layer on the semiconductor substrate 1, and then uses the contact masks for the first storage electrode to form the first and second insulating layers 2 and 3. ) Is a sectional view showing that the contact hole 30 is formed and the first storage electrode contact mask is removed by etching the element isolation oxide, and the isolation layer, transistor, and bit line are omitted. Here, the second insulating layer 3 is made of a material having a higher etching selectivity than the first insulating layer 2. For example, the first insulating layer 2 uses TEOS (TEtra: Tetra Ethyl Ortho Silicate, hereinafter referred to as TEOS), and the second insulating layer 3 is made of B.P.G. (BPSG: Boro Phospho Silicate Glass, hereinafter referred to as BPSG) can be used.

제2B도는 제2절연층(3)과 같은 높이로 상기 콘택홀(30)을 매립되도록 제1희생막(4)을 형성한 것을 도시한 단면도로서, 상기 제1희생막(4)을 상기 콘택홀(30)을 매립하도록 제1희생막(4)을 증착하여 평탄화시킨 다음, 에치백공정으로 표면을 평탄화시킨 것이다. 여기서, 상기 제1희생막(4)은 에스.오.지 ( SOG : Spin On Glass, 이하에서 SOG 라 함 ) 사용한다.FIG. 2B is a cross-sectional view of the first sacrificial layer 4 formed to fill the contact hole 30 at the same height as the second insulating layer 3. The first sacrificial film 4 is deposited and planarized to fill the hole 30, and then the surface is planarized by an etch back process. Here, the first sacrificial layer 4 is used as S.O.G (SOG: Spin On Glass, hereinafter referred to as SOG).

제2C도는 상기 제2절연층(2)을 전면식각하여 제1희생막(4)을 제1절연층(3)의 상부로 돌출시킨 것을 도시한 단면도이다.FIG. 2C is a cross-sectional view illustrating that the first sacrificial layer 4 protrudes above the first insulating layer 3 by etching the entire surface of the second insulating layer 2.

제2D도는 상기 돌출된 제1희생막(4)의 측벽에 산화막 스페이서(5)를 형성한 것을 도시한 단면도이다. 여기서, 상기 산화막 스페이서(5)는 TEOS 를 사용하여 형성한다.FIG. 2D is a cross-sectional view illustrating the formation of an oxide film spacer 5 on the sidewall of the protruding first sacrificial film 4. Here, the oxide film spacer 5 is formed using TEOS.

제2E도는 상기 제1희생막(4)을 습식방법으로 제거한 것을 도시한 단면도이다.2E is a cross-sectional view showing the removal of the first sacrificial film 4 by a wet method.

제2F도는 전체구조상부에 제1저장전극용 다결정실리콘층(6)을 일정두께 전면 증착한 것을 도시한 단면도이다.FIG. 2F is a cross-sectional view showing the entire deposition of the polysilicon layer 6 for the first storage electrode on the entire structure.

제2G도는 상기 제1저장전극용 다결정실리콘층(6) 상부에 제2희생막(7)을 일정두께 증착한 다음, 제2저장전극용 콘택마스크를 사용하여 상기 제2희생막(7)을 식각하고 상기 제2저장전극용 콘택마스크를 제거한 것을 도시한 단면도이다.FIG. 2G shows a second thickness of the second sacrificial layer 7 deposited on the polysilicon layer 6 for the first storage electrode 6 and then deposits the second sacrificial layer 7 using a contact mask for the second storage electrode. A cross-sectional view illustrating etching and removing the contact mask for the second storage electrode.

제2H도는 전체구조상부에 제2저장전극용 다결정실리콘층(8)을 일정두께 증착한 것을 도시한 단면도이다.FIG. 2H is a cross-sectional view showing deposition of a predetermined thickness of the polysilicon layer 8 for the second storage electrode on the entire structure.

제2I도는 저장전극용 마스크를 사용하여 상기 제2저장전극용 다결정실리콘층(8)을 식각하고 상기 제2희생막(7)을 습식방법으로 제거한 다음, 저장전극용 마스크를 사용하여 제1저장전극용 다결정실리콘층(6)을 식각하고 상기 저장전극용 마스크를 제거함으로써, 제1저장전극용 다결정실리콘층패턴(11)과 제2저장전극용 다결정실리콘층패턴(13)으로 형성된 반도체소자의 핀형 저장전극을 도시한 단면도로서, 상기 저장전극의 중심부에 접하는 핀과의 연결부위가 등글게 형성된 것을 도시한다. 여기서, 상기 저장전극의 상부에 유전체막과 플레이트전극을 형성함으로써 캐패시터를 제조할 수 있다.FIG. 2I illustrates etching the polysilicon layer 8 for the second storage electrode using a mask for the storage electrode, removing the second sacrificial layer 7 by a wet method, and then storing the first storage layer with the storage electrode mask. By etching the polysilicon layer 6 for the electrode and removing the mask for the storage electrode, the semiconductor device is formed of the polysilicon layer pattern 11 for the first storage electrode and the polysilicon layer pattern 13 for the second storage electrode. A cross-sectional view showing a fin storage electrode, in which a connection portion with a pin in contact with the center of the storage electrode is formed in an even shape. Here, a capacitor may be manufactured by forming a dielectric film and a plate electrode on the storage electrode.

상기한 본 발명에 의하면, 고집적화되는 디램셀에서 저장전극의 면적을 최대화시키 위하여 형성하는 핀형 저장전극의 손상을 방지하여 고축전용량의 저장전극을 만들 수 있게 함으로써, 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있다.According to the present invention, by preventing the damage of the pin-shaped storage electrode formed to maximize the area of the storage electrode in the highly integrated DRAM cell, it is possible to make a storage electrode of a high capacitance, thereby improving the reliability and productivity of the semiconductor device You can.

제 1A 도 및 제 1B 도는 종래기술에의하여 형성된 반도체소자의 캐패시터를 도시한 단면도.1A and 1B are cross-sectional views showing capacitors of semiconductor devices formed by the prior art.

제 2A 도 내지 제 2I 도는 본 발명의 실시예에 의한 반도체소자의 캐패시터 형성공정을 도시한 단면도.2A to 2I are cross-sectional views showing a capacitor forming process of a semiconductor device according to an embodiment of the present invention.

< 도면에 주요부분에 대한 도면의 설명 ><Description of Drawings on Main Parts in Drawings>

1 : 반도체기판 2 : 제1절연층1: semiconductor substrate 2: first insulating layer

3 : 제2절연층 4 : 제l희생막3: second insulating layer 4: first sacrificial film

5 : 산화막 스페이서5: oxide spacer

6 : 제1저장전극용 다결정실리콘층 7 : 제2희생막6: polycrystalline silicon layer for first storage electrode 7: second sacrificial film

8 : 제2저장전극용 다결정실리콘층8: polycrystalline silicon layer for second storage electrode

11 : 제l저장전극용 다결정실리콘층패턴11: polysilicon layer pattern for first storage electrode

13 : 제2저장전극용 다결정실리콘층패턴 15 : 대전입자13 polysilicon layer pattern for second storage electrode 15 charged particle

20, 30 : 콘택홀20, 30: contact hole

Claims

반도체소자의 캐패시터에 있어서,In the capacitor of a semiconductor element,

반도체기판 상부에 접속되는 핀형 저장전극이 구비되되, 상기 저장전극의 중심부와 핀의 접속부가 둥글게 구비되어 소자의 구동시 전계 집중을 방지하여 전류밀도를 균일하게 유지하는 것을 특징으로하는 반도체소자의 캐패시터.A pin type storage electrode is provided to be connected to the upper portion of the semiconductor substrate, the central portion of the storage electrode and the connection portion of the pin is provided with a capacitor of the semiconductor device, characterized in that to maintain the current density uniformly by preventing electric field concentration when driving the device .

제 1 항에 있어서,The method of claim 1,

상기 핀형 저장전극의 핀수는 하나 이상 형성될 수 있는 것을 특징으로하는 반도체소자의 캐패시터.Capacitor of the semiconductor device, characterized in that at least one pin number of the pin-type storage electrode can be formed.

제 1 항에 있어서,The method of claim 1,

상기 핀형 저장전극의 최하부에 형성된 핀은 저장전극의 중심부와 접하는 부분에 산화막 스페이서가 구비되는 것을 특징으로하는 반도체소자의 캐패시터.The pin of the lowermost portion of the fin-type storage electrode is a capacitor of the semiconductor device, characterized in that the oxide film spacer is provided in a portion in contact with the central portion of the storage electrode.

반도체소자의 캐패시터 제조방법에 있어서,In the method of manufacturing a capacitor of a semiconductor device,

저장전극 마스크를 이용하여 상기 제2저장전극용 다결정실리콘층과 제1저장전극용 다결정실리콘층을 패터닝하며 상기 제2희생막을 제거하여 저장전극의 중심부와 핀의 접속부가 둥근 핀형 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.Patterning the polysilicon layer for the second storage electrode and the polysilicon layer for the first storage electrode by using a storage electrode mask, and removing the second sacrificial layer to form a rounded fin-type storage electrode at the center of the storage electrode and the fin connection portion. A method for manufacturing a capacitor of a semiconductor device comprising the step.

제 4 항에 있어서,The method of claim 4, wherein

상기 제2절연층은 제1절연층보다 식각선택비가 높은 물질을 사용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.The second insulating layer is a capacitor manufacturing method of a semiconductor device, characterized in that using a material having a higher etching selectivity than the first insulating layer.

제 5 항에 있어서,The method of claim 5,

상기 제1절연층이 TEOS 일때 제2절연층은 BPSG 를 사용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.And the second insulating layer is BPSG when the first insulating layer is TEOS.

제 4 항에 있어서,The method of claim 4, wherein

상기 제1희생막은 SOG 를 사용하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.The first sacrificial film is a capacitor manufacturing method of the semiconductor device, characterized in that using the SOG.

제 4 항에 있어서,The method of claim 4, wherein

상기 산화막 스페이서는 TEOS 를 사용하여 형성하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.The oxide spacer is a capacitor manufacturing method of a semiconductor device, characterized in that formed using TEOS.