KR100321916B1 - 반도체 세라믹 및 반도체 세라믹 소자 - Google Patents

반도체 세라믹 및 반도체 세라믹 소자 Download PDF

Info

Publication number
KR100321916B1
KR100321916B1 KR1019990054811A KR19990054811A KR100321916B1 KR 100321916 B1 KR100321916 B1 KR 100321916B1 KR 1019990054811 A KR1019990054811 A KR 1019990054811A KR 19990054811 A KR19990054811 A KR 19990054811A KR 100321916 B1 KR100321916 B1 KR 100321916B1
Authority
KR
South Korea
Prior art keywords
semiconductor ceramic
oxide
mol
temperature
main component
Prior art date
Application number
KR1019990054811A
Other languages
English (en)
Other versions
KR20000047906A (ko
Inventor
우에노사토시
나카야마아키노리
이시카와데루노부
니미히데아키
가와세요이치
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20000047906A publication Critical patent/KR20000047906A/ko
Application granted granted Critical
Publication of KR100321916B1 publication Critical patent/KR100321916B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/042Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
    • H01C7/043Oxides or oxidic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 승온 상태에서의 저항치가 낮고, 저온 환경하에서는 적정한 저항치를 가지며, 정전 용량에 의한 임피던스의 저하가 없는 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 반도체 세라믹 소자(1)는 반도체 세라믹 소결체(2)와, 외부 전극(3, 4)을 포함한다. 반도체 세라믹 소결체(2)는 주성분으로서 란탄 코발트계 산화물, 및 부성분으로서 Cr의 산화물을 원소로 환산하여 0.1∼10몰% 함유하고, 또한 Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn중의 적어도 1종의 산화물을 원소로 환산하여 합계 0.001∼0.5몰% 함유한다.

Description

반도체 세라믹 및 반도체 세라믹 소자{Semiconductor Ceramic and Semiconductor Ceramic Device}
본 발명은 부의 저항 온도 특성을 갖는 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자에 관한 것으로, 특히 스위칭 전원 등의 돌입 전류 제어용, 수정 발진기 등의 소자의 온도 보상용, 모터 기동용 등의 용도를 갖는 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자에 관한 것이다.
종래부터, 상온에서의 저항치가 높고 온도의 상승과 함께 저항치가 감소하는 부의 저항 온도 특성(이하, '부특성'이라 함)을 갖는 반도체 세라믹 소자(이하, 'NTC 소자'라 함)가 사용되고 있다. 상기 NTC소자는 예를 들면 온도 보상형 수정 발진기용, 돌입 전류 제어용, 모터 기동 지연용, 할로겐 램프 보호용 등 여러가지 용도로 사용되고 있다.
예를 들면, 통신 기기 등의 전자 기기에 있어서의 주파수원으로 사용되는 온도 보상형 수정 발진기(이하, 간단히 'TCXO'라 함)는, 온도 보상 회로와 수정 진동자를 포함한다. 그리고, 온도 보상 회로가 발진 루프내에서 수정 진동자와 직접 접속되어 있는 온도 보상형 수정 발진기는 '직접형 TCXO'라 불리워지며, 온도 보상 회로가 발진 루프 바깥에서 수정 진동자와 간접적으로 접속되어 있는 것은 '간접형 TCXO'라 불리워진다.
직접형 TCXO는, 수정 진동자의 발진 주파수를 온도 보상하기 위하여, 적어도 2개의 NTC소자를 포함하고 있다. 한 NTC소자는 상온(25℃)이하의 온도 보상에 이용되는 것으로, 상온에서의 저항치가 약 30∼150Ω인 저저항을 갖는다. 다른 NTC소자는 상온 이상의 온도 보상에 이용되는 것으로, 상온에서의 저항치가 약 2000∼3000Ω인 고저항을 갖는다.
또한, 스위칭 전원 및 할로겐 램프의 점등 회로에 있어서는, 스위치를 넣은 순간에 과전류가 흐른다. 과전류가 흐르는 것을 막기 위하여, 돌입 전류 제어용의 NTC소자가 초기단계에서 발생하는 돌입 전류를 흡수하는 소자로서 사용되고 있다. 전원 스위치가 켜지면, NTC소자는 초기 단계의 돌입 전류를 흡수하여 회로에 흐르는 과전류를 제어한다. 그 후, NTC소자는 자기 발열에 의하여 승온하여 저저항을 갖게 되며, 정상 상태에서는 전력 소비량이 감소된다.
게다가, 모터가 기동되고 나서 윤활유의 공급이 개시되도록 구성된 전동 장치(gear)의 모터에 있어서는, 전류를 통전하여 스피드를 점차적으로 고속으로 증가시키면서 전동 장치를 회전하는 것이 바람직하다. 또한, 숫돌을 회전시켜서 세라믹의 표면을 연마하는 래핑 머신에 있어서는, 구동 모터를 기동하여, 스피드를 점차적으로 고속으로 증가시키면서 래핑 판을 회전시키는 것이 바람직하다. 모터의 기동시에 전동 장치 또는 숫돌의 회전 개시 시간을 일정 시간 지연시키는 소자로서, 모터 기동 지연용의 NTC소자가 사용되고 있다. 이 NTC소자는 모터 기동시에는 높은 저항치를 나타내기 때문에, 모터 단자 전압이 낮아지고 모터의 기동이 지연된다. 그 후, NTC소자가 자기 발열에 의하여 승온하여 저저항이 되면, 모터 단자 전압이 높아지고 모터가 기동된다. 정상 상태에서는 모터는 정상적으로 회전한다.
종래에는, 이들 NTC소자를 구성하며 부의 저항 온도 특성을 갖는 반도체 세라믹으로서, 망간, 코발트, 니켈, 동 등의 천이 금속 원소를 함유하는 스피넬 산화물이 사용되어 왔다.
그런데, TCXO에서는, 그 발진 주파수를 높은 정밀도로 온도 보상하기 위하여, NTC 소자의 저항치의 온도 의존성(이하, 'B정수'라 함)이 높은 것이 바람직하다. 일반적으로 천이 금속 원소를 함유하는 스피넬 산화물은 상온의 저항율과 B정수 사이에 정의 상관 관계(positive correlation)이 있기 때문에, 상온의 저항율이 높을수록 높은 B정수가 얻어진다. 따라서, 천이 금속 원소를 함유하는 스피넬 산화물은 상온에서 고저항 및 높은 B정수를 갖도록 요구되는 NTC소자의 재료, 즉 상온 이상의 온도 보상에 이용되는 NTC소자의 재료에 적합하다. 그러나, 상온 이하에서 저저항 및 높은 B정수를 필요로 하는 NTC소자의 재료, 즉 상온 이하의 온도 보상에 이용되는 NTC소자의 재료에는 부적합하다. NTC소자를, 내부 전극이 복수개 적층되어 있는 적층 구조로 함으로써, 높은 저항율의 재료를 사용하더라도, NTC소자의 저항치를 감소시킬 수가 있다. 그러나, 적층 구조로 하는 것은 NTC소자의 정전 용량을 증가시키게 되며, 결국 높은 정밀도로 바람직한 온도 보상을 얻기 어렵다.
또한, NTC소자를 돌입 전류 제어용에 사용한 경우, 자기 발열에 의한 승온 상태에서 NTC소자의 저항치가 작아지지 않으면 안된다. 그러나, 종래의 스피넬 산화물을 사용한 경우, 일반적으로 저항율을 작게 할수록 B정수가 작아지는 경향이 있다. 따라서, 승온 상태에 있어서의 저항치를 충분히 작게 할 수 없다. 따라서, 고온에 있어서의 NTC소자의 저항치를 충분히 작게 하는 방법으로서, 예를 들면 NTC소자가 판형상인 경우, 면적을 크게 하거나, 두께를 얇게 하는 방법이 채용되고 있다. 그러나 NTC소자의 면적을 크게 하는 것은 소자의 소형화에 반하는 것이다. 또한 NTC소자의 강도를 유지한다는 관점에서, NTC소자의 두께를 극히 얇게 하는 것은 불가능하다. 또한 NTC소자를, 내부 전극이 복수개 적층되어 있는 적층 구조로 함으로써, 높은 저항율 및 높은 B정수를 갖는 재료를 사용하더라도, NTC소자의 저항치를 낮게 억제할 수가 있다. 그러나, 대향하고 있는 내부 전극간 거리가 작기 때문에, 허용가능한 과전류를 크게 증가시킬 수는 없다.
그런데, 희토류 금속 원소를 함유하는 산화물은, 고온에서의 승온 상태에서는 저항이 작아지는 부의 저항 온도 특성을 갖는다는 것이, V. G. Bhide 및 D. S. Rajoria 등의 연구에 의하여 알려져 있다. LaCoO3계 NTC소자의 특성에 관해서도, A. H. Wlacov 및 O. O. Shikerowa에 의한 연구에 의하여, 일반적으로 GdCoO3보다 LaCoO3의 저항이 낮다고 알려져 있다.
그러나, 이 LaCoO3계 NTC소자는 상온에서는 낮은 저항율을 갖지만, B정수가 2000K미만이다. 따라서, LaCoO3계 NTC소자를 돌입 전류 제어용으로 사용하여, LaCoO3계 NTC소자의 저항치를 돌입 전류를 제어할 수 있도록 조정한 경우, 정상시의 전력 소비가 커진다.
이 문제를 해결하기 위하여, 본 발명자들은 일본국 특허출원 평9-208310호에서 보고한 바와 같이, 란탄 코발트계 산화물로 이루어지는 주성분에 Cr의 산화물을 첨가함으로써, B정수를 4000K이상으로 높이는 것이 가능하다는 것을 발견하였다. 즉 Cr의 산화물의 첨가 범위를 제어함으로써, 저온 및 고온의 B정수를 개별로 콘트롤할 수가 있다. 따라서, 란탄 코발트계 산화물을 주성분으로 함유하는 재료를 적절하게 사용함으로써, 상기 재료를 고온의 B정수를 높이는 것이 필요한 돌입 전류제어용, 모터 기동 지연용, 할로겐 램프 보호용의 용도, 및 저온의 B정수를 높이는 것이 필요한 TCXO용의 용도 등 여러가지 용도에 사용가능하게 된다.
또한, 적층형 NTC소자의 재료로서, 주성분으로서의 란탄 코발트계 산화물 및 여기에 첨가된 Cr의 산화물을 함유하는 재료를 사용함으로써, 내부 전극의 수를 종래의 적층형 NTC소자에 비하여 작게 하더라도, 종래의 소자와 마찬가지로 낮은 저항치를 갖는 적층형 NTC소자가 얻어진다. 따라서, 적층형 NTC소자의 정전 용량을 종래의 소자보다 작게 할 수 있다. 게다가, 내부 전극간 거리를 크게 할 수 있기 때문에, 허용가능한 과전류를 종래의 소자보다 증가시킬 수가 있다.
그런데, 주성분으로서의 란탄 코발트계 산화물 및 여기에 첨가된 Cr의 산화물을 함유하는 조성물을, 돌입 전류 제어용의 NTC소자로서 사용한 경우, 고온에서의 B정수를 4500K로 크게 할 수 있다. 그러나, 저온에서의 B정수도 4000K이상의 값을 나타낸다.
또한, 주성분으로서의 란탄 코발트계 산화물 및 여기에 첨가된 Cr의 산화물을 함유하는 조성물은 비유전율이 높기 때문에 정전 용량이 커킨다.
따라서, 본 발명의 목적은 승온 상태에서의 저항치가 작고, 또한 저온 환경하에서는 적정한 저항치를 갖는 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자를 제공하는데 있다. 또한 본 발명의 다른 목적은, 낮은 정전 용량이 필요한 용도에 바람직한 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 세라믹은, 주성분으로서 란탄 코발트계 산화물, 및 부성분으로 Cr의 산화물을 상기 주성분에 대하여 원소로 환산하여 0.1∼10몰%함유하고, 또한, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn중의 적어도 1종의 산화물을 상기 주성분에 대하여 원소로 환산하여 0.001∼0.5몰% 함유하는 것을 특징으로 한다.
이와 같은 조성에 의하여, 상온에서의 저항율이 낮고 B정수가 높고 또한 비유전율이 낮은 반도체 세라믹이 얻어진다. 또한, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn의 합계량이 0.5몰%를 넘는 경우, B정수가 작아지므로, 상기 합계량은 0.001∼0.5몰%의 범위로 선택된다.
또한, 란탄 코발트계 산화물을 일반식 LaxCoO3로 나타내면, x는 0.500≤x/(1+y)≤0.999(단, y는 원소로 환산한 Cr의 산화물의 함유량을 나타냄)의 범위로 선택된다. x/(1+y)가 0.999를 넘으면, 소결체중의 미반응의 산화 란탄(La2O3)이 대기중의 수분 등과 반응하여 팽창하고, 반도체 세라믹이 붕괴된다. 이것은 반도체 세라믹의 실용적인 사용에 바람직하지 않다. 한편, x(1+y)가 0.500미만이 되면, 반도체 세라믹의 저항율은 증대하지만, B정수가 너무 작아진다.
본 발명에 있어서, 일반식 LaxCoO3의 란탄 코발트계 산화물의 Lax의 일부가 Pr, Nd, Sm등의 희토류 원소, 또는 Bi등의 원소로 치환되어 있는 반도체 세라믹에 대해서도, 동일한 효과를 얻을 수가 있다.
또한, 본 발명에 따른 반도체 세라믹 소자는, 상술한 특징을 갖는 반도체 세라믹 중의 어느 한 반도체 세라믹과, 이 반도체 세라믹의 표면에 형성되는 외부 전극을 포함하는 것을 특징으로 한다. 또한, 본 발명에 따른 반도체 세라믹 소자는, 상술한 특징을 갖는 반도체 세라믹과 내부 전극을 적층하여 형성된 적층체, 및 상기 적층체의 표면에 형성되며 상기 내부 전극에 전기적으로 접속된 외부 전극을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 세라믹 소자는, 돌입 전류 제어용, 모터 기동 지연용, 할로겐 램프 보호용, 및 온도 보상형 수정 발진기용으로 바람직하게 사용된다. 게다가 상기 반도체 세라믹 소자는 다른 온도 보상 회로 및 온도 감지 회로에도 사용할 수가 있다. 상기 반도체 세라믹 소자를 돌입 전류 제어용, 모터 기동 지연용 및 할로겐 램프 보호용으로 사용하는 경우에는, 승온 상태에서의 저항치가 작아져서 전력 소비량이 감소된다. 따라서, 상기 반도체 세라믹 소자는 대전류에도 대응할 수 있다. 상기 반도체 세라믹 소자를 온도 보상형 수정 발진기용으로 사용하는 경우에는, 정전 용량을 작게 하여 임피던스의 저하를 억제하고, 이에 따라서 상기 반도체 세라믹 소자는 높은 정밀도의 보상에 대응할 수 있다.
본 발명에 있어서, Cr량, 또는 Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn의 합계량은, 란탄 코발트계 산화물의 코발트 원자에 대한 비(Cr/Co 등)로 정의된다.
도 1은 본 발명의 한 실시 형태에 따른 반도체 세라믹 소자를 나타내는 사시도이다.
도 2는 본 발명의 다른 실시 형태에 따른 반도체 세라믹 소자를 나타내는 단면도이다.
(도면의 주요 부분에 있어서의 부호의 설명)
1: 반도체 세라믹 소자
2: 소결체(반도체 세라믹)
3, 4: 외부 전극
10: 적층형 반도체 세라믹 소자
11: 적층체
12, 13: 내부 전극
14, 15: 외부 전극
이하, 본 발명에 따른 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자의 실시 형태에 대하여 설명하겠다.
〔제 1실시 형태〕
제 1실시 형태는, 판형상의 반도체 세라믹 소자를 예로 들어 설명하겠다. 이 판형상의 반도체 세라믹 소자는 이하와 같이 하여 제작된다.
코발트와 크롬의 합계에 대한 란탄의 몰 비율이 0.95가 되도록, CoCO3, Co3O4, CoO등의 코발트를 포함하는 화합물과, La2O3, La(OH)3등의 란탄을 포함하는 화합물을 칭량하였다. 그 후, Cr2O3, CrO3등의 크롬을 포함하는 화합물과, 다음의 표 1, 표 2 및 표 3에 나타낸 첨가 원소(Ni, Li, Na, K, Pb 등)를, 산화물 등의 화합물의 형태로 소정량 칭량하여 첨가하였다. 표 1∼표 3에 나타낸 첨가 원소의 양은 각 원소로 환산한 양이다.
시료번호 첨가 원소 첨가 원소 저항율 ρ25℃(Ω·㎝) B정수
종류 양(몰%) 종류 양(몰%) B(-10℃)(K) B(140℃)(K)
1-1* Cr 5 Ni 0 12.4 4070 4770
1-2* Cr 5 Ni 0.0005 12.4 4070 4770
1-3 Cr 5 Ni 0.001 13.1 3880 4700
1-4 Cr 5 Ni 0.005 14.1 3780 4620
1-5 Cr 5 Ni 0.01 15.0 3720 4580
1-6 Cr 5 Ni 0.05 17.2 3630 4420
1-7 Cr 5 Ni 0.1 18.8 3560 4350
1-8 Cr 5 Ni 0.2 20.6 3520 4190
1-9 Cr 5 Ni 0.3 22.3 3400 4160
1-10 Cr 5 Ni 0.5 23.7 3270 4100
1-11* Cr 5 Ni 0.6 24.4 2780 3820
1-12* Cr 0 Li 0.1 2.2 820 2300
시료번호 첨가 원소 첨가 원소 저항율 ρ25℃(Ω·㎝) B정수
종류 양(몰%) 종류 양(몰%) B(-10℃)(K) B(140℃)(K)
1-13* Cr 0.05 Na 0.1 7.6 2540 3410
1-14 Cr 0.1 K 0.1 16.6 3010 4050
1-15 Cr 0.5 Rb 0.1 27.6 3750 4650
1-16 Cr 1 Cs 0.1 22.8 3910 4780
1-17 Cr 2 Be 0.1 20.0 3860 4690
1-18 Cr 3 Mg 0.1 19.1 3780 4680
1-19 Cr 4 Ca 0.1 18.8 3750 4560
1-20 Cr 5 Sr 0.1 18.6 3680 4480
1-21 Cr 6 Ba 0.1 18.1 3680 4300
1-22 Cr 7 Ni 0.1 18.5 3400 4190
1-23 Cr 8 Cu 0.1 20.2 3310 4110
1-24* Cr 10 Zn 0.1 23.8 3050 3850
종래예 1 / / / / 40.0 3200 2750
시료번호 첨가 원소 첨가 원소 저항율 ρ25℃(Ω·㎝) B정수
종류 양(몰%) 종류 양(몰%) B(-10℃)(K) B(140℃)(K)
1-25 Cr 5 NiCa 0.0010.0005 13.3 3860 4690
1-26 Cr 5 MgCu 0.0050.001 14.2 3760 4620
1-27 Cr 0.5 SrBa 0.010.01 26.1 3770 4710
1-28 Cr 0.5 ZnLi 0.050.01 26.8 3750 4670
1-29 Cr 1 NaRbCs 0.10.050.05 23.3 3880 4770
1-30 Cr 1 KBeCa 0.10.10.1 24.0 3810 4720
이어서, 얻어진 분말에 순수를 첨가하여, 지르코니아 볼을 사용하여 24시간 습식 혼합하고, 건조한 후, 900∼1200℃에서 2시간 하소하였다. 이 하소된 분말에 바인더를 첨가하여, 지르코니아 볼을 사용하여 혼합하고, 여과, 건조후, 원형 판형상으로 가압 성형하고, 1200∼1600℃에서 2시간, 대기중에서 소성하였다. 그 결과,도 1에 나타낸 바와 같은 판형상 소결체(2)를 얻었다. 이 판형상 소결체(2)의 양 주면에, 백금 페이스트를 도포하고, 1100∼1400℃에서 5시간 대기중에서 베이킹하여, 외부 전극(3, 4)을 형성하였다. 그 결과, 판형상의 반도체 세라믹 소자(1)를 얻었다.
이와 같이 하여 얻어진 부의 저항 온도 특성을 갖는 반도체 세라믹 소자(1)에 대하여, 저항율과 B정수를 측정하였다. 이 결과를 표 1∼표 3에 나타낸다(시료 번호 1-1∼시료 번호 1-30 참조). 비교를 위하여, 종래의 반도체 세라믹 소자의 측정 결과도 아울러 기재하고 있다(표 2의 종래예 1 참조). 표 1 및 표 2에 있어서, 오른쪽에 *를 붙인 시료 번호는 돌입 전류 제어용 반도체 세라믹 소자로서 바람직한 특성이 얻어지지 않은 시료를 나타낸다.
저항율 ρ은 25℃에서 측정한 값이다. 또한, B정수는 온도 변화에 따른 저항의 변화를 나타내는 정수이며, 온도 T 및 T0에 있어서의 저항율을 각각 ρ(T), ρ(T0), 자연 대수를 ln이라 하면, 다음의 식과 같이 정의된다.
B정수 = 〔lnρ(T0)­lnρ(T)〕/(1/T0-1/T)
그리고, 이 B정수가 클수록, 온도에 따른 저항의 변화가 크다. 이 식을 근거로, B정수의 B(-10℃)와 B(140℃)는 각각 이하와 같이 정의된다.
B(-10℃) =〔lnρ(-10℃)­lnρ(25℃)〕/〔1/(-10+273.15)-1/(25+273.15)〕
B(140℃) =〔lnρ(140℃)­lnρ(25℃)〕/〔1/(140+273.15)-1/(25+273.15)〕
표 1∼표 3으로부터 알 수 있는 바와 같이, 주성분으로서의 LaCoO3에, 부성분으로서 Cr의 산화물을 0.1∼10몰% 함유시키고, 또한 Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn의 합계량을 0.001∼0.5몰%로 함으로써, 저온에서의 B정수가 4000K이하이고, 또한 고온에서의 B정수가 종래예 1보다 높은 반도체 세라믹을 얻을 수가 있다. 상기 제 1 실시 형태는, 란탄 코발트계 산화물이 La0.95CoO3인 경우이다. 일반식 LaxCoO3(단 0.500≤x≤0.999)로 표현되는 범위의 반도체 세라믹에 있어서도, 동일한 효과를 얻을 수가 있다.
종래예 1의 반도체 세라믹 소자는, 이하와 같이 하여 제작하였다. Mn3O4, NiO 및 CuO를 각각 중량비로 7:2:1의 비율로 칭량하고, 순수 및 바인더와 함께 지르코니아 볼을 사용하여 볼 밀로 5시간 습식 혼합한 후, 분쇄, 여과, 건조하였다. 그 후, 상기 제 1실시 형태와 동일한 형상의 원형 판형상으로 가압 성형하고, 1200℃에서 2시간 대기중에서 소성하여, 소결체를 얻었다. 이어서, 이 소결체의 양 주면에 은 팔라듐 합금 페이스트를 도포하고, 900∼1100℃에서 5시간, 대기중에서 베이킹하여, 외부 전극을 형성하였다. 이렇게 하여 반도체 세라믹 소자를 얻었다.
〔제 2실시 형태〕
제 2실시 형태는, 상기 제 1실시 형태와 마찬가지로, 판형상의 반도체 세라믹 소자를 예로 들어 설명하겠다. 이 판형상의 반도체 세라믹 소자는 이하와 같이 하여 제작된다.
코발트와 크롬의 합계에 대한 란탄의 몰 비율이 0.95가 되도록, CoCO3,Co3O4, CoO등의 코발트를 포함하는 화합물과, La2O3, La(OH)3등의 란탄을 포함하는 화합물을 칭량하였다. 그 후, 이 칭량된 분말에, Cr2O3, CrO3등의 크롬을 포함하는 화합물과, 다음의 표 4, 표 5 및 표 6에 나타낸 첨가 원소를, 산화물 등의 형태로 소정량 칭량하여 첨가하였다. 다음의 표 4∼표 6에 나타낸 첨가 원소의 양은 각 원소로 환산한 양이다.
시료번호 첨가 원소 첨가 원소 저항율 ρ25℃(Ω·㎝) 비유전율εr B정수
종류 양(몰%) 종류 양(몰%) B(-30℃)(K) B(140℃)(K)
2-1* Cr 4 Ni 0 12.5 82.0 4090 4780
2-2* Cr 4 Ni 0.0005 12.5 78.5 4080 4780
2-3 Cr 4 Ni 0.001 12.8 66.3 3960 4700
2-4 Cr 4 Ni 0.005 14.0 59.2 3900 4620
2-5 Cr 4 Ni 0.01 14.6 36.7 3850 4540
2-6 Cr 4 Ni 0.05 17.1 35.1 3780 4420
2-7 Cr 4 Ni 0.1 18.6 35.1 3700 4330
2-8 Cr 4 Ni 0.2 20.7 33.0 3650 4220
2-9 Cr 4 Ni 0.3 22.1 27.6 3600 4180
2-10 Cr 4 Ni 0.5 23.8 24.0 3430 4120
2-11* Cr 4 Ni 0.6 24.3 20.2 2950 3820
2-12* Cr 0 Li 0.01 2.2 82.0 820 2400
시료번호 첨가 원소 첨가 원소 저항율 ρ25℃(Ω·㎝) 비유전율εr B정수
종류 양(몰%) 종류 양(몰%) B(-30℃)(K) B(140℃)(K)
2-13* Cr 0.05 Na 0.01 7.6 73.2 2540 3430
2-14* Cr 0.1 K 0.01 15.4 67.5 3020 4070
2-15 Cr 0.5 Rb 0.01 22.5 43.0 3870 4700
2-16 Cr 1 Cs 0.01 18.5 42.7 3890 4800
2-17 Cr 2 Be 0.01 15.1 38.0 3820 4720
2-18 Cr 3 Mg 0.01 14.8 36.0 3800 4640
2-19 Cr 4 Ca 0.01 14.7 36.5 3840 4560
2-20 Cr 5 Sr 0.01 15.3 35.1 3680 4480
2-21 Cr 6 Ba 0.01 15.7 37.2 3530 4300
2-22 Cr 7 Ni 0.01 16.3 46.6 3420 4190
2-23 Cr 8 Cu 0.01 19.4 57.5 3360 4110
2-24* Cr 10 Zn 0.01 21.4 77.3 3450 3850
종래예2 / / / / 40.0 70 3250 2750
시료번호 첨가 원소 첨가 원소 비유전율εr 저항율ρ25℃(Ω·㎝) B정수
종류 양(몰%) 종류 양(몰%) B(-30℃)(K) B(140℃)(K)
2-25 Cr 4 SrBa 0.0010.001 64.2 13.1 3940 4680
2-26 Cr 4 BeCu 0.0050.001 52.6 14.2 3890 4620
2-27 Cr 0.5 NiCa 0.010.01 43.0 22.4 3860 4710
2-28 Cr 0.5 ZnLi 0.050.01 42.2 26.8 3830 4670
2-29 Cr 1 BeNaK 0.10.050.05 37.8 23.4 3760 4770
2-30 Cr 1 CsRbMg 0.10.10.1 34.3 24.0 3690 4710
이어서, 얻어진 분말에 순수를 첨가하여, 나일론 볼과 함께 16시간 습식 혼합하고, 건조후 900∼1200℃에서 2시간 하소하였다. 이 하소된 분말을 젯트 밀로 분쇄하고, 초산 비닐계 바인더 5중량%와 순수를 첨가하여, 나일론 볼을 사용하여혼합하고, 여과, 건조후, 원형 판형상으로 가압 성형하고, 1200∼1600℃에서 2시간 대기중에서 소성하여, 도 1에 나타낸 바와 같은 판형상의 소결체(2)를 얻었다. 이 소결체(2)의 양 주면에 은 팔라듐 합금 페이스트를 도포하고, 900∼1200℃에서 5시간 대기중에서 베이킹하여, 외부 전극(3, 4)을 형성하였다. 그 결과 판형상의 반도체 세라믹 소자(1)를 얻었다.
이와 같이 하여 얻어진 부의 저항 온도 특성을 갖는 반도체 세라믹 소자(1)에 대하여, 상기 제 1실시 형태와 동일한 방법으로, 저항율과 B정수를 측정하였다. 이 결과를 표 4∼표 6에 나타낸다(시료 번호 2-1∼시료 번호 2-30 참조). 비교를 위하여, 종래의 반도체 세라믹 소자의 측정 결과도 아울러 기재하고 있다(표 5의 종래예 2 참조). 표 4 및 표 5에 있어서, 오른쪽에 *를 붙인 시료 번호는 TCXO용 반도체 세라믹 소자로서 적합한 특성이 얻어지지 않은 시료를 나타낸다.
저항율 ρ는 25℃에서 측정한 값이다. 또한, B정수의 B(-30℃) 및 B(140℃)는 각각 이하와 같이 정의된다.
B(-30℃) =〔lnρ(-30℃)­lnρ(25℃)〕/〔1/(-30+273.15)-1/(25+273.15)〕
B(140℃) =〔lnρ(140℃)­lnρ(25℃)〕/〔1/(140+273.15)-1/(25+273.15)〕
표 4∼표 6으로부터 알 수 있는 바와 같이, 주성분으로서의 LaCoO3에, 부성분으로서 Cr의 산화물을 0.5∼10몰% 함유시키고, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn의 합계량을, 0.001∼0.5몰%로 한 경우, 종래예 2보다 비유전율이 낮고, 또한 B정수가 종래예 2보다 높은 반도체 세라믹을 얻을 수가 있다.
종래예 2의 반도체 세라믹 소자는 Mn3O4, NiO, CuO를 각각 중량비로 7:2:1의 비율로 칭량하는 이외에는, 상기 제 2실시 형태와 동일한 제조 방법으로 제작하였다.
〔제 3실시 형태〕
제 3실시 형태는, 적층형 반도체 세라믹 소자를 예로 들어 설명하겠다. 이 적층형 반도체 세라믹 소자는 이하와 같이 하여 제작된다.
코발트와 크롬의 합계에 대한 란탄의 몰 비율이 0.95가 되도록, CoCO3, Co3O4, CoO등의 코발트를 포함하는 화합물과, La2O3, La(OH)3등의 란탄을 포함하는 화합물을 칭량하였다. 그 후, 이 칭량된 분말에, Cr2O3또는 CrO3등의 크롬을 포함하는 화합물과, 다음의 표 7에 나타낸 첨가 원소(Ca)를, 산화물 등의 화합물의 형태로 소정량 칭량하여 첨가하였다. 표 7에 나타낸 첨가 원소의 양은 각 원소로 환산한 양이다.
시료 번호 Cr첨가량(몰%) 첨가 원소 파괴 커패시터 용량(μF)
종류 양(몰%)
3-1 4 Ca 0.1 880
종래예3 / / / 480
이어서, 얻어진 분말에 순수를 첨가하여, 나일론 볼을 사용하여 16시간 습식 혼합하고, 건조후 900∼1200℃에서 2시간 하소하였다. 이 하소된 분말을 젯트 밀로 분쇄하였다. 바인더, 분산제 및 물을 첨가하여, 나일론 볼을 사용하여 12시간 습식 혼합하였다. 그 후, 이 혼합물을 독터 블레이드법에 의하여 세라믹 그린 시트로 성형하였다.
이어서, 이 그린 시트상에, 인쇄 등의 수법에 의하여 백금 페이스트를 도포하고, 내부 전극을 형성하였다. 그 후, 내부 전극이 그린 시트를 사이에 두고 서로 대향하도록 그린 시트를 적층하고, 다시 보호용 그린 시트를 상하에 배치하여 압착하고, 그린 시트 적층체를 제조하였다.
이어서, 이 그린 시트 적층체를 일정한 칫수로 절단하고, 1200∼1400℃에서 2시간 소성하였다. 그 결과, 도 2에 나타낸 내부 전극(12, 13)을 갖는 반도체 세라믹 소결 적층체(11)를 얻었다. 그 후, 침지법에 의하여, 소결 적층체(11)의 대향하는 양 단부에 전극 페이스트를 부착시키고, 건조, 베이킹하여, 외부 전극(14, 15)을 형성하였다. 이렇게 하여 도 2에 나타낸 바와 같은 적층형 반도체 세라믹 소자(10)를 얻었다.
이와 같이 하여 얻어진 부의 저항 온도 특성을 갖는 적층형 반도체 세라믹 소자(10)를 스위칭 전원에 직렬로 접속하고, 실온에서의 파괴(break-down) 커패시터 용량을 측정하였다. 그 결과를 표 7에 나타낸다(시료 번호 3-1 참조). 비교를 위하여, 종래의 반도체 세라믹 소자의 측정 결과도 아울러 기재하고 있다(종래예 3 참조). 표 7로부터 알 수 있는 바와 같이, 제 3실시 형태의 적층형 반도체 세라믹 소자(10)는 파괴 커패시터 용량이 종래예 3보다 커져 있으며, 대전류에도 적용할 수 있음을 알 수 있다.
종래예 3의 반도체 세라믹 소자는, 이하와 같이 하여 제작하였다. Mn3O4,NiO 및 CuO를 각각 중량비로 7:2:1의 비율로 칭량하였다. 순수를 첨가하여, 지르코니아 볼을 사용하여 5시간 습식 혼합하고, 건조후 900℃에서 2시간 하소하였다. 이 하소된 분말에, 바인더, 분산제 및 물을 첨가하여, 지르코니아 볼과 함께 5시간 습식 혼합한 후, 독터 블레이드법에 의하여 세라믹 그린 시트로 성형하였다.
이어서, 이 그린 시트상에, 인쇄 등의 수법에 의하여 백금 페이스트를 도포하고, 내부 전극을 형성하였다. 그 후, 내부 전극이 그린 시트를 사이에 두고 서로 대향하도록, 또한 상온에서의 저항치가 제 3실시 형태와 동일한 저항치가 되도록 그린 시트를 적층하였다. 그리고, 보호용 그린 시트를 상하에 배치하여 압착하고, 그린 시트 적층체를 형성하였다. 그 후, 상기 제 3실시 형태와 동일한 제조 방법으로 반도체 세라믹 소자를 제작하였다.
〔제 4실시 형태〕
제 4실시 형태는, 제 3실시 형태와 마찬가지로, 적층형 반도체 세라믹 소자를 예로 들어 설명하겠다. 이 적층형 반도체 세라믹 소자는 이하와 같이 하여 제작된다.
코발트와 크롬의 합계에 대한 란탄의 몰 비율이 0.95가 되도록, CoCO3, Co3O4, CoO등의 코발트를 포함하는 화합물과, La2O3, La(OH)3등의 란탄을 포함하는 화합물을 칭량하였다. 그 후, 이 칭량된 분말에, Cr2O3, CrO3등의 크롬을 포함하는 화합물과, 다음의 표 8에 나타낸 첨가 원소(Ni)를, 산화물 등의 화합물의 형태로 소정량 칭량하여 첨가하였다. 다음의 표 8에 나타낸 첨가 원소의 양은 각 원소로환산한 양이다. 이렇게 하여 얻어진 분말을 원료로 하여, 상기 제 3실시 형태와 동일한 제조 방법에 의하여, 도 2에 나타낸 바와 같은 적층형 반도체 세라믹 소자(10)를 얻었다.
시료 번호 Cr첨가량(몰%) 첨가 원소 정전 용량(pF) B정수
종류 양(몰%) B(-30℃) B(140℃)
4-1 4 Ni 0.1 3.3 3700 4320
종래예4 / / / 10.6 3250 2740
이와 같이 하여 얻어진 부의 저항 온도 특성을 갖는 적층형 반도체 세라믹 소자(10)에 대하여, 정전 용량과 B정수를 측정하였다. 이 결과를 표 8에 나타낸다(시료 번호 4-1 참조). 비교를 위하여, 종래의 반도체 세라믹 소자의 측정 결과도 아울러 기재하고 있다(종래예 4 참조). 표 8로부터 알 수 있는 바와 같이, 제 4실시 형태의 적층형 반도체 세라믹 소자(10)는 정전 용량이 종래예 4보다 작아져 있으며, 이에 따라서 온도 보상의 정밀도를 향상시킬 수가 있다. 종래예 4의 반도체 세라믹 소자는 상기 종래예 3과 동일한 제조 방법에 의하여 제작하였다.
〔다른 실시 형태〕
본 발명에 따른 반도체 세라믹 및 이것을 포함하는 반도체 세라믹 소자는 상기 실시 형태에 한정되는 것은 아니며, 청구범위의 범위내에서 여러가지로 변경할 수가 있다. 예를 들면 상기 제 1 및 제 2실시 형태에서는, 란탄 코발트계 산화물이 LaxCoO3인 경우에 대하여 설명하였으나, Lax의 일부를 Pr, Nd, Sm 등의 희토류 원소 및 Bi등의 원소와 치환한 란탄 코발트계 산화물의 경우에 대해서도 동일한 효과를얻을 수가 있다.
또한, 반도체 세라믹 소자는 원형 판형상의 것 및 적층형의 것에 한정되는 것은 아니며, 원통형 소자, 각형 칩 소자 등과 같이 다른 형상 및 사이즈를 가질 수가 있다. 게다가, 반도체 세라믹 소자의 외부 전극으로서, 은팔라듐 합금 및 백금을 사용하였으나, 은, 팔라듐, 크롬 또는 이들의 합금 등의 전극 재료를 사용하더라도, 동일한 특성을 얻을 수가 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 주성분으로서의 란탄 코발트계 산화물, 및 부성분으로서 Cr의 산화물과, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn중의 적어도 1종의 산화물을 함유시킴으로써, 비유전율이 낮고, 또한 고온에서의 B정수를 4000K이상 유지하면서, 저온에서의 B정수가 4000K미만인 부의 저항 온도 특성을 갖는 반도체 세라믹을 얻을 수가 있다.
따라서, 이 반도체 세라믹을 사용함으로써, 반도체 세라믹 소자는 돌입 전류가 큰 회로 및 높은 정밀도의 전류 제어가 요구되는 회로에 대응할 수가 있다. TCXO 회로에 있어서는, 높은 정밀도의 보상에 대응할 수 있는 부의 저항 온도 특성을 갖는 반도체 세라믹 소자를 얻을 수가 있다. 즉, 본 발명에 따른 반도체 세라믹 소자는 스위칭 전원의 돌입 전류 방지용의 소자 외에, 모터의 기동 지연, 레이저 프린터의 드럼 보호, 할로겐 램프의 보호를 위한 일반 회로 및 전구 등, 전압의 인가 초기에 과대한 전류가 흐르는 기기의 돌입 전류 방지용의 소자로서, TCXO용의 온도 보상용 소자 또는 일반적인 온도 보상용 소자로서, 및 온도 감지 소자로서 폭넓게 사용할 수가 있다.

Claims (11)

  1. 주성분으로서 란탄 코발트계 산화물, 및 부성분으로서 Cr의 산화물을 상기 주성분에 대하여 원소로 환산하여 0.1∼10몰% 함유하고, 또한, Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn중의 적어도 1종의 산화물을 상기 주성분에 대하여 원소로 환산하여 0.001∼0.5몰% 함유하는 것을 특징으로 하는 반도체 세라믹.
  2. 제 1항에 있어서, 상기 부성분의 Cr의 산화물의 함유량이 상기 주성분에 대하여 원소로 환산하여 0.5∼10몰%이며, 또한 Li, Na, K, Rb, Cs, Be, Mg, Ca, Sr, Ba, Ni, Cu 및 Zn중의 적어도 1종의 산화물의 함유량이 상기 주성분에 대하여 원소로 환산하여 0.001∼0.5몰%인 것을 특징으로 하는 반도체 세라믹.
  3. 제 1항 또는 제 2항에 있어서, 상기 란탄 코발트계 산화물이 LaxCoO3(단, 0.500≤x/(1+y)≤0.999이며, y는 원소로 환산한 Cr의 산화물의 함유량을 나타냄)인 것을 특징으로 하는 반도체 세라믹.
  4. 제 1항 또는 제 2항에 기재된 반도체 세라믹; 및
    상기 반도체 세라믹의 표면에 형성되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 세라믹 소자.
  5. 제 1항 또는 제 2항에 기재된 반도체 세라믹; 및
    상기 반도체 세라믹의 표면에 형성되는 외부 전극;을 포함하는 반도체 세라믹 소자이며,
    상기 반도체 세라믹 소자가 돌입 전류 제어용, 모터 기동용 및 할로겐 램프 보호용 중의 어느 하나로서 사용되는 것을 특징으로 하는 반도체 세라믹 소자.
  6. 제 2항에 기재된 반도체 세라믹; 및
    상기 반도체 세라믹의 표면에 형성되는 외부 전극;을 포함하는 반도체 세라믹 소자이며,
    상기 반도체 세라믹 소자가 온도 보상형 수정 발진용으로 사용되는 것을 특징으로 하는 반도체 세라믹 소자.
  7. 제 1항 또는 제 2항에 기재된 반도체 세라믹과 내부 전극을 적층하여 형성된 적층체; 및
    상기 적층체의 표면에 형성되며 상기 내부 전극에 전기적으로 접속되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 세라믹 소자.
  8. 제 1항 또는 제 2항에 기재된 반도체 세라믹과 내부 전극을 적층하여 형성된 적층체; 및
    상기 적층체의 표면에 형성되며 상기 내부 전극에 전기적으로 접속되는 외부 전극;을 포함하는 반도체 세라믹 소자이며,
    상기 반도체 세라믹 소자가 돌입 전류 제어용, 모터 기동용 및 할로겐 램프 보호용 중의 어느 하나로서 사용되는 것을 특징으로 하는 반도체 세라믹 소자.
  9. 제 2항에 기재된 반도체 세라믹과 내부 전극을 적층하여 형성된 적층체; 및
    상기 적층체의 표면에 형성되며 상기 내부 전극에 전기적으로 접속되는 외부 전극;을 포함하는 반도체 세라믹 소자이며,
    상기 반도체 세라믹 소자가 온도 보상형 수정 발진용으로 사용되는 것을 특징으로 하는 반도체 세라믹 소자.
  10. 제 3항에 기재된 반도체 세라믹; 및
    상기 반도체 세라믹의 표면에 형성되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 세라믹 소자.
  11. 제 3항에 기재된 반도체 세라믹과 내부 전극을 적층하여 형성된 적층체; 및
    상기 적층체의 표면에 형성되며 상기 내부 전극에 전기적으로 접속되는 외부 전극;을 포함하는 것을 특징으로 하는 반도체 세라믹 소자.
KR1019990054811A 1998-12-03 1999-12-03 반도체 세라믹 및 반도체 세라믹 소자 KR100321916B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-343864 1998-12-03
JP34386498 1998-12-03

Publications (2)

Publication Number Publication Date
KR20000047906A KR20000047906A (ko) 2000-07-25
KR100321916B1 true KR100321916B1 (ko) 2002-01-29

Family

ID=18364834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054811A KR100321916B1 (ko) 1998-12-03 1999-12-03 반도체 세라믹 및 반도체 세라믹 소자

Country Status (4)

Country Link
US (1) US6222262B1 (ko)
KR (1) KR100321916B1 (ko)
DE (1) DE19958235B4 (ko)
TW (1) TW457498B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Tdk株式会社 積層型電子部品
EP2073221B1 (en) * 2007-12-21 2010-02-17 Vishay Resistors Belgium BVBA Stable thermistor
KR101645838B1 (ko) * 2012-04-06 2016-08-04 니혼도꾸슈도교 가부시키가이샤 산화물 소결체 및 그것을 이용한 배선 기판
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
DE102014107450A1 (de) 2014-05-27 2015-12-03 Epcos Ag Elektronisches Bauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL95807C (ko) * 1954-06-26 1960-11-15
US4033906A (en) * 1974-06-03 1977-07-05 Fuji Electric Company Ltd. Ceramics having nonlinear voltage characteristics and method for producing same
JPS5823921B2 (ja) * 1978-02-10 1983-05-18 日本電気株式会社 電圧非直線抵抗器
DE2824408C3 (de) * 1978-06-03 1985-08-01 Dornier System Gmbh, 7990 Friedrichshafen Verfahren zur Herstellung eines elektronisch
US5591315A (en) * 1987-03-13 1997-01-07 The Standard Oil Company Solid-component membranes electrochemical reactor components electrochemical reactors use of membranes reactor components and reactor for oxidation reactions
SG52415A1 (en) * 1993-02-05 1998-09-28 Murata Manufacturing Co Semiconductive ceramics having negative temperature coefficient of resistance
US5401372A (en) * 1993-04-26 1995-03-28 Ceramatec, Inc. Electrochemical catalytic reduction cell for the reduction of NOx in an O2 -containing exhaust emission
US5681373A (en) * 1995-03-13 1997-10-28 Air Products And Chemicals, Inc. Planar solid-state membrane module
US5785837A (en) * 1996-01-02 1998-07-28 Midwest Research Institute Preparation of transparent conductors ferroelectric memory materials and ferrites
JP3687696B2 (ja) * 1996-02-06 2005-08-24 株式会社村田製作所 半導体磁器組成物とそれを用いた半導体磁器素子
JP3286906B2 (ja) * 1997-10-21 2002-05-27 株式会社村田製作所 負の抵抗温度特性を有する半導体セラミック素子

Also Published As

Publication number Publication date
DE19958235B4 (de) 2008-07-10
DE19958235A1 (de) 2000-06-29
US6222262B1 (en) 2001-04-24
TW457498B (en) 2001-10-01
KR20000047906A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US7393803B2 (en) Dielectric ceramic composition and monolithic ceramic capacitor
JP2001118731A (ja) チップ型複合電子部品およびその製造方法
KR20140112779A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR930012272B1 (ko) 적층형 입계 절연형 반도체 세라믹콘덴서 및 그 제조방법
US5268006A (en) Ceramic capacitor with a grain boundary-insulated structure
US6259594B1 (en) Nonreducing dielectric ceramic and monolithic ceramic capacitor
KR930012271B1 (ko) 적층형 입계 절연형 반도체 세라믹콘덴서 및 그 제조방법
CN100472673C (zh) 积层型片状变阻器
US5703000A (en) Semiconductive ceramic composition and semiconductive ceramic device using the same
KR930010421B1 (ko) 적층형 입계 절연형 반도체 세라믹콘덴서 및 그 제조방법
KR100321916B1 (ko) 반도체 세라믹 및 반도체 세라믹 소자
JPH1025157A (ja) 誘電体セラミック組成物および積層セラミックコンデンサ
US5415945A (en) Dielectric ceramic composition for low temperature sintering
JP2727626B2 (ja) セラミックコンデンサ及びその製造方法
JP3317246B2 (ja) 複合セラミック及び複合セラミック素子
US20130229257A1 (en) Semiconductor ceramic and resistive element
JP2003119076A (ja) 誘電体セラミック組成物およびこれを用いたセラミック電子部品
KR20150028057A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP3804365B2 (ja) 半導体セラミック及びそれを用いた半導体セラミック素子
JP2705221B2 (ja) セラミックコンデンサ及びその製造方法
KR101588977B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102109638B1 (ko) 유전체 조성물 및 이를 포함하는 세라믹 전자 부품
JP2850355B2 (ja) セラミックコンデンサ及びその製造方法
JP2707706B2 (ja) 粒界絶縁型半導体セラミックコンデンサ及びその製造方法
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee