KR100320136B1 - Fabrication of the vertical switching device by using selective growth of carbon nanotubes. - Google Patents
Fabrication of the vertical switching device by using selective growth of carbon nanotubes. Download PDFInfo
- Publication number
- KR100320136B1 KR100320136B1 KR1019990000879A KR19990000879A KR100320136B1 KR 100320136 B1 KR100320136 B1 KR 100320136B1 KR 1019990000879 A KR1019990000879 A KR 1019990000879A KR 19990000879 A KR19990000879 A KR 19990000879A KR 100320136 B1 KR100320136 B1 KR 100320136B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- carbon nanotubes
- switching device
- silicon
- thin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Abstract
본 발명은 실리콘 기판에서 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제작에 관한 것으로서, 특히 탄소나노튜브를 선택적으로 성장시키는 방법을 사용하여 미세 구멍에 수직으로 성장시키는 방법과 기존의 실리콘 반도체 제조 방법을 이용하여 고밀도 및 고집적화가 가능한 전기적으로 스위칭 특성을 갖는 극미세 스위칭소자의 제작에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the fabrication of vertical switching devices using selective growth of carbon nanotubes on silicon substrates. The present invention relates to the fabrication of an ultra-fine switching device having an electrically switching characteristic capable of high density and high integration using a manufacturing method.
본 발명에 따른 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자는 실리콘 기판에 전하 공급원인 소오스 영역으로 작동하는 전하 축적 기능을 갖는 커패시터를 제작한 후, 상기 커패시터의 상부에 탄소나노튜브를 화학기상층착법으로 미세 구멍내에 수직으로 세워서 성장시켜 연결한 후, 상기 탄소나노튜브의 상부에 게이트 전극과 전하 배출 기능을 갖는 드레인 영역을 형성시킴으로써 스위칭 특성을 갖는 탄소나노튜브를 이용한 수직형 스위칭소자를 제작하는 것을 특징으로 한다. 본 발명에 따른 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제조방법에 있어서, 실리콘 기판위에 실리콘 산화막을 성장시킨 후, 상기 실리콘 산화막위에 불순물이 도핑된 다결정 실리콘막과 고유전체 박막과 불순물이 도핑된 다결정 실리콘막과 촉매금속막을 순차적으로 형성시킨 후, 상기 촉매금속막의 상부에 있는 절연막에 미세 구멍을 형성시키고 나서, 화학기상증착법으로 상기 미세구멍내의 상기 촉매금속막위에서만 탄소나노튜브를 선택적으로 성장시킨 다음, 상기 미세구멍에 액상의 절연물질을 주입시킨 후 경화시킨다. 이어서 전면에 얇은 절연막을 형성시킨 후, 상기 얇은 절연막위에 전도성 물질을 부착시킨 다음, 패턴을 만들어 전극을 형성시키고, 상기 얇은 절연박막을 습식식각으로 제거시킨 후, 얇은 절연박막을 다시 전면에 형성시킨 후, 전도성 물질을 상기 얇은 절연박막위에 증착한 후 패턴을 형성시키는 것을 특징으로 한다.In the vertical switching device using the selective growth of carbon nanotubes according to the present invention, after fabricating a capacitor having a charge accumulation function operating as a source region as a charge source on a silicon substrate, a carbon nanotube is formed on the top of the capacitor. After the vertical growth in the micro-pores by the deposition method to connect, the vertical switching device using a carbon nanotube having a switching characteristic by manufacturing a drain region having a gate electrode and a charge discharge function on the top of the carbon nanotubes Characterized in that. In the method of manufacturing a vertical switching device using the selective growth of carbon nanotubes according to the present invention, after growing a silicon oxide film on a silicon substrate, a polycrystalline silicon film, a high dielectric film and an impurity doped with impurities on the silicon oxide film After the doped polycrystalline silicon film and the catalyst metal film were sequentially formed, fine pores were formed in the insulating film on the catalyst metal film, and carbon nanotubes were selectively selected only on the catalyst metal film in the micropores by chemical vapor deposition. After growth, the liquid insulating material is injected into the micropores and cured. Subsequently, after forming a thin insulating film on the front surface, attaching a conductive material on the thin insulating film, and then forming a pattern to form an electrode, by removing the thin insulating thin film by wet etching, and then forming a thin insulating thin film on the front again After that, a conductive material is deposited on the thin insulating thin film, and then a pattern is formed.
따라서 본 발명에 의하면 실리콘 기판에서 탄소나노튜브의 선택적 성장을 이용함으로써, 미세 구멍에 탄소나노튜브를 세워서 집어넣는 어려운 공정을 쉽게 해결할 수 있는 장점이 있고, 또한 극미세 스위칭소자를 기존의 실리콘 제조기술을 사용하여 간단한 제조공정으로 제작이 가능하며, 대면적 공정이 가능하기 때문에 재현성과 수율이 높은 단위 면적당 고밀도의 극미세 스위칭소자를 만들 수 있다.Therefore, according to the present invention, by using the selective growth of carbon nanotubes on the silicon substrate, there is an advantage that can easily solve the difficult process of putting the carbon nanotubes in the fine holes, and also the ultra-fine switching device conventional silicon manufacturing technology It can be manufactured by simple manufacturing process and large area process can be used to make dense ultrafine switching device per unit area with high reproducibility and yield.
Description
본 발명은 실리콘 기판에서 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제작에 관한 것으로서, 특히 촉매금속막에서 탄소나노튜브의 선택적 성장을 이용하여 극미세 스위칭소자를 간단한 방법으로 고밀도로 집적화시키는 것이 가능하고 아울러 기존의 실리콘 제조기술을 사용하여 제조 공정이 간단하면서도 단위 면적당 매우 높은 밀도를 갖는 재현성과 수율이 높은 극미세 스위칭소자의 제작에 관한 것이다.The present invention relates to the fabrication of a vertical switching device using selective growth of carbon nanotubes on a silicon substrate. In particular, the micro-switching device is integrated in a high density by a simple method using selective growth of carbon nanotubes in a catalytic metal film. In addition, the present invention relates to the fabrication of an extremely fine switching device having high reproducibility and yield with a very high density per unit area, while using a conventional silicon manufacturing technology.
종래의 실리콘 기판을 이용하여 제작하는 스위칭소자는 기본적으로 불순물 확산영역과 소자 분리영역과 채널이 수평적으로 연결된 구조를 가지고 있고 또한 이러한 스위칭소자를 여러개로 집적화시킨 집적회로도 개개의 스위칭소자를 수평적으로 배열하여 집적화시키는 회로구조를 가지고 있을 뿐만아니라 실리콘 기판에 앞서 언급한 불순물 확산영역이나 소자 분리영역을 형성시킬 경우 공정상의 복잡성으로 인하여 미세화 및 집적화에 한계를 가지고 있었다. 기존의 미세한 스위칭소자로서 가장 일반적으로 사용되고 있는 MOSFET(Metal oxide semiconductor field effect transistor)의 경우, 실제로 최소 패턴크기가 0.25㎛인 256M DRAM에서 소자의 크기는 약 0.72㎛2이고, 최소 패턴크기가 0.18㎛인 1G DRAM에서 소자의 크기는 약 0.32㎛2이며, 최소 패턴크기가 0.13㎛인 4G DRAM에서 소자의 크기는 대략 0.18㎛2이고, 최소 패턴크기가 0.1㎛인 16G DRAM에서 소자의 크기는 약 O.1㎛2정도이다. 이러한 기존의 스위칭소자가 가지는 미세화의 한계를 극복하기 위한 방안으로 탄소나노튜브를 이용한 개별 스위칭소자가 제안되었지만 여전히 기존의 스위칭소자와 유사한 형태의 수평적인 구조를 가지고 있고 더욱이 개개의 탄소나노튜브를 조작하는데 많은 제약이 있기 때문에 이러한 탄소나노튜브를 이용한 개별소자는 고밀도로 집적화시키는 것이 거의 불가능한 실정이다.Conventionally, a switching device fabricated using a silicon substrate has a structure in which an impurity diffusion region, a device isolation region, and a channel are horizontally connected, and an integrated circuit in which these switching devices are integrated in a horizontal manner has individual switching devices horizontally. In addition to having a circuit structure that is arranged in an integrated manner, the formation of the impurity diffusion region or the device isolation region described above on a silicon substrate has limitations in miniaturization and integration due to process complexity. In the case of the MOSFET (metal oxide semiconductor field effect transistor) which is most commonly used as a conventional fine switching device, the size of the device is actually about 0.72 μm 2 and the minimum pattern size is 0.18 μm in 256M DRAM having a minimum pattern size of 0.25 μm. of the size of the element is approximately 2 in 0.32㎛ 1G DRAM, the size of the element in the 4G DRAM is the minimum pattern size is approximately 0.13㎛ 0.18㎛ 2, the size of the element in the minimum pattern size of DRAM 16G 0.1㎛ from about O It is about 1 micrometer <2> . Although individual switching devices using carbon nanotubes have been proposed as a way to overcome the limitations of the miniaturization of the existing switching devices, they still have a horizontal structure similar to the existing switching devices and moreover, manipulate individual carbon nanotubes. Since there are many limitations, individual devices using such carbon nanotubes are almost impossible to integrate with high density.
본 발명은 상기 문제점을 해결하기 위하여 창출한 것으로서, 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자는 실리콘 기판에 전하 공급원인 소오스 역할을 하는 커패시터를 제작한 후, 상기 커패시터의 상부에 전하 이동통로의 역할을 하는 채널로 작동하는 탄소나노튜브를 수직으로 세워서 연결한 후, 상기 탄소나노튜브의 상부에 얇은 절연박막을 형성시킨 다음, 상기 얇은 절연박막의 윗부분에게이트 전극과 드레인 역할을 하는 상부전극을 설치함으로써, 게이트 전극에 전압을 인가할 때 터널링에 의해서 전하가 탄소나노튜브로부터 얇은 절연박막을 통하여 상부전극으로 이동하게 함으로써, 실리콘 기판위에 소오스 영역과 채널과 게이트와 드레인 영역을 구비하여 터널링 전류에 의해 스위칭특성을 갖는 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자를 제작하는 것을 특징으로 한다. 따라서 본 발명에 의하면 실리콘 기판에서 탄소나노튜브의 선택적 성장을 이용하여 간단한 방법으로 극미세 스위칭소자를 고밀도로 집적화시키는 것이 가능하며, 또한 본 발명에 의한 극미세 수직형 스위칭소자는 기존의 실리콘 제조기술을 사용하여 제작이 가능하고 대면적 공정이 가능하며 단위 면적당 매우 높은 밀도를 갖게 되므로 재현성과 수율이 높은 극미세 고집적 스위칭소자를 만들 수 있다.In order to solve the above problems, the present invention provides a vertical switching device using selective growth of carbon nanotubes, after fabricating a capacitor that serves as a source of charge to a silicon substrate, and then a charge transfer path on the capacitor. After vertically connecting the carbon nanotubes acting as a channel serving as a channel, a thin insulating thin film is formed on the carbon nanotubes, and then an upper electrode serving as a gate electrode and a drain on the upper portion of the thin insulating thin film. When the voltage is applied to the gate electrode, the charge is transferred from the carbon nanotubes to the upper electrode through the thin insulating thin film by tunneling, thereby providing a source region, a channel, a gate, and a drain region on the silicon substrate. Selective growth of carbon nanotubes with switching characteristics It characterized in that to produce a vertical-type switching element using. Therefore, according to the present invention, by using a selective growth of carbon nanotubes on a silicon substrate, it is possible to integrate an ultrafine switching device at a high density by a simple method, and the ultrafine vertical switching device according to the present invention is a conventional silicon manufacturing technology. It is possible to manufacture by using, large area process and very high density per unit area, so it is possible to make extremely fine high density switching device with high reproducibility and yield.
도 1은 본 발명에 의한 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자에 대한 구조도이다.1 is a structural diagram of a vertical switching device using the selective growth of carbon nanotubes according to the present invention.
상기 목적을 달성하기 위한 본 발명에 따른 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제조방법에 있어서, 실리콘 기판(1)위에 실리콘 산화막(2)을 성장시킨 후 원기둥 형태의 패턴으로 만들고나서, 다시 실리콘 산화막(3)을 상기 실리콘 기판(1)과 상기 실리콘 산화막(2)의 패턴위에 형성시킨다. 이어서 불순물이 주입된 다결정 실리콘막(4)을 상기 실리콘 산화막위(3)에 퇴적시키고 나서 상기 다결정 실리콘막(4)위에 고유전체 박막(5)을 퇴적시킨다. 이어서 상기 고유전체 박막(5)위에 다시 불순물이 도핑된 다결정 실리콘막(6)을 퇴적시킨 후, 상기 다결정 실리콘막(6)위에 촉매금속막(7)을 증착시키고 나서, 상기 다결정 실리콘막(6) 및 상기 촉매금속막(7)을 동시에 식각하여 패턴을 형성시킨다. 그리고 나서 상기 고유전체 박막(5) 및 상기 촉매금속막(7)위에 절연막(8)을 형성시키고나서 평탄화를 실시한 후, 상기 촉매금속막(7)의 상부에 있는 상기 절연막(8)에 미세 구멍(9)을 형성시키고 나서, 상기 미세 구멍(9)내의 상기 촉매금속막(7)위에서만 화학기상증착법을 사용하여 탄소나노튜브(10)를 수직방향으로 선택적으로 성장시킨다. 이어서 상기 미세 구멍(9)에 액상의 절연물질(11)을 주입시킨 후 경화시킨다. 그리고 나서 상기 미세 구멍(9) 및 상기 절연막(8)위에 얇은 절연박막(12)을 형성시킨 후, 상기 얇은 절연박막(12)위에 전도성 물질(13)을 부착시킨 후 패턴을 만들어 전극을 형성시키고, 이어서 상기 전도성 물질(13)의 하부를 제외한 모든 부분에 존재하는 상기 얇은 절연박막(12)을 습식식각으로 제거시킨 후, 얇은 절연박막(14)을 다시 전면에 형성시킨 후, 전도성 물질(15)을 상기 얇은 절연박막(14)위에 증착한 후 패턴을 형성시키는 것을 특징으로 한다. 도 1은 본 발명에 의한 실리콘 기판에서 탄소나노튜브의 선택적 성장을 이용하여 제작한 수직형 스위칭소자의 구조도이다.In the method of manufacturing a vertical switching device using the selective growth of carbon nanotubes according to the present invention for achieving the above object, after the silicon oxide film (2) is grown on the silicon substrate (1) and made into a cylindrical pattern Then, the silicon oxide film 3 is formed on the pattern of the silicon substrate 1 and the silicon oxide film 2. Subsequently, a polycrystalline silicon film 4 into which impurities are implanted is deposited on the silicon oxide film 3, and then a high dielectric film 5 is deposited on the polycrystalline silicon film 4. Subsequently, an impurity doped polycrystalline silicon film 6 is deposited on the high-k dielectric thin film 5, and then a catalytic metal film 7 is deposited on the polycrystalline silicon film 6, and then the polycrystalline silicon film 6 ) And the catalyst metal film 7 are simultaneously etched to form a pattern. Then, an insulating film 8 is formed on the high-k dielectric thin film 5 and the catalyst metal film 7, and then planarized, and then fine holes are formed in the insulating film 8 on the catalyst metal film 7. After forming (9), the carbon nanotubes 10 are selectively grown in the vertical direction using chemical vapor deposition only on the catalyst metal film 7 in the fine holes 9. Subsequently, a liquid insulating material 11 is injected into the fine holes 9 and cured. Then, a thin insulating thin film 12 is formed on the fine holes 9 and the insulating film 8, and then a conductive material 13 is attached on the thin insulating thin film 12 to form a pattern to form an electrode. Subsequently, the thin insulating thin film 12 existing in all portions except the lower portion of the conductive material 13 is removed by wet etching, and then the thin insulating thin film 14 is formed on the entire surface, and then the conductive material 15 ) Is deposited on the thin insulating thin film 14 to form a pattern. 1 is a structural diagram of a vertical switching device fabricated using selective growth of carbon nanotubes in a silicon substrate according to the present invention.
이하 본 발명의 실시 예를 상세히 설명하기로 한다. 먼저 실리콘 기판(1)위에 습식산화를 통하여 실리콘 산화막(2)을 200㎚ 정도 두께로 성장시킨 후 사진식각공정을 사용하여 상기 실리콘 산화막(2)을 원기둥 형태의 패턴으로 만들고나서, 상기 실리콘 기판(1)과 상기 실리콘 산화막(2)의 패턴위에 건식산화를 통하여 100㎚ 이하의 실리콘 산화막(3)을 형성시킨다. 이어서 상기 실리콘 산화막(3)위에 N형 불순물이 도핑된 다결정 실리콘막(4)을 저압화학기상증착법으로 약 100㎚ 두께로 퇴적시키고 나서 상기 다결정 실리콘막(4)위에 고유전체 박막(5)을 수 ㎚이하의 두께로 퇴적시킨다. 이어서 상기 고유전체 박막(5)위에 다시 N형 불순물이 도핑된 다결정 실리콘막(6)을 저압화학기상증착법으로 200㎚ 이하의 두께로 퇴적시킨 후, 상기 다결정 실리콘막(6)위에 촉매금속막(7)을 진공증착법이나 스퍼터링법으로 약 100㎚ 두께로 증착시킨 후, 상기 다결정 실리콘막(6) 및 상기 촉매금속막(7)을 사진식각공정을 사용하여 동시에 패턴을 형성시킨다. 그리고 나서 상기 고유전체 박막(5) 및 상기 촉매금속막(7)위에 절연막(8)을 저온에서 화학기상증착법을 사용하여 퇴적시키고나서 화학적 기계적 연마방법(CMP)이나 에치백(etchback) 방법을 사용하여 평탄화를 실시하여 상기 촉매금속막(7)위에서 상기 절연막(8)의 두께를 약 0.3㎛ - 1.5㎛로 유지시킨 후, 상기 촉매금속막(7)의 상부에 위치한 상기 절연막(8)에 사진식각방법을 사용하여 직경이 500㎚ 이하인 미세 구멍(9)을 형성시키고 나서, 상기 미세 구멍(9)의 내부에 있는 상기 촉매금속막(7)의 위에서만 화학기상증착법을 사용하여 탄소나노튜브(10)를 수직방향으로 세워 선택적으로 성장시킨다. 이때 상기 탄소나노튜브(10)의 길이는 상기 절연막(8)의 두께보다 길이를 짧게 한다. 이어서 상기 미세 구멍(9)에 폴리아미드 또는 SOG(Spin on Glass)와 같은 액상의 절연물질(11)을 스핀코팅법으로 주입시킨 후 확산로 또는 오븐에서 500도 이하의 열처리를 실시하여 경화시킨다. 이어서 상기 미세 구멍(9) 및 상기 절연막(8)위에 저온에서 화학기상증착법을 사용하여 수십 ㎚이하의 얇은 절연박막(12)을 형성시킨 후, 상기 얇은 절연박막(12)위에 진공증착법이나 스퍼터링법을 사용하여 금속등의 전도성 물질(13)을 부착시킨 다음, 상기 전도성 물질(13)을 사진식각방법을 사용하여 패턴을 만들어 전극을 형성시키고, 이어서 상기 전도성 물질(13)의 하부를 제외한 모든 부분에 존재하는 상기 얇은 절연박막(12)을 습식식각으로 제거시킨 후, 저온에서 화학기상증착법으로 두께가 수 ㎚ 이하인 매우 얇은 실리콘 산화막(Silicon oxide film) 또는 실리콘 산화질화막(Silicon oxynitride film) 등의 절연박막(14)을 다시 전면에 형성시킨 후, 상기 얇은 절연박막(14)위에 진공증착법이나 스퍼터링법을 사용하여 금속등의 전도성 물질(15)을 부착시킨 후, 사진식각공정을 사용하여 상기 전도성 물질(15)의 패턴을 만들어 전극을 형성시키는 것을 특징으로 한다.Hereinafter, embodiments of the present invention will be described in detail. First, the silicon oxide film 2 is grown to a thickness of about 200 nm on the silicon substrate 1 by wet oxidation, and then the silicon oxide film 2 is formed into a cylindrical pattern using a photolithography process. A silicon oxide film 3 of 100 nm or less is formed on the pattern of 1) and the silicon oxide film 2 through dry oxidation. Subsequently, a polycrystalline silicon film 4 doped with N-type impurities on the silicon oxide film 3 is deposited to a thickness of about 100 nm by low pressure chemical vapor deposition, and a high dielectric film 5 is then deposited on the polycrystalline silicon film 4. It is deposited to a thickness of ≤ nm. Subsequently, a polycrystalline silicon film 6 doped with N-type impurities on the high-k dielectric film 5 is deposited to a thickness of 200 nm or less by low pressure chemical vapor deposition, and thereafter, a catalytic metal film (6) is deposited on the polycrystalline silicon film (6). 7) is deposited to a thickness of about 100 nm by vacuum deposition or sputtering, and then the polycrystalline silicon film 6 and the catalyst metal film 7 are simultaneously patterned using a photolithography process. Then, the insulating film 8 is deposited on the high dielectric film 5 and the catalytic metal film 7 by chemical vapor deposition at low temperature, and then a chemical mechanical polishing method (CMP) or an etchback method is used. Planarization to maintain the thickness of the insulating film 8 on the catalyst metal film 7 at about 0.3 μm to 1.5 μm, and then photograph the insulating film 8 on the catalyst metal film 7. After forming the fine pores 9 having a diameter of 500 nm or less using an etching method, carbon nanotubes (CN) were formed using the chemical vapor deposition method only on the catalyst metal film 7 inside the fine pores 9. 10) grow vertically and selectively grow. At this time, the length of the carbon nanotubes 10 is shorter than the thickness of the insulating film (8). Subsequently, a liquid insulating material 11 such as polyamide or spin on glass (SOG) is injected into the fine holes 9 by spin coating, and then hardened by a heat treatment of 500 degrees or less in a diffusion furnace or an oven. Subsequently, a thin insulating thin film 12 of several tens of nm or less is formed on the fine holes 9 and the insulating film 8 at a low temperature by using chemical vapor deposition. Then, a vacuum deposition method or a sputtering method is formed on the thin insulating thin film 12. After attaching the conductive material 13, such as a metal, using the photo-etching method to form a pattern by using a photolithography method, and then all parts except the lower portion of the conductive material (13) After removing the thin insulating thin film 12 present in the wet etching, and then insulating, such as a very thin silicon oxide film or silicon oxynitride film having a thickness of several nm or less by chemical vapor deposition at low temperature. After the thin film 14 is formed on the entire surface, a conductive material 15 such as metal is attached to the thin insulating thin film 14 by using a vacuum deposition method or a sputtering method. And it characterized by using the respective processes produce the pattern of the conductive material 15 to form an electrode.
상술한 바와 같은 본 발명은 실리콘 기판에 전하 공급원인 소오스 영역으로 작동하는 전하 축적 기능을 갖는 커패시터를 제작한 후, 상기 커패시터의 상부에 탄소나노튜브를 수직으로 성장시켜 연결한 후, 상기 탄소나노튜브의 상부에 게이트 전극과 전하 배출 기능을 갖는 드레인 영역을 형성시킴으로써 스위칭 특성을 갖는 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자를 제작하는 것을 특징으로 한다.According to the present invention as described above, after fabricating a capacitor having a charge accumulation function that operates as a source region as a charge source on a silicon substrate, the carbon nanotubes are vertically grown on the capacitor, and then connected to the carbon nanotubes. By forming a drain region having a gate electrode and a charge discharge function on the upper portion of the vertical, it characterized in that the vertical switching device using the selective growth of carbon nanotubes having switching characteristics.
상술한 바와 같이 본 발명에 의하면 실리콘 기판에서 촉매금속막위에서의 탄소나노튜브의 선택적 성장을 이용하여 극미세 스위칭소자를 고밀도로 집적화시키는 것이 가능하고, 특히 미세 구멍에 탄소나노튜브를 수직으로 집어넣는 공정이 불필요하여 공정이 아주 단순해지며, 기존의 실리콘 제조기술을 사용하여 제작이 가능하고, 불순물 확산공정이나 소자분리공정 등과 같은 복잡한 공정을 사용하지 않기 때문에 제조 공정이 간단하면서도 대면적 공정이 가능하므로 결국 단위 면적당 매우 높은 밀도를 가지면서도 재현성과 수율과 경제성이 뛰어난 극미세 스위칭소자를 만들 수 있다. 실제적으로 본 발명에 의한 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 경우, 최소 패턴크기가 0.25㎛ 일 때 소자의 크기는 약 0.09㎛2이고, 최소 패턴크기가 0.18㎛ 일 때 소자의 크기는 약 0.04㎛2정도로써, 앞서 언급한 기존의 미세한 스위칭소자로서 가장 일반적으로 사용되고 있는 MOSFET보다 소자의 크기면에서 훨씬 유리한 것을 알 수 있다.As described above, according to the present invention, it is possible to integrate ultra-fine switching elements at high density by using selective growth of carbon nanotubes on a catalytic metal film on a silicon substrate, and in particular, inserting carbon nanotubes vertically into micropores. Because the process is unnecessary, the process is very simple, and it can be manufactured using existing silicon manufacturing technology, and the manufacturing process is simple and large area process is possible because it does not use complicated processes such as impurity diffusion process or device separation process. As a result, it is possible to make an ultra-fine switching device having a very high density per unit area but also having excellent reproducibility, yield and economy. In the case of the vertical switching device using the selective growth of carbon nanotubes according to the present invention, the device size is about 0.09 μm 2 when the minimum pattern size is 0.25 μm and the size of the device when the minimum pattern size is 0.18 μm. Is about 0.04 μm 2, which is much more advantageous in terms of device size than the MOSFET which is most commonly used as the aforementioned conventional fine switching device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000879A KR100320136B1 (en) | 1999-01-14 | 1999-01-14 | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000879A KR100320136B1 (en) | 1999-01-14 | 1999-01-14 | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000050788A KR20000050788A (en) | 2000-08-05 |
| KR100320136B1 true KR100320136B1 (en) | 2002-01-10 |
Family
ID=19571314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990000879A KR100320136B1 (en) | 1999-01-14 | 1999-01-14 | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100320136B1 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393189B1 (en) * | 2001-01-10 | 2003-07-31 | 삼성전자주식회사 | Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof |
| JP3710436B2 (en) * | 2001-09-10 | 2005-10-26 | キヤノン株式会社 | Electron emitting device, electron source, and manufacturing method of image display device |
| KR100450825B1 (en) * | 2002-02-09 | 2004-10-01 | 삼성전자주식회사 | Memory device utilizing carbon nano tube and Fabricating method thereof |
| KR100873801B1 (en) * | 2002-07-19 | 2008-12-15 | 매그나칩 반도체 유한회사 | Metal wiring formation method of semiconductor device using carbon nanotube |
| US7507987B2 (en) * | 2002-10-11 | 2009-03-24 | Massachusetts Institute Of Technology | Method of making packets of nanostructures |
| KR100688542B1 (en) | 2005-03-28 | 2007-03-02 | 삼성전자주식회사 | Vertical type nanotube semiconductor device and method of manufacturing the same |
| KR100868941B1 (en) * | 2007-07-20 | 2008-11-17 | 황장환 | Oled using cnt without catalyst and method for fabricating the same |
| KR100868940B1 (en) * | 2007-07-20 | 2008-11-17 | 황장환 | Doped cnt oled and method for fabricating the same |
| CN114792742B (en) * | 2022-04-22 | 2024-04-02 | 深圳大学 | Photoelectric sensor based on modified SnTe film and preparation method thereof |
-
1999
- 1999-01-14 KR KR1019990000879A patent/KR100320136B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000050788A (en) | 2000-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8124961B2 (en) | Single electron transistor | |
| KR100360476B1 (en) | Vertical nano-size transistor using carbon nanotubes and manufacturing method thereof | |
| US7586130B2 (en) | Vertical field effect transistor using linear structure as a channel region and method for fabricating the same | |
| KR940011801B1 (en) | Semiconductor device with a high capacitance capacitor and fabricating method thereof | |
| JP2000164830A (en) | Manufacture of semiconductor storage device | |
| KR100320136B1 (en) | Fabrication of the vertical switching device by using selective growth of carbon nanotubes. | |
| JP2005197736A (en) | Vertical carbon nanotube field effect transistor | |
| KR100376199B1 (en) | Fabrication of the vertical switching device using carbon nanotubes. | |
| JP2000294796A (en) | Manufacture of field effect transistor having buried mott material oxide channel | |
| KR100295718B1 (en) | Semiconductor device and method of production thereof | |
| KR100235938B1 (en) | A fabrication method of semicircle silicon | |
| US7390947B2 (en) | Forming field effect transistors from conductors | |
| KR100855882B1 (en) | Single crystal nanowire array having heterojunction and method for manufacturing the same | |
| KR0175174B1 (en) | Manufacture of semiconductor device | |
| KR100558287B1 (en) | Single electron device, Method of manufacturing the same and Method of manufacturing Single electron device and MOS transistor simulataneously | |
| KR20000048361A (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| CN111509047A (en) | Graphene field effect transistor and preparation method thereof | |
| TWI297527B (en) | Method for fabricating a capacitor | |
| KR100486215B1 (en) | Method for fabricating semiconductor capacitor having a underelectrode formed fine refracted surface | |
| KR100399915B1 (en) | Method for fabricating capacitor of semiconductor device to increase surface area of lower electrode and improve capacitance | |
| TW502339B (en) | Structure and fabrication method for nanometer silicon island of a single electron transistor | |
| KR20040077000A (en) | Carbon nanotube transistor having buried gate structure and manufacturing method thereof | |
| KR19980065677A (en) | HSG Growth of Capacitors | |
| US6204121B1 (en) | Method for bottom electrode of capacitor | |
| KR100266282B1 (en) | Method of forming hsg thin films for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130913 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |