KR100320047B1 - 텔레비젼수상기및텔레비젼신호판별회로 - Google Patents
텔레비젼수상기및텔레비젼신호판별회로 Download PDFInfo
- Publication number
- KR100320047B1 KR100320047B1 KR1019940004358A KR19940004358A KR100320047B1 KR 100320047 B1 KR100320047 B1 KR 100320047B1 KR 1019940004358 A KR1019940004358 A KR 1019940004358A KR 19940004358 A KR19940004358 A KR 19940004358A KR 100320047 B1 KR100320047 B1 KR 100320047B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- frequency
- voltage
- phase
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
텔레비젼 신호 판별 회로는 Y/C 분리 회로에 포함된다. 버스트 기간에 90°이상기(28)를 통과한 컬러 신호를 APF(14)가 주파수-위상 변환하여 위상 신호를 위상 비교기(40)에 제공하고, 위상 비교기(40)에서, 그 위상 신호와 경로(39)로부터의 컬러 신호를 비교한다. 위상 비교기의 출력이 LPF(42)에 제공되고, LPF의 출력이 양 신호의 위상차에 따른 레벨의 전압 신호로 된다. SECAM 방식에서는, 다른 레벨의 2개의 전압 신호가 1H마다 교대로 출력되지만, 그외의 텔레비젼 방식에서는 1개의 전압 신호만이 출력된다. 샘플 홀드 회로(46)에서 전방 신호로부터 구형파 신호를 생성한다. 위상 비교기(50)에서, 샘플 홀드 회로로부터의 구형파 신호와 1H 지연 회로(48)를 통과한 1H 지연의 구형파 신호를 비교한다. 위상 비교기(50)로부터는 2개의 구형파 신호의 비교에 따른 신호가 출력되고, 이 신호에 따라, SECAM 방식 또는 PAL 방식의 텔리비젼 방식을 할 수 있다.
Description
본 발명은 텔레비젼 수상기 및 텔레비젼 신호 판별 회로에 관한 것이다. 보다 특정적으로는, 본 발명은, SECAM 방식, PAL 방식 및 NTSC 방식 등과 같은 방송 방식이 다른 컬러 텔레비젼 신호를 선택적으로 수신할 수 있는 텔레비젼 수상기 또는 텔레비젼 신호 기록 재생 장치에 있어서 컬러 텔레비젼 신호 방식을 판별하는 텔레비젼 신호 판별 회로에 관한 것이다.
이런 종류의 종래 기술의 일례가, 소화 57년 12월 20일자로 출원 공개된 특개소57-207494호 공보에 개시되어 있다. 이 종래 기술에서는, 입력 컬러 신호를 높은 Q의 밴드 패스 필터를 통과시킴으로써 서브캐리어 주파수에 응답한 전압 신호를 얻고, 이 전압 신호를 수평 주파수(fH)의 1/2의 주파수를 동조점으로 하는 공진 앰프에 제공한다. 공진 앰프의 출력이 정현파라면, 1 라인마다 서브캐리어 주파수가 변화하는 SECAM 방식인 것을 판별할 수 있다.
이 종래 기술에서는, 세라믹필터나 2/2 fH공진 앰프를 이용해야 할 필요가 있고, 신호 판별 회로를 집적 회로로 구성하는 것이 곤란하다고 하는 문제짐이 있었다.
따라서, 본 발명의 주 목적은, 용이하게 집적 회로에 조립된 텔레비젼 신호 판별 회로를 제공하는 것이다.
본 발명의 다른 목적은, 노이즈 및 크로스토크 등에 의한 오동작이 발생되지않은 텔레비젼 신호 판별 회로를 제공하는 것이다.
본 발명의 또 다른 목적은, 이와 같은 텔레비젼 신호 판별 회로를 구비하고, 텔레비젼 수상기 또는 텔레비젼 신호 기록 재생 장치를 제공하는 것이다.
본 발명에 따른 텔레비젼 신호 판별 회로는, 입력 컬러 신호의 서브 캐리어 주파수에 응답한 레벨의 전압 신호를 출력하는 전압 신호 출력 수단, 전압 신호를 1 라인 기간 유지하여 유지 신호를 얻는 신호 유지 수단, 유지 신호의 위상을 1라인분 지연시키는 지연수단, 및 유지 신호와 지연 수단으로부터의 신호에 기초하여 판별 신호를 출력하는 판별 신호 출력 수단을 구비한다.
전압 신호 출력 수단은, 예를 들면 올 패스 필터(all pass filter), 위상 비교기 등을 갖는 제1 수단을 포함하고, 이 제1 수단에서는 입력 컬러 신호의 서브 캐리어 주파수의 위상을 나타내는 신호를 제2 수단에 제공한다. 전압 신호 출력 수단에 포함되고, 또 예를 들면 로우 패스 필터를 포함하는 제2 수단에서는 그 신호를 전압 신호로 변환한다. 이 전압 신호가 예를 들면 샘플 홀드 회로와 같은 신호 유지 수단에 의해 1라인 기간 유지된다. SECAM 방식에서는, 신호 유지 수단에서 유지된 유지 신호는, 1라인 마다 전압이 「하이 레벨」 또는 「로우 레벨」로 변화하고. 개략, 구형파상의 파형[제8(D)도 참고]로 된다. 또, 이하, 이 유지 신호를 구형파 신호라 칭하기도 한다. 유지 신호 내지 구형파 신호는, 지연 수단 및 판별 신호 출력 수단에 제공된다. 지연 수단에서는, 구형파 신호를 제1 및 제2 샘플 홀드 수단에 의해 1라인마다 교대로 샘플 홀드하여 제1 및 제2 구형파 신호를 얻는다. 이 제1 및 제2 구형파 신호가 1라인 마다 교대로 출력되고, 결과적으로, 1라인 만큼 지연된 구형파 신호가 생성된다. 판별 신호 출력 수단에서는, 2개의 구형파 신호(신호 유지 수단 및 지연 수단으로부터 출력된다)를 비교하여, 비교 결과에 응답하여 텔레비젼 방식 판별 신호를 얻는다. SECAM 방식에서는, 서브 캐리어 주파수가 1라인마다 교대로 4.25 ㎒ 또는 4.41 ㎒로 변화되기 때문에, 전체 라인이 동일한 서브캐러어 주파수인 PAL 방식이나 NTSC 방식과는 다른 텔레비젼 방식의 판별 신호가 얻어진다.
본 발명에 따르면, 세라믹 필터나 공진 앰프 등을 이용할 필요가 없기 때문에, 전체 회로 요소를 집적 회로에 용이하게 조립할 수가 있다.
본 발명의 어떤 국면에서는, 텔레비젼 신호 판별 회로는, 입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단, 전압 신호를 입력 신호로서 수신하는 제1 및 제2의 샘플 홀드 수단, 제1 및 제2의 샘플 홀드 수단의 출력 신호를 1 라인 마다 교대로 추출하는 제1 및 제2의 전환 수단, 및 제1 및 제2의 전환 수단으로부터의 신호에 따라 판별 신호를 출력하는 판별 신호 출력 수단을 구비한다.
제1 및 제2의 샘플 홀드 수단은, 각각 전압 신호의 피크값의 평균 레벨을 출력하는 동일 특성의 샘플 홀드 수단이며, 제1 및 제2의 샘플 홀드 수단에 공급되는 콘트롤 펄스는, 서로 1 수평 주사 기간(1H) 어긋난 2 수평 주사 기간(2H) 간격의 펄스 신호이다. 그리고, 제1 및 제2의 전환 수단은, 제1 및 제2의 샘플 홀드 수단으로부터의 출력 신호를 1 수평 주사 기간(1H)마다 교대로 추출하는 전환 수단이고, 또 제1 및 제2의 전환 수단의 출력 신호는 서로 다른 샘플 홀드 수단으로부터의 신호이다.
전술한 바와 같은 전압 신호 출력 수단으로부터의 전압 신호가 제1 및 제2의 샘플 홀드 회로에서 2H가 홀드된다. 제1의 샘플 홀드 회로는 예를 들면 기수 라인의 버스트 게이트 펄스로 샘플 홀드되고, 제2의 샘플 홀드 회로는 우수 라인의 버스트 게이트 펄스로 샘플 홀드된다.
제1 및 제2의 샘플 홀드 회로의 출력 신호는, 제1 및 제2의 전환 수단에 입력되고, 1H 마다 교대로 추출된다. 제1의 전환 회로에 제1의 샘플 홀드 회로로부터의 신호가 출력될때, 제2의 전환 회로로부터는 제2의 샘플 홀드 회로로부터의 신호가 출력된다. 역으로, 제1의 전환 회로로부터 제2의 샘플 홀드회로로부터의 신호가 출력되고 있을 때, 제2의 전환 회로로부터는 제1의 샘플 홀드 회로로부터의 신호가 출력된다. 판별 신호 출력 수단에서는, 제1 및 제2의 전환 수단으로부터 출력되는 신호를 비교하여, 비교 결과에 응답하여 판별 신호를 얻는다.
이 국면에 있어서도, SECAM 방식에서는, 서브 캐리어 주파수가, 1라인 마다 교대로 4.25 ㎒ 또는 4.41 ㎒로 변화됨으로, 전체 라인이 동일한 서브캐리어 주파수인 PAL 방식이나 NTSC 방식과는 다른 판별 신호가 얻어진다.
이 국면에 따르면, 서브 캐리어 주파수에 응답하여 전압 신호에 대해, 비교적 긴 시정수를 갖고, 또 충전 시정수에 비해 충전 시정수를 크게 하여 전압 신호의 피크값을 홀드하는 제1 및 제2의 샘플 홀드 수단을 사용함으로, 노이즈나 크로스토크 등의 영향을 작게 할 수 있다. 또, 동일 특성을 갖는 제1 및 제2의 샘플 홀드 수단을 갖게 함으로써 SECAM 방식과 같이, 1H 마다 전압 신호 레벨이 크게 다른경우에도, 시정수를 짧게 하지 않아도 판별 강도가 저하하는 일은 없다.
제1도를 참조하여, 본 실시예의 텔레비젼 신호 판별 회로(10)는, 멀티플랙서 (12)를 포함한다. 멀티플랙서(12)에는, 컬러 신호 및 주파수 신호(fsc)가 입력된다. 주파수 신호(fsc)는, 예를 들면 PAL 방식의 서브 캐리어 주파수(4.43 ㎒) 또는 SEC AM 방식의 서브 캐리어 주파수(4.40 ㎒ 또는 4.25 ㎒)의 어느것과 동일하던가 또는 그 근방의 소정값으로 설정된다. 이 실시예에서는, 주파수 신호(fsc)의 주파수는, PAL 방식의 서브캐리어 주파수와 동일한 4.43 ㎒로 설정된다. 따라서, 이 실시예에 따르면, PAL 방식의 주파수 신호를 그대로 이용할 수 있으므로, 특별한 신호 발생기를 별도로 설치할 필요가 없다는 잇점이 있다. 단, 그 주파수는 4.43 ㎒로 설정되지 않는 일은 말할 필요도 없다.
그리고, 멀티플랙서(12)에는, 버스트 게이트 펄스(BGP)가 제공되고, 버스트 게이트 펄스가 제공되어 있는 버스트 기간 중에는 멀티플렉서(12)로부터는 컬러 신호가 출력되고, 버스트 기간 이외의 기간에는 주파수 신호(fsc)가 출력된다. 멀티플랙서(12)의 출력은, 90° 이상기(28, 후술함)를 개재하여, 비교적 낮은 Q(예를 들면 Q=12)의 올 패스 필터(이하, 간단히 APF라 함; 14)에 제공된다.
APF(14)는 제2도에 도시한 바와 같이 차동 증폭기(16)를 포함한다. 차동 증폭기(16)의 (+) 입력에는 저항(R1)을 개재하여 멀티플랙서(12)로부터의 출력이 제공된다. 차동 증폭기(16)의 (+) 입력과 저항(R1) 사이에는 저항(R2)의 일단이 접속되고, 저항(R12)의 다른단은 접지된다. 또, 차동 증폭기(16)의 (-) 입력에는,저항(R3), 버퍼(18) 및 저항(R4)의 직렬 회로를 개재하여, 멀티플랙서(12)의 출력이 제공된다. 또, 버퍼(18)과 저항(R4) 사이에는, 가변 인덕터인 자이레이터(L)과 콘덴서(C1)과의 병렬 회로가 접속되고, 병렬 회로의 일단은 접지된다. 즉, 저항(R4), 자이레이터(L) 및 콘덴서(C1)에 의해 밴드 패스 필터가 구성되고, 차동 증폭기(16)의 (-) 입력에는 밴드 패스 필터를 경유한 출력이 제공된다 또, 차동 증폭기(16)의 (-) 입력에는 차동 증폭기(16)의 출력이 저항(R5)를 개재하여 피드백된다. 따라서, 제2도에 도시하는 회로는 전체로하여 APF(14)를 구성한다.
여기서, APF(14)의 입력 전압을 Vin, 버퍼(18)의 입력 전압을 Va및 APF(14)의 출력 전압을 Vout로 하면, 입력 전압 Va는 수학식 1에 치해 표시된다.
또, 출력 전압 Vout는 수학식 2에 의해 표시된다.
여기서, R1=2 · R2, R5=2 · R3로 하면, 출력 신호 Vout는 수학식 3에 의해표시된다.
수학식 3은 APF(14)의 전달 특성을 나타낸다.
또, 제2도에 도시하는 APF(14)에 이용되는 자이레이터(L)로서는, 예를 들면 제3도에 도시한 것이 이용된다.
제3도에 도시하는 자이레이터(L)는, 차동 증폭 회로(20)를 포함한다. 차동 증폭 회로(20)의 (+) 입력에는, 저항(R6) 및 버퍼(22)의 직한 회로가 접속된다. 또, 차동 증폭기(20)의 (+) 입력과 저항(R6) 사이에는 저항(R7)의 일단이 접속되고, 저항(R7)의 다른단은 접지된다. 차동 증폭기(20)의 (-) 입력에는, 다른단이 접지된 저항(R8)의 일단이 접지되고, 또 차동 증폭기(20)의 출력이 콘덴서((2)를 개재하여 (-)입력으로 피드백된다. 또, 차동 증폭기(20)의 출력은 저항(R9)을 개재하여 증폭기(26)의 일단의 입력에 제공되고. 또 차동 증폭기(20)의 (+) 입력과 저항(R7)과의 접속점은 버퍼(24) 및 저항(R10)의 직렬 회로를 개재하여 증폭기(26)의 다른단 입력에 접속된다. 또, 증폭기(26)의 일단 입력과 다른단 입력 사이에는 저항(R11)이 접속된다. 증폭기(26)의 출력은 버퍼(22)의 입력에 접속되어, 전류 궤환된다. 여기서, 버퍼(22)에 제공되는 입력 신호를 V1, 차동 증폭기(20)의 출력 신호를 V2, 증폭기(26)의 양쪽 입력사이의 전압을 나타내는 신호를 V3, 증폭기(26)으로부터의 전류 궤한 경로로 흐르는 전류를 i 및 증폭기(26)의 증폭율을 gm이라고하면, 수학식 4 및 수학식 5가 얻어진다.
따라서, 신호 V3는 입력 신호 V1에 비해 위상이 90° 늦은 신호로 되고, 이것을 버퍼(22)의 입력으로 전류 궤환시킴으로써, 수학식 6으로 표시한 바와 같이, 전류(i)는 입력 신호(V1)과 비교해 90° 지연된 위상으로 되어, 수학식 7에 표시한 바와 같이, 자이레이터(L)은 등가적 인덕턴스를 형성한다.
이 APF(14)는, 소위 주파수-위상 변환을 행한다. 이 실시예에서는, 제4도에 도시하는 바와 같이, 4.43 ㎒의 서브캐리어 주파수를 기준으로 하고, 4.43 ㎒의 서브 캐리어 주파수를 갖는 컬러 신호를 제공하면, 그 컬러 신호를 180° 이상한다. 따라서, APF(14)에 제공되는 컬러 신호의 서브 캐리어 주파수가 4.43 ㎒가 아니면, 그 주파수와 4.43 ㎒와의 차에 따라서 이상량이 180° 어긋난다. 다시 제1도를 참조하면, 90° 이상기(28)는, 예를 들면 제5도에 도시한 바와 같이 구성된다. 제 5도에 도시하는 90° 이상기(28)에서는, 입력단(30a)은 저항(R12)을 개재하여, 차동접속된 트랜지스터(Q1 및 Q2)의 트랜지스터(Q2)의 베이스에 접속된다. 입력단(30b)는 부(-)극을 접지하고 있는 정전압원(32)의 정(+)극과 접속되고, 또 저항(R13)을 개재하여, 차동 접속된 트랜지스터(Q3 및 Q4)의 트랜지스터((34)의 베이스에 접속되고, 더욱이 저항(R14)을 개재하여 트랜지스터(Q1)의 베이스에 접속된다. 트랜지스터(Q1 및 Q2)의 에미터는 공통적으로, 트랜지스터(Q8) 및 저항(R15)의 직렬 회로를 개재하여 접지된다. 트랜지스터(Q1)의 콜렉터는 전원(Vcc)에 직접 접속되고, 트랜지스터(Q2)의 콜렉터와 트랜지스터(Q6)의 콜렉터와의 접속점은 트랜지스터(Q5)의 베이스 및 트랜지스터(Q3)의 콜렉터에 접속된다.
트랜지스터(Q6)의 베이스는 트랜지스터(Q7)의 베이스 및 콜렉터에 접속되고, 트랜지스터(Q7)의 에미터는 저항(R17)을 개재하여 전원(Vcc)에 접속된다. 이들 트랜지스터(Q6 및 Q7)이 전류 미러 회로를 구성한다. 트랜지스터(Q7)의 콜렉터는 트랜지스터(Q10) 및 저항(R18)의 직렬 회로를 개재하여 접속된다. 트랜지스터(Q5)의 콜렉터는 전원(Vcc)에 직접 접속되고, 그의 에미터는 트랜지스터(Q9) 및 저항(Q19)의 직렬 회로를 개재하여 접속된다.
트랜지스터(Q2)의 베이스는 콘덴서(C3) 및 저항(R20)의 직렬 회로를 개재하여 트랜지스터(Q3)의 베이스에 접속된다. 콘덴서(C3)와 저항(R20)과의 접속점은 출력단(30C)에 접속된다. 출력단(30d)은 접지된다. 트랜지스터(Q3)의 베이스와 트랜지스터(Q4)의 베이스사이에는 콘덴서(C4) 사이에 삽입되어, 그들의 에미터는 공통으로, 트랜지스터(Q11) 및 저항(R21)의 직렬 회로를 개재하여 접지된다. 트랜지스터(Q8, Q9, Q10 및 Q11)의 베이스는 공통으로, 부(-)극을 접지하고 있는 정전압원 (34)의 정(+)극에 접지된다. 즉, 이 90° 이상기(28)는, 트랜지스터(Q1, Q2, Q5, Q6, Q7, Q8, Q9 및 Q10)과, 하이 패스 필터를 구성하는 저항(R12), 콘덴서(C3) 등으로 이루어지고, 또 제5도에 있어서 일점 쇄선으로 둘러싸여 있는 교류적인 부궤환 증폭 회로(36)를 구비하고, 또한 로우 패스 필터를 구성하는 저항(R20 및 R16) 및 콘덴서(C4)와, 트랜지스터(Q3 및 Q4) 등으로 구성되고, 또, 제5도에 있어서 이점 쇄신으로 둘러싸인, 직류 전압을 부궤환 증폭 회로(36)으로 궤환시키는 직류적인 부궤환 회로(38)를 구비하는 구성으로 되어 있다.
또한, 트랜지스터(Q8, Q9, Q10 및 Q11)은 정전류원을 구성하고, 저항(R15, R18 및 R21)은 동일한 저항값으로 설정된다. 그 때문에, 트랜지스터(Q8,Q10 및 Q11)의 콜렉터 전류가 동일하게, 각각의 전류값을 2Io로 하면, 트랜지스터(Q6 및 Q7)이 전류 미러 회로를 구성하고 있기 때문에, 저항(R16, R17)의 저항값이 동일한 저항값이면, 트랜지스터(Q6)의 콜렉터 전류는 2Io로 된다.
이어서, 90° 이상기(28)의 교류적 동작을 설명한다. 트랜지스터(Q1)의 베이스는 교류적으로 접지되어 있다. 트랜지스터(Q6)이, 차동 접속의 트랜지스터(Q1 및 Q2)로부터의 출력을 전류로 추출하기 위한 부하로 되어 있고, 교류 부하가 대단히 큰 값으로 되기 때문에, 개방 루프 이득(A)는 충분히 크다. 트랜지스터(Q2)의 콜렉터 전류가 변화하면, 트랜지스터(Q5)의 베이스 전류가 변화하고, 트랜지스터(Q5)의 에미터 폴로워에서 출력을 전압으로서 도출한다. 트랜지스터(Q5)의 에미터 폴로워로부터 출력된 출력 전압(eo)은, 콘덴서(C3) 및 저항(R12)의 하이 패스 필터에 공급된다 따라서, 트랜지스터(Q2)의 베이스 전위는 수학식 8로 주어진다.
그리고, 트랜지스터(Q1)의 베이스 전위는 교류적으로 점지되어 있기 때문에, 입력 전압(ei)와 출력 전압(eo)와의 관계는 수학식 9로 주어진다.
여기서, 개방루프 이득(A)가 충분히 큰 것을 고려하면, 수학식 9는 다음식의 수학식 10으로 변형되고, 이상량이 90°로 되는 것이 이해될 것이다.
다음으로 직류적인 동작을 설명한다, 부궤환 증폭 회로(36)에서는 교류적으로 부궤환되지만, 콘덴서(C3)에 의해 직류적으로 부궤환되지는 않는다. 그 때문에, 트랜지스터(Q5)와 에미터 전압은 부정으로되고, 이대로는 부궤환 증폭 회로(36)는 동작하지 않는다. 그러나, 트랜지스터(Q5)의 에미터 폴로워로부터 출력되는 전압의 직류 성분만이 저항(R20) 및 저항(R13) 및 콘덴서(C4)의 로우 패스 필터로 공급되고, 차동 접속된 트랜지스터(Q3 및 Q4)의 트랜지스터(Q3)의 베이스에 공급된다. 트랜지스터(Q4)의 베이스에는 정전압원(32)으로부터 일정 전압이 공급되고 있고, 트랜지스터(Q3 및 Q4)의 베이스 전류와 저항(R20, R13)에 의한 전압 강하를 무시하면, 양쪽 베이스 전압 차에 따라, 트랜지스터(Q11)의 콜렉터 전류(210)의 분류비가 변하고, 트랜지스터(Q3)의 콜렉터 전류가 변화한다.
트랜지스터(Q1 및 Q2)의 베이스의 직류 전압은 정전압원(32)의 전압으로 유지되기 때문에, 트랜지스터(Q1 및 Q2)의 베이스 전류와 저항(R12, R14)에 의한 전압 강하를 무시하면, 트랜지스터(Q1 및 Q2)에 각각 흐르는 콜렉터 전류는 트랜지스터(Q8)의 콜렉터 전류(2Io)를 2등분한 Io로 된다.
또, 트랜지스터(Q6)의 콜렉터 전류는 2Io로 되고 있기 때문에, 트랜지스터 (Q5)의 베이스 전류가 작아서 무시할 수 있다고 하면, 트랜지스터(Q3)의 콜렉터 전류는 트랜지스터(Q6)의 콜렉터 전류로부터 트랜지스터(Q2)의 콜렉터 전류를 뺀 Io로 된다. 그리고, 접속된 트랜지스터(Q3 및 Q4)의 트랜지스터(Q3)의 콜렉터 전류가 Io로 되기 위해서는, 트랜지스터(Q11)의 콜렉터 전류가 2Io이기 때문에, 트랜지스터(Q3 및 Q4)의 베이스 전압이 동등하게 되지 않으면 안되고, 트랜지스터 (Q5)의 에미터의 직류 전압은 정전압원(32)의 전압으로 고정되기 때문에, 이 전압을 동작점으로서 부궤환 증폭 회로(36)가 정상으로 동작한다.
다시 제1도를 참조하면, 90 ° 이상기(28) 및 APF(14)에 의해 위상이 지연된 신호와, 멀티플랙서(12)로부터 경로(39)를 개재한 신호가, 위상 비교기(40)에 제공된다. 위상 비교기(40)는, 예를 들면 제6도에 도시한 바와 같이 구성되고, 제7도에도시한 바와 같이 동작한다.
즉, 제6도에 도시하는 입력단(42 및 44)에는, 제7(A)도에 도시하는 바와 같은 신호가 입력되고, 입력단(46 및 48)에는, 제7(B)도에 도시하는 신호가 입력된다.
양쪽 신호가 동상의 경우, 정(+)의 주기에서는 트랜지스터(Q21 및 Q25)가 온 되고, 또 부(-)의 주기에서는 트랜지스터(Q23 및 Q26)가 온한다. 따라서, 출력단 (A)에서의 전압은 제7(C)도에 도시하는 바와 같이 반주기마다 맥동하고, 출력단(B)에서의 전압은 제7(D)도에 도시하는 바와 같이 정전압으로 된다. 그 때문에, 출력단(A 및 B)로부터 추출되는 이 위상 비교기(40)의 출력은, 제7(C)도 제7(D)도와의 차가되고, 제7(E)도에 도시된다. 따라서, 이 위상 비교기(40)의 출력을 수신하는 로우 패스 필터(이하, 간단히 「LPF」라 함; 42)에서는 ,제7(F)도에 도시한 바와 같이, 양쪽신호가 동상일 때에는 부의 전압 신호를 출력한다. 양쪽 신호가 역상인 경우, 입력단(42 및 44)로부터의 신호가 정(+)의 주기에서는 트랜지스터(Q24 및 Q26)이 온되고, 또 그의 신호가 부의 주기에서는 트랜지스터(Q22 및 Q25)가 온된다. 따라서, 출력단(A)에서의 전압은 제7(C)도에 도시한 바와 같이 일정하게 되고, 출력단(B)에서의 전압은 제7(D)도에 도시하는 바와 같이 부방향으로 반주기 마다 맥동한다. 그 때문에, 출력단(A 및 B)로부터 추출되는 이 위상 비교기(40)의 출력은, 제7(C)도와 제7(D)도와의 차가 되고, 제7(E)도로 도시된다. 따라서, LPF(42)는 제7(F)도에 도시한 바와 같이, 양쪽 신호가 역상일때에는 정(+)의 전압 신호를 출력한다.
양쪽 신호가 90°의 위상차를 갖는 경우에는, 제7(A)도에 도시하는 입력단 (42 및 44)으로부터의 신호의 이전 반주기의 전반에서는 트랜지스터(42 및 44)부터의 신호의 전반 주기의 전반에서는 트랜지스터(Q21 및 Q25)가 온되고, 후반에서는 트랜지스터(Q24) 및 (Q26)가 온된다. 또, 입력단(42 및 44)로부터의 신호의 후반 주기의 전반에서는 트랜지스터(Q23 및 Q26)가 온되고, 후반에서는 트랜지스터(Q22 및 Q25)가 온한다. 따라서, 출력단(A)에서의 전압은 제7(C)도에 도시한 바와 같이 각 반주기의 전반에만 부방향 전압으로 되고, 출력단(B)에서의 전압은 제7(D)도에 도시하는 바와 같이 각 반주기의 후반에만 부방향 전압으로서 출현한다. 따라서, 출력단(A 및 B)로부터 추출되는 이 위상 비교기(40)의 출력은, 제7(E)도에 도시하는 바와 같이 되고, LPF(42)는, 제7(F)도에 도시하는 바와 같이, 양쪽 신호가 90°의 위상차를 가질 때에는 거의 제로(0)의 전압 신호를 출력한다.
이와 같이 하여, 위상 비교기(40)에 입력되는 2개의 신호의 위상차가 90 °일때는, LPF(42)로부터 거의 제로(0)의 전압 신호가 출력된다. 2개의 신호의 위상차가 90° 어긋나 있는 경우에는, 그의 어긋난양에 대응하는 정(+) 또는 부(-)의 전압 신호가 LPF(42)로부터 출력된다.
즉, 위상 비교기(40) 및 LPF(42)에서는, APF(14)의 입출력을 위상 비교하여, 위상-전압(Phase-Volt) 변환한다.
또, 위상 비교기(40)로부터의 제7(F)도로 도시한 바와 같은 제어 신호는, 칼리브레이션용으로 설치된 LPF(44)를 개개하여 APF(14)로 피드백된다. 단, LPF(44)는, 버스트 기간 중에는 전압 신호를 출력하는 일이 없이 유지된다. 이와 같이 위상 비교기(40)로부터의 출력을 LPF(44)를 개재하여 APF(14)로 피드백함으로써, APF(14)의 위상 지연 동작을 안정화할 수 있다. 즉, 버스트 기간 이외의 기간에 4.43 ㎒의 주파수 신호를 APF(14)에 제공함으로써, APF(14)의 중심 주파수가 4.43 ㎒와 일치하도록 자동 조정되고, APF(14)에 4.43 ㎒의 서브 캐리어 주파수를 갖는 컬러 신호가 제공되었을 때, 입출력 위상차가 항상 -180°로 되도록 위상 관리하여, 중심 주파수 조정이 행해진다.
즉, 위상 비교기(40)는, 버스트 기간에서는 텔레비젼 신호 판별용으로서 동작하고, 버스트 기간 이외의 기간에서는 APF(14)의 중심 주파수의 자동 조정용으로서 동작한다.
그리고, LPF(42)로부터의 전압 신호는, 샘플 홀드 회로(46)에 제공된다. 샘플 홀드 회로(46)는 버스트 게이트 펄스를 이용하여, 버스트 기간의 LPF(44)로부터의 전압 신호를 1H 기간 홀드한다. 즉, 샘플 홀드 회로(46)에는, 버스트 게이트 펄스가 제공되고, 예를 들면 버스트 게이트 펄스의 하강 시점에서 LPH(42)로부터 제공되는 전압 신호를 샘플 홀드하여 구형파 신호를 생성하고, 그 구형파 신호를 1H 지연 회로(48) 및 위상 비교기(50)에 제공한다. 1H 지연 회로(48)에는, 구형파 신호를 1라인분 지연시킨 후, 위상 비교기(50)에 제공한다. 위상 비교기(50)는 위상 비교기(40)과 동일하게 구성된다. 따라서, 위상 비교기(50)에서는, 2개의 구형파 신호의 위상차가 180 ° 이면, 하이 레벨의 신호를 출력하고, 2개의 구형파 신호가 동상이면 로우 레벨의 신호를 출력한다.
위상 비교기(50)에는, 예를 들면 SECAM 방식에서는, 180°의 위상차의 2개의구형파 신호가 입력되고, PAL 방식 및 NTSC 방식에서는, 동상의 2개의 구형파 신호가 입력되고, 흑백 노이즈에서는, 랜덤한 위상차로 2개의 구형파 신호가 입력되기 때문에, 위상 비교기(50)는, 각각 다른 레벨의 신호를 출력한다. 그리고, 이 신호는 LPF(52)에 의해 그의 신호의 레벨에 대응하는 레벨을 갖는 전압 신호로 변환된다. 이 전압 신호가 히스테리시스 특성을 갖는 비교기(54)에 제공되고, 기준 전압 (Vref)과 비교된다. LPF(52)로부터의 전압 신호의 기준 전압(Vref)보다 크면, 「하이 레벨」, 작으면 「로우 레벨」의 2종류 중 어느것인가의 판별 신호가 비교기(54)로부터, 예를 들면 TTL 레벨로 출력된다. 이 판별 신호에 의해, 텔레비젼 방식이 SECAM 방식인지 그밖의 PAL 방식 또는 NTSC 방식 등 어느것인지를 판별할 수 있다. 또, 비교기(54)에서는, 판별이 곤란한 신호가 입력된 경우에, 출력되는 판별 신호가 체터링을 발생시키지 않도록, 히스테리시스 특성을 갖도록 하고 있다.
여기서, 이와 같은 텔레비전 신호 판별 회로(10)의 SECAM방식과 PAL 방식과의 판별 동작을, 제8도 및 제9도를 참조하여 설명한다.
먼저, SECAM 방식의 경우에는 각 부의 동작 파형은 제8도에 도시하는 바와 같이 된다.
먼저, 멀티플랙서(12)로부터는 제8(A)도에 도시하는 신호가 출력된다. 멀티플랙서(12)는, 버스트 기간에는 컬러 신호의 서브 캐리어 주파수를 추출하기 위해 컬러 버스트 신호를 출력한다. 이 컬러 버스트 신호를 출력함으로써, 1라인마다 4.25 ㎒와 4.41 ㎒와의 서브 캐리어 주파수가 교대로 추출된다. 그리고, 멀티플랙서(12)는 버스트 기간 이외의 기간에는 주파수 신호(fsc)를 출력한다. 이 실시예에서는, 주파수 신호(fsc)는, 4.42 ㎒로 설정되어 있다. 또한, 버스트 게이트 펄스 (BGP)는 제8(B)도에 도시된다. 그리고, LPF(42)로부터는, 제8(C)도에 도시하는 바와 같은 전압 신호가 출력된다. 이 전압 신호는, 기준이 되는 4.43 ㎒의 주파수와, 서브 캐리어 주파수와의 차가 크게 되는 만큼 큰 진폭으로 표시되고, 컬러 신호의 서브 캐리어 주파수가 4.25 ㎒의 경우에는 크게, 4.41 ㎒의 경우에는 작게 되어, 1라인마다 2종류의 크기의 전압 신호가 반복해서 출력된다. 이 전압 신호가 입력되는 샘플홀드 회로(46)으로부터는, 제8(D)도에 도시하는 바와 같은 구형과 신호가 출력된다. 이 구형파 신호는, 버스트 게이트 펄스의 하강 시점에서의 LPF(42)의 출력을 유지하여 생성된다. 제8(D)도에 도시하는 구형파 신호는 1라인 마다「하이레벨」과 「로우레벨」을 반복한다. 이것은, SECAM 방식에 한정되고, 2종류의 서브 캐리어 주파수가 1라인마다 교대로 출력되는 것에 기인하는 것이다. 이와 덧붙여서, 각 라인과도 동일한 서브 캐리어 주파수를 출력하는 PAL 방식에서는, 그의 구형파 신호(후술하는 제9(D)도 참조)도 각 라인과 동일한 파형으로 되므로, SECAM 방식과 PAL 방식과는 후술한 바와 같이 판별되어 얻어진다. 그리고, 위상 비교기 (50)으로 부터는 제8(E)도에 도시하는 바와 같은 하이 레벨의 전압 신호가 출력된다.
한편, PAL 방식의 경우에는 각부의 동작 파형은 제9도에 도시되는 바와 같이 된다.
먼저, 멀티플랙서(12)로부터는 제9(A)도에 도시하는 신호가 출력된다. 멀티플랙서(12)에는, 제9(B)도에 도시하는 버스트 게이트 펄스가 제공되고, 버스트 기간에는 컬러 신호중 4.43 ㎒의 컬러 버스트 신호가 1라인마다 출력된다. 멀티 플랙시(12)는, 버스트 기간 이외의 기간에는 주파수 신호(fsc)를 출력한다. 그러면, LPF(42)로부터는, 제9(C)도에 도시하는 전압 신호가 출력되고, 이 전압 신호가 입력되는 샘플 홀드 회로(46)로부터는 제9(D)도에 도시하는 구형파 신호가 출력된다. 그 결과, 위상 비교기(50)으로부터는 제9(E)도에 도시하는 로우 레벨의 전압 신호가 출력된다. 또, 제9(C)도에 도시하는 전압 신호에는 1H 마다 노이즈 (a)가 포함되어 있지만, 이 노이즈(a)는, 제9(B)도에 도시하는 버스트 게이트 펄스가 발생하는 버스트 기간이 제9(A)도에 도시하는 컬러 버스트 신호의 발생 기간 보다도 길기 때문에 발생하는 것이다.
제8(E)도 및 제9(E)도에 각각 도시하는 전압 신호로부터 알 수 있는 바와 같이, SECAM 방식 및 PAL 방식의 각각의 전압 신호의 레벨은 다르기 때문에, 비교기 (54)로부터의 판별 신호는, 예를 들면 SECAM 방식에서는 하이 레벨, PAL 방식에서는 로우 레벨로 각각 다른 신호로서 출력되고, 양쪽 방식을 판별할 수 있다.
이 텔레비젼 신호 판별 회로(10)에서는, APF(14)의 주파수-위상 특성을 응용하는 것으로, IC에 내장 가능한 범위 내의 Q를 갖는 필터를 이용하여 회로를 구성할 수 있다.
또, 필터 칼리브레이션용의 기준 필터는 필요 없고, 신호 판별용의 APF만으로 충분하다. 따라서, 종래에서는, 동일한 IC에 기준한 필터 및 그것과 동일 형태인 BPF등의 다른 필터를 내장하고, 기준인 필터를 이용하여, BPF 등의 다른 필터를내장하고, 기준인 필터를 이용하여, BPF 등의 다른 필터의 필터 특성(예를 들면 중심주파수)를 조정하는 경우, 특성이 변위되어 소망의 특성은 얻을 수 없고, 판별 동작에 영향을 줄 수가 있었으나, 본 발명에서는 그와 같은 일은 없다.
더욱이, 종래에 사용되었던 BPF를 이용하는 일이 없이, APF(14)를 이용함으로써 이하와 같은 잇점을 갖는다. 종래의 BPF는, Q = 40 정도의 세라믹 필터에서, 높은 Q로 인해 IC에 내장하는 일이 곤란했었으나, APF(14)는 IC에 내장하는 일이 용이하다. 또, APF(14)의 위상 변화율(대(對)주파수)가 BPF의 2배이므로, 낮은 Q라도 검출 감도를 높게 할 수 있다.
또, 종래에 이용되었던 fh/2 공진 필터를 IC에 내장하기에는, IC에 내장하는 인덕터를 상당히 크게 하지 않으면 안되고, fh/2 공진 필터의 특성도 판별 정도에 적지 않은 영향을 미치고 있었으나, fh/2 공진 필터를 이용하지 않는 본 발명에서는 이와 같은 피해는 발생하지 않는다.
또, 상술의 실시예에 이용되는 1H 지연 회로(48)는, 예를 들면 제10도에 도시하는 바와 같이 구성된다. 제10도에 도시하는 1H지연 회로(48)는, 샘플 홀드 회로(46)에 접속되는 2개의 샘플 홀드 회로(62, 64) 중 어느 것인가의 한편을 선택하는 멀티플랙서(66)를 포함한다. 그리고, 샘플 홀드 회로(46)에는, 콘트롤 펄스 (CNT1)로되는 버스트 게이트 펄스가 제공되고, 또, 멀티플랙서(66)에는, 버스트 게이트 펄스를 분주기(68)에 의해 1/2 분주하여 얻어진 구형파 형태의 콘트롤 펄스 (CNT4)가 제공되고, 멀티 플래서(66)의 스위칭 동작이 제어된다. 또, 샘플 홀드 회로(62 및 64)에는, 각각 버스트 게이트 펄스(BGP)와 동기한 콘트롤 펄스 (CNT2 및CNT3)가 1라인마다 교대로 제공된다.
1H 지연 회로(48)의 동작을 제11도를 참조하여 설명한다.
입력단(70)에 제11(A)도에 도시하는 LPF(42)로부터의 전압 신호(e1)이 1라인마다 제공되면, 샘플 흘드 회로(46)는, 제11(F)도에 도시하는 콘트롤 펄스(CNT1)의 타이밍에 따라서, 제11(B)도에 도시하는 구형파 신호(e2)를 출력한다. 이 구형파 신호(e2)는 샘플 홀드 회로(62 및 64)에 각각 제공된다. 샘플 홀드 회로(62 및 64)에는, 각각 제11(G) 및 (H)도에 도시하는 콘트롤 펄스(CNT2 및 CNT3)가 제공되고, 이것들의 콘트롤 펄스(CNT2 및 CNT3)에 따라 샘플 홀드 회로(62 및 64)는, 각각 제11(C) 및 (D)도에 도시하는 구형과 신호(e3및 e1)을 출력한다. 그리고, 멀티플랙서(66)에는, 제11(I)도에 도시하는 콘트롤 펄스(CNT4)가 제공되고, 이 콘트를 펄스 (CNT4)에 따라 멀티플랙서(66)는 스위칭 제어되어 1라인마다 구형파 신호(e4및 e3)을 선택하여 출력단(72)으로부터는, 제11(E)도에 도시하는 구형파 신호(e5)가 출력된다.
제11(B) 및 (E)도에 각각 도시하는 구형파 신호(e2및 e5)를 비교하여 알 수 있는 바와 같이, 제11(E)도에 도시하는 구형파 신호(e5)는 제11(B)도에 도시하는 구형파 신호(e2)보다 1라인 지연되어 있는 것을 알 수 있다.
또, 제1도에 도시한 실시예에 있어서, 90 ° 이상기(28)는, 경로(39)상에 삽입해도 좋고, 또, APF(14)와 위상 비교기(40) 사이에 삽입해도 좋다.
또, 제1도에 도시하는 실시예에서는, 4, 43 ㎒의 주파수 신호(fsc)가 APF (14)에 입력되었을 때에, 위상 비교기(40)에 제공되는 2개의 입력의 위상차가 90°가 되도록 90 °이상기(28)를 이용했으나, 예를 들면 90° 이상기(28) 대신에 45 ° 이상기를 이용하여 위상 비교기(40)의 한쪽 입력을 45°지연시키고, 더욱이 경로(39) 상에 45° 이상기를 사이에 삽입하여 위상 비교기(40)의 다른쪽 입력을 45 °앞서게 하고, 위상 비교기(40)의 2개의 입력의 위상차를 90 °로 하는 등, 위상 비교기(40)의 2개의 입력의 위상차가 90°가 되게 되면, 90°이상기(28) 이외의 임의의 수단을 이용하여 얻는다.
제1 실시예에서는, 샘플 홀드 회로(46)의 충방전 시정수는, 버스트 게이트 펄스 기간 내에서 완전히 충방전해 버리는 것과 같은 짧은 시정수로 하는 필요가 있다. 왜냐하면, SECAM시에는, 1H마다 홀드 레벨이 크게 변화하기 때문에, 시정수를 길게 하면, 버스트 게이트 펄스 기간에 소정의 레벨까지 충전 · 방전이 완료되지 않고, 그 때문에, 샘플 홀드 호로(46)의 특성으로서는, 시정수를 짧게 설계할 필요가 있다. 그러나, 샘플 홀드 회로(46)의 시정수를 짧게 한다고 하는 것은, 노이즈나 크로스토크 성분에 의한 영향을 받기 쉽고, 본래 버스트 주파수 이외에 노이즈 등의 주파수도 홀드해 버린다. 특히, PAL 신호의 경우에는, 버스트 신호의 후부는 무신호(캐리어 없음)이기 때문에, 이 부분에 존재하는 노이즈, 및 크로스토크 성분에 크게 좌우됨으로 PAL 신호인데 SECAM 신호로 판별하는 것과 같은 경우가 증가하게 된다.
그래서, 다음에 기술하는 실시예에서는, 노이즈나 크로스토크에 의한 오동작을 발생하지 않는다.
제12도에 도시하는 본 발명의 다른 실시예의 텔레비젼 신호 판별 회로(10)은, 제1도의 실시예와 동일하게, 멀티플랙서(12), APF(14), 90 ° 이상기(28), 위상 비교기(40), 및 LPF(42 및 44)를 포함한다. 따라서, 이들의 콤포넌트에 대해서는 중복하는 설명은 생략한다.
LPF(42)로부터의 전압 신호는, 동일 특성의 샘플 홀드 회로(55 및 56)에 제공된다. 샘플 홀드 회로(55 및 56)은 서로 1H 어긋난 2H 주기의 버스트 게이트 펄스를 이용하여, 버스트 기간의 LPF(44)로부터의 전압 신호를 2H 기간 홀드한다.
여기서, 샘플 홀드 회로는 예를 들면 제15도에 도시하는 바와 같이 구성된다.
지금, 입력 전압(ein) 출력전압(eout)일 때, 홀드용 콘틴서(C5)에는, 트랜지스터(Q37)의 에미터로부터 저항(R24)을 개재하여 콘덴서(C5)의 전류(ic)가 유입되어, 콘덴서(C5)는 충전되어 출력 전압(eout)는 상승한다. 이 경우의 충전 시정수 (τC)는 R24 ·C5(sec)가 된다.
다음으로, ein〈eout일 때, 콘덴서(C5)로부터 저항(R25)를 통해 트랜지스터 (Q38)로 전류가 흘러, 콘덴서(C5)는 방전되고, 출력 전압(eout)는 내려간다. 이 경우의 방전 시정수는, R25·C5(sec)로 된다. 여기서, 방전 시정수를 충전 시정수보다길게 설정해두면, 소망의 피크 홀드 회로가 실현된다.
그리고, 샘플 홀드 회로(55 및 56)에서 흘드된 신호는, 멀티플랙서(57 및 58)에서, 1H마다 교대로 출력된다. 멀티플랙서(57 및 58)은, 항상 상반하는 샘플 홀드 출력 신호를 선택하도록, 제어 신호(CNT4)로 콘트롤된다. 멀티플랙서(57 및 58)으로부터의 신호는, 위상 비교기(50)에 제공되고, 이 위상 비교기(50)은 위상 비교기(40)과 동일하게 구성된다. 그리고, 위상 비교기(50)에서는, 2개의 신호의 위상차가 180° 이면, 하이 레벨의 신호를 출력하고, 동상이면, 로우 레벨의 신호를 출력한다.
위상 비교기(50)에는, 예를 들면, SECAM 방식에서는, 180°의 위상차의 신호가 입력되고, PAL 방식 및 NTSC 방식에서는, 기본적으로는 직류만(교류 성분은 0)가 입력된다. 흑백 노이즈에서는, 랜덤한 위상차로 2신호가 입력되므로, 위상 비교기(50)은, 각각 다른 레벨의 신호를 출력한다. 그리고, 이 신호는 LPF(52)에 의해 그 신호의 레벨에 따른 레벨을 갖는 전압 신호로 변환된다. 이 전압 신호는 히스테리시스 특성을 갖는 비교기(54)에 제공되고, 기준 전압(Vref)와 비교된다. LPF(52)로부터의 전압 신호가 기준 전압(Vref)보다 크면, 「하이레벨」의, 작으면 「로우레벨」의 2 값의 어느 것인가의 판별 신호가 비교기(54)로부터 TTL 레벨로 출력된다. 이 판별신호에 따라, 텔레비전 방식이 SECAM 방식인지의 여부를 판별할 수 있다.
여기서, 이와 같은 텔레비젼 신호 회로(10)의 SECAM 방식과 PAL 방식과의 판별 동작을, 제13도 및 제14도를 참조하여 설명한다.
먼저, SECAM 방식의 경우에는, 각부의 동작 파형은 제14도와 같이 된다.
멀티플랙서(12)로부터는, 제13(A)도에 도시하는 것과 같은 신호가 출력된다. 멀티플랙서(12)는, 버스트 기간에는 컬러 신호의 서브 캐리어 주파수를 추출하기 위한 컬러 버스트 신호를 출력한다. 이 컬러 버스트 신호를 출력함으로써, 1라인 마다 4.25 ㎒와 4.41 ㎒와의 서브캐리어 주파수가 교대로 추출된다. 그리고, 멀티 플랙서(12)는, 버스트 기간 이외의 기간에는 주파수 신호(fsc)를 출력한다. 이 실시예에서는, fsc는 4.43 ㎒로 설정되어 있다.
또한, 버스크 게이트 펄스(BGP)는 제13(H)도에 도시되어 있다. 그리고, LPF (42)로부터는, 제13(B)도에 도시하는 것과 같은 전압 신호가 출력된다. 이 전압 신호는, 기준이 되는 4.43 ㎒의 주파수를, 서브캐리어 주파수와의 차가 크게 되는 만큼, 큰 진폭으로 나타나고, 컬러 신호의 서브 캐리어 주파수가 4.25 ㎒의 경우에는 크게, 4.41 ㎒의 경우에는 작게 되어, 1라인마다 2종류의 레벨의 전압 신호가 반복하여 출력된다.
이 전압 신호가 입력되는 샘플 홀드 회로(55 및 56)으로부터는, 각각 제13 (C) 및 제13(D)도에 도시하는 것과 같은 파형이 출력된다. 여기서, 샘플홀드 회로 (55)는, 제13(I)도에 도시하는 CNT2 펄스로 제어된다. 또, 샘플홀드회로(55)의 시정수는 수 10H 정도 길게 설정하고 있기 때문에, 본 회로(55)로부터 출력되는 신호는, 현라인의 전압 신호[제13(B)도]를 포함하여, 과거의 수 10H의 평균적인 피크 레벨이 된다. 즉, 가령 노이즈 등의 영향에 의해 제13(B)도의 v3이 제로(0)로 되어도, 제13(C)도는 영향받는 일은 없다.
한편, 샘플 홀드 회로(56)는, 제13(J)도에 도시하는 CNT3 펄스로 제어된다. 그것 이외의 동작은 샘플 홀드(55)와 동일하다.
그리고, 제13(C)도 및 제13(D)도에 도시되는 신호가 멀티플랙서(57 및 58)에 입력된다. 멀티플랙서(57)은, 제어신호 CNT4(제13(K)도)가 로우 레일일 때에 제13 (C)도에 도시하는 신호를 셀렉트하고, CNT4가 하이레벨일 때에는 제13(D)도에 도시하는 신호를 셀렉트하도록 동작한다. 한편 멀티플랙서(58)은, 멀티플랙서(57)과는 반대로, CNT4가 로우 레벨일 때에는 제13(D)도에 도시하는 신호를, 하이 레벨일때에는 제13(C)도에 도시하는 신호를 출력하도록 동작한다. 이 멀티플랙서(57) 및 (58)의 출력 파형을 제13(E)도 및 제13(F)도에 도시한다.
여기서, 제13(E)도 및 제13(F)도는 1라인마다「하이레벨」과 「로우레벨」을 교대로 반복하고, 동시에 위상차가 180°이다. 이것은 SECAM 방식에 한하고, 2종류의 서브캐리어 주파수가 1라인 마다 교대로 출력되는 것에 기인한 것이다.
한편, PAL 방식의 경우에는, 각부의 동작 파형은 제14도에 도시하는 파형도가 된다. PAL 방식의 경우에는, SECAM 방식과 달리, 컬러 서브 캐리어 주파수는 전라인 동일하므로, 제14(B)도에 도시하는 바와 같이, LPF(42)의 출력 신호에 레벨차가 생기지 않는다. 따라서, 제14(C)도 및 제14(D)도에 도시하듯이 샘플홀드회로(55 및 56)의 출력 신호도 동일하게 되고, 이것을 멀티플랙서(57 및 58)로 1H마다 교대로 셀렉트해도, 멀티플랙서(57) 및 (58)로부터의 출력은, SECAM 방식의 경우와 같이 1H 마다의 레벨의 차는 생기지 않고, 제14(E)도 및 제14(F)도에 도시하듯이, 일정 레벨의 직류 신호가 출력되는 것만으로 된다.
이 결과, 상술의 위상 비교기(50)의 2개의 입력 신호[제14(E)도 및 제14(F)도]는 제14(G)도에 도시하듯이, 일정 레벨의 신호이므로, 위상 비교기(50)로부터의 출력신호는 제로(0)가 된다.
또, 제13(G)도 및 제14(G)도에 도시하는 전압 신호로부터 알 수 있는 바와 같이, SECAM 방식 및 PAL 방식의 각각의 전압 신호는 다르기 때문에, 비교기(54)로부터의 판별 신호는, SECAM 방식에서는 하이레벨, PAL 방식에서는 로우레벨로 각각 다른 신호로서 출력되어, 양 방식을 판별할 수 있다.
또, 제12도에 도시하는 실시예에서, 90° 이상기(28)는 APF(14)와 멀티플랙서(12)와의 사이에 끼워도 좋고, 또 APF(14)와 위상 비교기(40)과의 사이에 끼워도 좋다. 또, 위상 비교기(40)의 2개의 입력은, APF(14)의 f0 조정 시에는 제12도와 같이 입력하여, 신호판별시(BGP 기간)에는, 위상비교기(40)의 2 입력을 APF(14)의 입출력부로부터 공급해도 좋다.
이어서, 노이즈 및 크로스토크 등의 많은 PAL 신호가 입력되었을 때의 제12도 실시예의 동작에 대하여, 제16도를 이용하여, 제1도 실시예와 비교하면서 설명한다.
여기서, 제16(A)도는 노이즈가 없는 경우의 PAL 신호가 입력되었을 때의 LPF(42)의 출력 파형이다. 이 경우, 라인마다의 레벨의 차는 거의 없으므로, 2개의 실시예로도 정상적으로 판별한다.
또, 제16(B)도는 노이즈가 많은 경우의 PAL 신호가 입력된 때의 LPF(42)의 출력 파형이다. 신호 중에 노이즈가 많이 포함되어 있는 경우, 제16(A)도와 달리라인마다 버스트 주파수 검출 출력에 레벨차가 생긴다. 제16(B)도와 같은 신호에 있어서, 제1 실시예의 각부 파형은 제16(C)도∼제16(F)도로 된다.
이후 알 수 있는 바와 같이, 제1도의 위상 비교기(50)의 2개의 입력 신호에 상당하는 제16(C)도 및 제16(D)도에 도시하는 신호의 위상차는, 타이밍에 의해 180°로 되어 버리는 경우가 있고, 그 때문에, 제16(E)도에 도시하듯이, LPF(52)의 출력레벨이 상승하여, 비교기의 임계값 Vref를 초과하면, 판별 출력은 SECAM 방식으로 전환해버린다.
한편, 제12도의 실시예의 경우에는, 각부 파형은 제16(G)도∼제16(J)도와 같이 된다. 제16(C)도는 제12도의 샘플 홀드 회로(55)의 출력 파형을 나타내고 있고, 제16(B)도에서 기수 라인의 신호의 피크를 평균화 한 것이다. 제16(H)도는 제12도의 샘플 홀드 회로(56)의 출력 파형을 나타내고 있고, 제16(B)도에 있어서 우수 라인의 신호의 피크를 평균화한 것이다.
제16(G)도 및 제16(H)도에 도시하는 파형을 보고 알 수 있듯이, 제12도의 샘플 홀드 회로(55 및 56)는 수 10H분의 LPF(42)의 출력 신호의 피크를 평균화한 레벨을 출력하도록, 시정수를 길게 하고 있으므로, 수 H 정도의 LPF(42)의 출력 레벨의 편차에 대한 영향은 대단히 작다. 따라서, LPF(52)의 출력 레벨은 임계값 Vref를 초과하지 않으므로, 비교기(54)의 출력은 안정하고 「로우레벨」로 되어 정상적인 판별 신호를 얻을 수 없다.
또한, 상술의 실시예에서는, SECAM 방식과 PAL 방식을 판별하는 경우에 대하여 기술했으나, SECAM 방식과 NTSC 방식과의 판별에도, 본 발명은 이용될 수 있다.
본 발명에 따른 텔레비젼 신호 판별 회로(10)은, 제16도에 도시하는 텔레비젼 수상기(100)에서, 색 회로(106)에 짜 맞추어진다. 즉, 텔레비젼 수상기(100)은, 안테나로부터의 전파를 받아서, 영상 중간 주파수 신호를 출력하는 튜너(101)를 포함하고, 이 튜너(101)로부터의 영상 중간 주파수(VIF) 신호가 VIF 회로(102)에 제공되어 증폭된다. VIF 회로(102)로부터의 VIF 신호가 검파회로(103)에 의해 검파된다. 검파 회로(103)로부터의 출력은, Y/C 분리 회로(104)에 입력된다. Y/C 분리 회로(104)는, 검파된 영상 신호로부터, 휘도 신호(Y 신호) 성분과 색신소(C 신호) 성분을 분리한다. Y/C 분리회로(104)에 의해 분리된 휘도 신호는, 영상 증폭 회로 (105)에 의해 증폭된다. Y/C 분리회로(104)에 의해 분리된 색 신호는, 색회로(106)에 입력된다. 색 회로(106)는 텔레비젼 신호 판별 회로(10)를 포함하고, 이 판별 회로(10)로부터의 판별 출력에 따라, SECAM 방식 또는 PAL 방식을 전환한다. 즉, 판별 출력에 따라, 서브캐리어 발진기의 주파수를 전환하는 등의 제어가 행해진다. 또, PAL 방식을 도시하는 판별 신호가 출력되면, 색 복조 회로(도시 생략)에 버스트 위상의 전환이 행해진다. 이와 같이 하여, 텔레비젼 신호 회로(10)으로부터의 판별 신호에 따라, 색 복조 동작이 전환된다. 그리고, 색 회로(106)으로부터의 색 신호 성분이 휘도 신호 성분과 동시에 영상 출력 회로(107)에 제공되어, 따라서, 영상 출력 회로(107)가 텔레비젼 모니터(108)에 텔레비전 영상을 표시시킨다.
본 발명이 상세히 설명되고 도시되었으나, 그것은 단순한 도해 및 일례로서 사용된 것이며, 한정되는 것으로 해석되는 것은 아니라는 것은 명백하며, 본 발명의 기술적 사상 및 범위는 첨부된 특허 청구의 범위의 문언에 의해서만 한정된다.
제1도는 본 발명의 제1 실시예를 나타내는 블럭도.
제2도는 본 실시예에 이용되는 APF의 일례를 나타내는 회로도.
제3도는 제2도에 도시하는 APF에 이용되는 자이레이터(gyrator)의 일례를 나타내는 회로도.
제4도는 제2도에 도시하는 APF의 주파수-이상량 특성을 나타내는 그래프.
제5도는 본 실시예에 이용되는 90° 이상기의 일례를 나타내는 회로도.
제6도는 본 실시예에 이용되는 위상 비교기의 일례를 나타내는 회로도.
제7도는 제6도에 도시하는 위상 비교기의 동작을 나타내는 파형도.
제8도는 본 실시예에서의 SECAM 방식의 각부 동작을 나타내는 파형도.
제9도는 본 실시예에서의 PAL 방식의 각부 동작을 나타내는 파형도.
제10도는 본 실시예에 이용되는 1H 지연 회로의 일례를 나타내는 블럭도.
제11도는 제10도에 도시하는 1H 지연 회로의 동작을 나타내는 파형도.
제12도는 본 발명의 다른 실시예를 나타내는 블럭도.
제13도는 제12도의 실시예에서의 SECAM 방식의 각부 동작을 나타내는 파형도.
제14도는 제12도의 실시예에서의 PAL 방식의 각부 동작을 나타내는 회로도.
제15도는 제12도의 실시예에 이용되는 샘플 홀드 회로의 일례를 나타내는 회로도.
제16도는 제1도의 실시예와 제12도의 실시예를 비교하여 그 동작을 나타내는 파형도.
제17도는 제1도 또는 제12도의 실시예가 조립된 텔레비전 수상기를 나타내는 요부 블럭도.
도면의 주요 부분에 대한 부호의 설명
10 : 텔레비젼 신호 판별 회로
12 : 멀티플랙서
16 : 차동 증폭기
18 : 버퍼
20 : 차동 증폭 회로
28 : 이상기
32 : 정전압원
38 : 부궤환 회로
40 : 위상 비교기
46 : 샘플 홀드 회로
48 : 1H 지연 회로
54 : 비교기
Claims (18)
- 텔레비젼 신호 판별 회로에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 1라인 기간 유지하여 유지 신호를 얻는 신호 유지 수단과,상기 유지 신호의 위상을 1라인분 지연시키는 지연 수단과,상기 유지 신호와 상기 지연 수단으로부터의 신호에 기초하여 판별 신호를 출력하는 판별 신호 출력 수단을 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제1항에 있어서,상기 전압 신호 출력 수단은, 서브 캐리어 주파수를 위상을 나타내는 신호로서 출력하는 제1 수단과, 상기 위상을 나타내는 신호를 전압 신호로 변환하는 제2 수단을 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제2항에 있어서,상기 제1 수단은 올 패스 필터(all pass filter)를 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제3항에 있어서,상기 올 패스 필터는 그 중심 주파수가 조정 가능한 주파수 가변 올 패스 필터이고,상기 텔레비젼 신호 판별 회로는,상기 서브 캐리어 주파수와 동일하거나 또는 그 근방의 소정의 주파수를 갖는 주파수 신호를 발생하는 신호 발생 수단과,버스트 기간 중 상기 입력 컬러 신호를 상기 주파수 가변 올 패스 필터에 제공하고 또한 그 이외의 기간에 상기 주파수 신호를 상기 주파수 가변 올 패스 필터에 제공하는 제1 전환 수단과,상기 버스트 기간 이외의 기간에 얻어지는 상기 위상을 나타내는 신호에 따라 상기 주파수 가변 올 패스 필터의 중심 주파수를 제어하는 제어 수단을 더 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제1항 내지 제4항 중 어느 하나의 항에 있어서,상기 지연 회로는 버스트 기간 중에 상기 전압 신호를 샘플 홀드하는 샘플 홀드 회로를 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제1항 내지 제4항 중 어느 하나의 항에 있어서,상기 지연 수단은, 상기 유지 신호를 1라인 마다 교대로 샘플 홀드하여 각각 제1 및 제2 구형파 신호를 생성하는 제1 및 제2 샘플 홀드 수단과, 제1 및 제2 구형파 신호를 1라인 마다 교대로 추출하는 전환 수단을 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 유지 신호를 1라인 지연하기 위한 지연 회로에 있어서,유지 신호를 1라인 마다 교대로 샘플 홀드하여 각각 제1 및 제2 유지 신호를 생성하는 제1 및 제2 샘플 홀드 수단과,상기 제1 및 제2 유지 신호를 1라인마다 교대로 추출하는 전환 수단을 구비하는 것을 특징으로하는 지연 회로.
- 주파수 안정화 회로에 있어서,제1 기간에 처리해야할 신호를 수신하고, 또 제2 기간에 소정의 주파수를 갖는 주파수 신호를 수신하는 주파수 가변 필터와,상기 제1 기간에 상기 주파수 가변 필터의 출력을 처리하는 처리 회로와,상기 제2 기간에 상기 주파수 신호와 상기 주파수 가변 필터의 출력 신호와의 위상을 비교하여 위상차 신호를 출력하는 위상 비교 수단과,상기 제2 기간에 상기 위상차 신호에 따라 상기 주파수 가변 필터의 중심 주파수를 제어하는 제어 수단을 구비하는 것을 특징으로 하는 주파수 안정화 회로.
- 텔레비젼 신호 판별 회로에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 입력 신호로서 수신하는 제1 및 제2의 샘플 홀드 수단과,상기 제1 및 제2의 샘플 홀드 수단의 출력 신호를 1라인마다 교대로 추출하는 제1 및 제2 출력 수단과,상기 제1 및 제2의 출력 수단으로부터의 신호에 따라 판별 신호를 출력하는 판별 신호 출력 수단을 구비하는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제9항에 있어서,상기 전압 신호 출력 수단은, 서브 캐리어 주파수를 위상을 나타내는 신호로서 출력하는 제1 수단과, 상기 위상을 나타내는 신호를 전압 신호로 변환하는 제2 수단을 구비하는 것을 특징으로하는 텔레비젼 신호 판별 회로.
- 제9항 또는 제10항에 있어서,상기 제1 및 제2의 샘플 홀드 수단은, 상기 전압 신호의 피크값의 평균 레벨을 출력하고, 상기 제1 및 제2의 샘플 홀드 수단에 공급되는 콘트롤 펄스는 서로 1 수평 주사 기간(1H) 어긋난 2 수평 주사 기간(2H) 간격의 펄스 신호인 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제11항에 있어서,상기 제1 및 제2의 샘플 홀드 수단은 동일한 시정수를 갖는 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 제9항, 제10항 및 제12항 중 어느 하나의 항에 있어서,상기 제1 및 제2의 출력 수단은, 상기 제1 및 제2의 샘플 홀드 수단으로부터의 출력 신호를 1 수평 주사 기간(1H)마다 교대로 추출함으로 인해, 상기 제1 및 제 2의 출력 수단으로부터의 출력 신호는 서로 다른 샘플 홀드 수단으로부터의 신호인 것을 특징으로 하는 텔레비젼 신호 판별 회로.
- 적어도 SECAM 방식의 텔레비젼 신호를 수신가능한 텔레비젼 수상기에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 1 라인 기간 유지하여 유지 신호를 얻는 신호 유지 수단과,상기 유지 신호의 위상을 1 라인분 지연시키는 지연 수단과,상기 유지 신호와 상기 지연 수단으로부터의 신호에 기초하여 적어도 SECAM 방식의 텔레비젼 신호가 수신되었는지의 여부를 나타내는 판별 신호를 출력하는 판별 신호 출력 수단을 구비하는 것을 특징으로 하는 텔레비전 수상기.
- 적어도 SECAM 방식의 텔레비젼 신호를 수신가능한 텔레비젼 수상기에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 입력 신호로서 수신하는 제1 및 제2 샘플 홀드 수단과,상기 제1 및 제2 샘플 홀드 수단의 출력 신호를 1 라인마다 교대로 추출하는 제1 및 제2 출력 수단과,상기 제1 및 제2 출력 수단으로부터의 신호에 기초하여 적어도 SECAM 방식의 텔레비젼 신호가 수신되었는지의 여부를 나타내는 판별 신호를 출력하는 판별신호 출력 수단을 구비하는 것을 특징으로 하는 텔레비전 수상기.
- 적어도 SECAM 방식의 텔레비젼 신호를 수신가능한 텔레비젼 신호 기록/재생 장치에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 1 라인 기간 유지하여 유지 신호를 얻는 신호 유지 수단과,상기 유지 신호의 위상을 1라인 분 지연시키는 지연 수단과,상기 유지 신호와 상기 지연 수단으로부터의 신호에 기초하여 적어도 SECAM 방식의 텔레비젼 신호가 수신되었는지의 여부를 나타내는 판별 신호를 출력하는 판별 신호 출력 수단을 구비하는 것을 특징으로 하는 텔레비젼 신호 기록 및 재생 장치.
- 적어도 SECAM 방식의 텔레비젼 신호를 수신가능한 텔레비젼 신호 기록/재생 장치에 있어서,입력 컬러 신호의 서브 캐리어 주파수에 따른 레벨의 전압 신호를 출력하는 전압 신호 출력 수단과,상기 전압 신호를 입력 신호로서 수신하는 제1 및 제2 샘플 홀드 수단과,상기 제1 및 제2 샘플 홀드 수단의 출력 신호를 1 라인마다 교대로 추출하는 제1 및 제2 출력 수단과,상기 제1 및 제2 출력 수단으로부터의 신호에 기초하여 적어도 SECAM 방식의 텔레비젼 신호가 수신되었는지의 여부를 나타내는 판별 신호를 출력하는 판별 신호 출력 수단을 구비하는 것을 특징으로하는 텔레비전 신호 기록 및 재생 장치.
- 제11항에 있어서,상기 제1 및 제2의 출력 수단은, 상기 제1 및 제2의 샘플 홀드 수단으로부터의 출력 신호를 1 수평 주사 기간(1H)마다 교대로 추출함으로 인해, 상기 제1 및 제2의 출력 수단으로부터의 출력 신호는 서로 다른 샘플 홀드 수단으로부터의 신호인 것을 특징으로 하는 텔레비젼 신호 판별 회로.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-043651 | 1993-03-04 | ||
JP05043651A JP3101463B2 (ja) | 1993-03-04 | 1993-03-04 | テレビ信号判別回路 |
JP05300563A JP3091614B2 (ja) | 1993-11-30 | 1993-11-30 | テレビ信号判別回路 |
JP93-300563 | 1993-11-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940023273A KR940023273A (ko) | 1994-10-22 |
KR100320047B1 true KR100320047B1 (ko) | 2002-03-21 |
Family
ID=26383453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940004358A KR100320047B1 (ko) | 1993-03-04 | 1994-03-04 | 텔레비젼수상기및텔레비젼신호판별회로 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0614320B1 (ko) |
KR (1) | KR100320047B1 (ko) |
CN (1) | CN1076936C (ko) |
DE (1) | DE69418632T2 (ko) |
ES (1) | ES2133432T3 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2726422B1 (fr) * | 1994-10-31 | 1997-01-17 | Sgs Thomson Microelectronics | Detecteur de reception d'un signal de television couleur code selon la norme secam |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR860001197A (ko) * | 1984-07-20 | 1986-02-24 | 고준식 | 용선의 예비처리제 |
JPH02288489A (ja) * | 1989-04-27 | 1990-11-28 | Matsushita Electric Ind Co Ltd | Pal/secam信号判別装置及びpal/secam信号記録再生装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57207494A (en) * | 1981-06-16 | 1982-12-20 | Rohm Co Ltd | Signal detector |
JPS58133092A (ja) * | 1982-02-03 | 1983-08-08 | Matsushita Electric Ind Co Ltd | 波形処理回路 |
DE245038T1 (de) * | 1986-05-01 | 1988-04-07 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | Diskriminationsschaltung zur diskrimination eines farbfernsehsystems. |
JPH0254695A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | 信号方式判別回路 |
-
1994
- 1994-03-04 EP EP94103301A patent/EP0614320B1/en not_active Expired - Lifetime
- 1994-03-04 DE DE69418632T patent/DE69418632T2/de not_active Expired - Fee Related
- 1994-03-04 ES ES94103301T patent/ES2133432T3/es not_active Expired - Lifetime
- 1994-03-04 CN CN94104254A patent/CN1076936C/zh not_active Expired - Fee Related
- 1994-03-04 KR KR1019940004358A patent/KR100320047B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR860001197A (ko) * | 1984-07-20 | 1986-02-24 | 고준식 | 용선의 예비처리제 |
JPH02288489A (ja) * | 1989-04-27 | 1990-11-28 | Matsushita Electric Ind Co Ltd | Pal/secam信号判別装置及びpal/secam信号記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69418632D1 (de) | 1999-07-01 |
EP0614320A3 (en) | 1994-11-02 |
CN1102031A (zh) | 1995-04-26 |
EP0614320B1 (en) | 1999-05-26 |
EP0614320A2 (en) | 1994-09-07 |
ES2133432T3 (es) | 1999-09-16 |
CN1076936C (zh) | 2001-12-26 |
DE69418632T2 (de) | 1999-12-23 |
KR940023273A (ko) | 1994-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0347036B2 (ko) | ||
US5801555A (en) | Correlative double sampling (CDS) device | |
KR100320047B1 (ko) | 텔레비젼수상기및텔레비젼신호판별회로 | |
KR880001927B1 (ko) | 비데오신호 피이크(peak) 시스템내의 보상클램핑 회로 | |
US4229759A (en) | Signal detector including sample and hold circuit with reduced offset error | |
US5315185A (en) | Switching noise cancelling system in a space diversity receiving system | |
JP3101463B2 (ja) | テレビ信号判別回路 | |
EP0551901B1 (en) | Circuit for correcting the phase of a chrominance signal | |
EP0616474B1 (en) | Television circuit utilizing color burst signal | |
JPS6137828B2 (ko) | ||
JP3091614B2 (ja) | テレビ信号判別回路 | |
JP3345200B2 (ja) | 位相回路およびこれを用いる色信号処理回路 | |
US20080002066A1 (en) | Picture signal detecting apparatus | |
US5274451A (en) | Sync separator | |
JP3685567B2 (ja) | Vtrの再生tv信号判別回路 | |
EP0696137B1 (en) | Amplifier for scanning beam velocity modulation | |
EP1109404A2 (en) | Video signal processor | |
JP2835337B2 (ja) | 接続回路配置 | |
JP2775223B2 (ja) | テレビジョン受像機用のif・agcループおよび補助ビデオ信号のクランプシステム | |
JPH10136403A (ja) | Vtrの再生tv信号判別回路 | |
JPH10136404A (ja) | Vtrの再生tv信号判別回路 | |
JPH09149287A (ja) | 垂直同期信号分離回路およびこれを有する表示装置 | |
JPH02121489A (ja) | テレビジョン信号の同期信号処理回路 | |
KR100251104B1 (ko) | 자동 윤곽 보정 방법 및 이를 수행하는데 적합한 자동 윤곽보정 회로 | |
JPS6244757B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061218 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |