KR100311979B1 - infrared detector and method for manufacturing the same - Google Patents
infrared detector and method for manufacturing the same Download PDFInfo
- Publication number
- KR100311979B1 KR100311979B1 KR1019990053762A KR19990053762A KR100311979B1 KR 100311979 B1 KR100311979 B1 KR 100311979B1 KR 1019990053762 A KR1019990053762 A KR 1019990053762A KR 19990053762 A KR19990053762 A KR 19990053762A KR 100311979 B1 KR100311979 B1 KR 100311979B1
- Authority
- KR
- South Korea
- Prior art keywords
- bumps
- substrate
- stoppers
- substrates
- bump array
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000004642 Polyimide Substances 0.000 claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 7
- 230000008569 process Effects 0.000 claims description 16
- 229920000642 polymer Polymers 0.000 claims description 5
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 9
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005272 metallurgy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 238000001931 thermography Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1751—Function
- H01L2224/17515—Bump connectors having different functions
- H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
본 발명은 적외선 검출기 및 그 제조방법을 개시한다. 이에 의하면, 적외선 검출소자가 배열되고 범프들을 갖는 기판과, 상기 적외선 검출소자로부터의 신호를 처리하는 리드아웃회로가 형성되고 범프들을 갖는 기판에 각각 폴리이미드 재질의 스토퍼를 각각 형성함으로써 대응하는 스토퍼들이 상, 하로 서로 접촉할 때까지 기판들의 범프들을 플립칩본딩할 때 이들 기판들 사이의 간격이 접촉된 스토퍼들의 총 높이에 의해 일정하게 유지된다.The present invention discloses an infrared detector and a method of manufacturing the same. According to this, a substrate having an infrared detection element and bumps is formed, and a lead-out circuit for processing signals from the infrared detection element is formed, and respective stoppers made of polyimide material are formed on the substrate having bumps, respectively. When flip chip bonding the bumps of the substrates until they contact each other up and down, the spacing between these substrates is kept constant by the total height of the contacted stoppers.
따라서, 플립칩본딩 완료한 기판들이 서로 평형을 이루며 최소 간격을 유지한다. 그 결과 해당 기판의 이웃한 범프들이 단락하지 않고, 대응하는 범프들이 연결되지 않는 불량 현상이 방지된다. 또한, 하이브리드 칩의 열적 스트레스에 대한 내구성이 향상된다.Accordingly, the flip chip bonded substrates are balanced with each other to maintain a minimum gap. As a result, a defective phenomenon in which neighboring bumps of the substrate do not short-circuit and corresponding bumps are not connected is prevented. In addition, the durability against thermal stress of the hybrid chip is improved.
Description
본 발명은 적외선 검출기 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 플립칩본딩된 기판들의 평형을 유지하며 일정 간격을 유지하여 본딩 신뢰성을 향상하도록 한 적외선 검출기 및 그 제조방법에 관한 것이다.The present invention relates to an infrared detector and a method of manufacturing the same, and more particularly, to an infrared detector and a method of manufacturing the same to maintain the equilibrium of the flip chip bonded substrates and to maintain a constant interval to improve bonding reliability.
일반적으로 반도체장치의 입, 출력단의 소형화와 고집적화가 진행됨에 따라 기존의 와이어본딩을 대신할 새로운 상호연결(interconnection) 기술이 요구되면서 고집적 본딩기술의 하나인 플립칩본딩(flip chip bonding)이 등장하기 시작하였다. 열 영상용 적외선 검출장치와 같은 반도체장치는 기판 상에 적외선 검출소자를 2차원으로 배열함으로써 별도의 복잡한 스캐너를 필요치 않는 형태로 발전하여 왔다. 열 영상용 적외선 검출장치의 한 예로서 하이브리드형 IRFPA(infrared focal plane array)가 있다. 이는 적외선을 검출하는 다이오드와 같은 적외선 검출소자를 2차원으로 배열한 HgCdTe 재질의 기판과, 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로가 형성된 실리콘기판을 여러 가지 방법에 의해 전기적/기계적으로 결합한 구조를 갖는다. 이러한 하이브리드형태는 각 기판에 형성된 칩의 공정과 성능을 최적화할 수 있다는 장점이 있다. 두 기판이 서로 다른 재질로 만들어지기 때문에 두 기판을 마주 보도록 정렬한 후, 각 기판의 패드에 미리 형성된 범프를 이용하여 접합한다. 범프를 이용한 플립칩본딩에서는 대체로 2가지의 방법이 사용된다. 그 하나는 예를 들어 적외선 검출소자가 형성된 기판을 범프의 용융점 이상으로 가열하여 범프를 용융하고, 그 용융된 범프를 실리콘 재질의 다른 기판의 패드에 접촉한 후 냉각시키는 리플로우(reflow) 방법이다. 다른 하나는 적외선 검출소자가 형성된 기판을 범프의 용융점 이상으로 가열하면 기판이 열화되는 경우에 주로 사용되는 콜드웰딩 서모컴프레션(cold welding thermocompression) 방법이다. 이 방법은 범프 재료의 열화 온도 이하 또는 상온에서 범프를 압착하여 접합시키는 방법이다.In general, as semiconductor devices' miniaturization and integration of input and output stages progress, new interconnect technologies are required to replace conventional wire bonding, resulting in the emergence of flip chip bonding, which is one of highly integrated bonding technologies. Started. Semiconductor devices, such as infrared detection devices for thermal imaging, have been developed in a form that does not require a separate complicated scanner by arranging infrared detection elements on a substrate in two dimensions. An example of an infrared detection device for thermal imaging is a hybrid infrared focal plane array (IRFPA). This method includes a HgCdTe-based substrate in which two infrared detectors, such as a diode for detecting infrared rays, are arranged in two dimensions, and a silicon substrate having a readout circuit for processing a signal output from the infrared detector and outputting an image signal. By the electrical / mechanical coupling structure. This hybrid form has the advantage of optimizing the process and performance of the chips formed on each substrate. Since the two substrates are made of different materials, the two substrates are aligned to face each other, and then bonded to each pad using preformed bumps. In flip chip bonding using bumps, two methods are generally used. One is a reflow method in which, for example, the substrate on which the infrared detection element is formed is heated above the melting point of the bump to melt the bump, and the cooled bump is brought into contact with a pad of another substrate of silicon material and then cooled. . The other method is a cold welding thermocompression method which is mainly used when the substrate on which the infrared detection element is formed is heated above the melting point of the bump. This method is a method of pressing and bonding bumps at or below the deterioration temperature of the bump material or at room temperature.
적외선 검출소자를 위한 HgCdTe 재질의 기판은 열에 민감하여 높은 온도로 공정을 진행할 때에 적외선 검출소자의 특성이 악화하므로 공정온도를 가능한 한 낮게 유지하는 것이 바람직하다. 인듐은 범프 재료로 사용되는 물질 중에서 가장 연질이므로 다른 범프 재료와는 달리 플립칩본딩 때에 온도를 가하지 않고 힘만을 가하여 접합할 수 있는 장점과 함께 저온(cryogenic temperature)에서 범프가 받을 수 있는 스트레스를 다른 범프 재료에 비하여 잘 해소할 수 있는 장점 때문에 HgCdTe 기판의 범프 재료로서 사용된다. 이러한 콜드웰딩 서모컴프레션을 진행할 때에 너무 큰 힘을 가하여 두 기판을 접합하면, 적외선 검출소자에 기계적인 스트레스가 가해지므로 적외선 검출소자의 특성이 악화된다. 또한, 이렇게 하이브리드(hybrid)된 두 칩이 저온에서 동작할 때 HgCdTe 기판과 실리콘기판의 열팽창계수의 차이 때문에 이들 사이의 인듐범프가 기계적인 전단응력(shear strain)을 받아서 본딩 신뢰성을 저하시킨다. 순수 인듐은 다른 범프 재료에 비하여 상대적인 피로수명(fatigue life)이 길지만, 부식에 대한 저항력이 약하기 때문에 대기에 노출된 상태에서도 쉽게 특성이 저하될 수 있다. 그러므로, 세심한 범프 구조의 설계와 범프형성공정 그리고 본딩작업이 필요하다.The substrate made of HgCdTe material for the infrared detection device is sensitive to heat, so when the process is performed at a high temperature, the characteristics of the infrared detection device deteriorate, so it is desirable to keep the process temperature as low as possible. Indium is the softest of the materials used for the bump material, and unlike other bump materials, indium can be bonded by applying only force without flipping temperature. It is used as a bump material for HgCdTe substrate because of its advantages that it can be resolved well compared to the bump material. When the two substrates are joined by applying too much force during the cold welding thermocompression, mechanical stress is applied to the infrared detection element, which deteriorates the characteristics of the infrared detection element. In addition, when the hybridized two chips operate at a low temperature, the indium bumps between them undergo mechanical shear stress due to the difference in thermal expansion coefficients of the HgCdTe substrate and the silicon substrate, thereby degrading the bonding reliability. Pure indium has a relatively long fatigue life compared to other bump materials, but due to its low resistance to corrosion, it can easily be degraded even when exposed to the atmosphere. Therefore, careful bump structure design, bump forming process and bonding work are required.
종래 기술의 하이브리드 적외선 검출장치에서는 도 1에 도시된 바와 같이, HgCdTe 재질의 기판(10)에 적외선 검출소자인 다이오드(도시 안됨)가 배열하여 형성되고, 상기 다이오드가 형성된 기판(10)의 일부 영역에 인듐(In), 니켈(Ni) 재질의 패드들(11)이 형성되고, 패드들(11)을 제외하고 나머지 영역의 기판(10)에 보호막(도시 안됨)이 형성된다. 실리콘 재질의 기판(20)에 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)가 형성된다. 기판(20)의 일부분에 알루미늄 재질의 패드들(21)이 형성되고, 패드들(21)을 제외하고 나머지 영역의 기판(20)에 산화막과 같은 보호막(도시 안됨)이 형성된다. 기판들(10),(20)이 마주보도록 패드들(11),(21)이 동일 수직선 상에서 상, 하로 대응하여 위치하며 인듐 재질의 범프들(30)에 의해 접합된다. 도면에 도시되지 않았으나 UBM(under bump metallurgy)가 패드들(21)과 범프들(30) 사이에 개재되어 있음은 자명한 사실이다. 설명의 편의상 도면에서 5개의 범프가 배치된 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개의 범프가 고밀도로 배치된다.In the hybrid infrared detection apparatus of the prior art, as shown in FIG. 1, a diode (not shown), which is an infrared detection element, is formed on an HgCdTe substrate 10 and a partial region of the substrate 10 on which the diode is formed. Indium (In) and nickel (Ni) pads 11 are formed, and a protective film (not shown) is formed on the substrate 10 in the remaining region except for the pads 11. A readout circuit (not shown) for processing a signal output from the infrared detection element and outputting an image signal is formed on the silicon substrate 20. Aluminum pads 21 are formed on a portion of the substrate 20, and a protective film (not shown), such as an oxide film, is formed on the substrate 20 in the remaining region except for the pads 21. The pads 11 and 21 are positioned up and down on the same vertical line so that the substrates 10 and 20 face each other and are bonded by bumps 30 made of indium. Although not shown in the figure, it is obvious that an under bump metallurgy (UBM) is interposed between the pads 21 and the bumps 30. For the convenience of description, five bumps are arranged in the drawing, but in reality, many bumps are arranged at a higher density than this.
그런데, 도 1에 도시된 바와 같이, 플립칩본딩 완료된 기판(10),(20) 간의 평형을 확보하는 것이 요구되나, 여러 공정으로 처리된 기판(10)의 표면 거칠기(roughness)가 증가하기 때문에 기판(10)의 사이즈가 커질수록 플립칩본딩된 기판(10),(20) 간의 평형을 확보하기가 어려워진다. 그 결과로 기판(10)이 도 2에 도시된 바와 같이, 기판(20)에 대해 우측으로 하향 경사진 상태로 본딩되고, 심한 경우에는 간격이 좁은 우측단의 이웃한 범프들(30)이 과다하게 눌러져 단락하거나, 상대적으로 간격이 넓은 좌측단의 범프들(30)이 패드들(11),(21)을 본딩하지 못하는 불량현상이 다발한다. 이로 인하여, 플립칩본딩의 수율이 저하되고, 하이브리드화의 성공률이 저하된다.However, as shown in FIG. 1, it is required to secure an equilibrium between the flip chip bonded substrates 10 and 20, but the surface roughness of the substrate 10 processed by various processes increases. As the size of the substrate 10 increases, it becomes difficult to secure an equilibrium between the flip chip bonded substrates 10 and 20. As a result, the substrate 10 is bonded in an inclined downward direction to the right side with respect to the substrate 20 as shown in FIG. 2, and in severe cases, adjacent bumps 30 at the right end with narrow spacing are excessive. The short-circuited bumps or the relatively wide bumps 30 fail to bond the pads 11 and 21. For this reason, the yield of flip chip bonding falls and the success rate of hybridization falls.
또한, 범프들(30)의 충분한 접합력을 얻기 위하여 플립칩 본딩력을 높이면, 기판(10),(20)의 간격이 좁아져 범프들(30)의 열적 스트레스에 취약해지므로 하이브리드 칩의 내구성이 저하된다.In addition, if the flip chip bonding force is increased in order to obtain sufficient bonding force of the bumps 30, the gap between the substrates 10 and 20 is narrowed, which makes the hybrid chip vulnerable to thermal stress of the bumps 30. Degrades.
따라서, 본 발명의 목적은 플립칩본딩된 기판들의 평형을 확보하여 본딩 신뢰성을 향상하도록 한 적외선 검출기 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an infrared detector and a method of manufacturing the same to ensure the balance of flip chip bonded substrates to improve the bonding reliability.
본 발명의 다른 목적은 플립칩본딩된 기판들 사이의 최소 간격을 유지하여 열적 스트레스에 대한 하이브리드 칩의 내구성을 향상하도록 한 적외선 검출기 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide an infrared detector and a method of manufacturing the same, which maintain the minimum distance between flip chip bonded substrates to improve the durability of the hybrid chip against thermal stress.
도 1은 종래 기술에 의한 열 영상용 적외선 검출기의 플립칩본딩 구조를 나타낸 단면도.1 is a cross-sectional view showing a flip chip bonding structure of the infrared detector for thermal imaging according to the prior art.
도 2는 도 1의 플립칩본딩 불량을 나타낸 예시도.2 is an exemplary view showing a flip chip bonding failure of FIG.
도 3은 본 발명에 의한 적외선 검출기의 플립칩본딩 구조를 나타낸 단면도.Figure 3 is a cross-sectional view showing a flip chip bonding structure of the infrared detector according to the present invention.
도 4 내지 도 7은 본 발명에 의한 적외선 검출기의 제조방법을 나타낸 단면공정도.4 to 7 is a cross-sectional process diagram showing a method of manufacturing an infrared detector according to the present invention.
도 8은 본 발명에 의한 적외선 검출기의 제조방법을 나타낸 공정 흐름도.8 is a process flowchart showing a method of manufacturing an infrared detector according to the present invention.
**** 도면의 주요 부분에 대한 부호의 설명 ******** Explanation of symbols for the main parts of the drawing ****
10, 20: 기판 11, 21: 패드 22: UBM(under bump metallurgy)10, 20: substrate 11, 21: pad 22: under bump metallurgy (UBM)
13, 23: 스토퍼(stopper) 40,50: 범프13, 23: stopper 40, 50: bump
이와 같은 목적을 달성하기 위한 본 발명에 의한 적외선 검출기는Infrared detector according to the present invention for achieving the above object
적외선 검출소자가 배열되고, 제 1 범프들이 배열된 제 1 범프 어레이부를 갖는 제 1 기판;A first substrate having an infrared detecting element arranged therein and having a first bump array portion in which first bumps are arranged;
상기 적외선 검출소자로부터의 신호를 처리하여 출력하는 리드아웃회로가 형성되고, 제 2 범프들이 배열된 제 2 범프 어레이부를 가지며 상기 제 2 범프들이 상기 제 1 범프들에 대응하여 본딩된 제 2 기판; 그리고A second substrate having a readout circuit for processing and outputting a signal from the infrared detection element, having a second bump array portion having second bumps arranged thereon, and bonding the second bumps corresponding to the first bumps; And
상기 제 1, 2 기판의 간격을 일정 높이로 유지하기 위해 상기 제 1, 2 범프 어레이부들의 외측 가장자리를 따라 각각 형성되고 아울러 서로 접촉하는 제 1, 2스토퍼들을 포함하는 것을 특징으로 한다.And first and second stoppers respectively formed along outer edges of the first and second bump array parts and contacting each other to maintain the gap between the first and second substrates at a predetermined height.
바람직하게는 상기 제 1, 2 스토퍼들이 폴리이미드 재질과 같은 동질의 고분자로 형성된다. 또한, 상기 제 1, 2 스토퍼들이 제 1, 2 범프들보다 강한 압축 강도를 갖는다.Preferably, the first and second stoppers are formed of homogeneous polymer such as polyimide material. In addition, the first and second stoppers have a stronger compressive strength than the first and second bumps.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 적외선 검출기의 제조방법은In addition, the infrared detector manufacturing method according to the present invention for achieving the above object is
적외선 검출소자가 배열되고, 제 1 범프 어레이부에 제 1 범프들이 형성되고, 상기 제 1 범프 어레이부의 외측 가장자리를 따라 제 1 스토퍼가 형성된 제 1 기판을 준비하는 단계;Preparing a first substrate on which an infrared detection device is arranged, first bumps are formed in a first bump array unit, and a first stopper is formed along an outer edge of the first bump array unit;
상기 적외선 검출소자로부터의 신호를 처리하여 출력하는 리드아웃회로가 형성되고, 제 2 범프 어레이부에 제 2 범프들이 형성되고, 상기 제 2 범프 어레이부의 외측을 따라 제 2 스토퍼가 형성된 제 2 기판을 준비하는 단계; 그리고A readout circuit for processing and outputting a signal from the infrared detection element is formed, second bumps are formed in a second bump array portion, and a second substrate having a second stopper formed along an outer side of the second bump array portion. Preparing; And
상기 제 1, 2 범프들을 대응하여 본딩하고 아울러 상기 제 1, 2 스토퍼를 접촉하여 상기 제 1, 2 기판 사이의 간격을 일정하게 유지하는 단계를 포함하는 것을 특징으로 한다.And correspondingly bonding the first and second bumps and contacting the first and second stoppers to maintain a constant gap between the first and second substrates.
바람직하게는 상기 제 1 기판을 준비하는 단계는Preferably, preparing the first substrate
상기 제 1 기판의 제 1 범프 어레이부에 패드들을 형성하는 단계;Forming pads on a first bump array of the first substrate;
상기 제 1 범프 어레이부 외측의 가장자리부를 따라 제 1 스토퍼를 형성하는 단계; 그리고Forming a first stopper along an edge portion outside the first bump array portion; And
상기 패드들 상에 상기 제 1 범프들을 각각 형성하는 단계를 포함한다.Forming each of the first bumps on the pads.
또한, 상기 제 2 기판을 준비하는 단계는In addition, preparing the second substrate
상기 제 2 기판의 제 2 범프 어레이부에 패드들을 형성하는 단계;Forming pads on a second bump array of the second substrate;
상기 제 2 범프 어레이부 외측의 가장자리부를 따라 제 2 스토퍼를 형성하는 단계; 그리고Forming a second stopper along an edge portion outside the second bump array portion; And
상기 패드들 상에 리플로우된 제 2 범프들을 각각 형성하는 단계를 포함한다.Forming each of the second bumps reflowed on the pads.
또한, 상기 제 1 스토퍼들을 상기 제 1 범프들보다 낮거나 같은 높이로 형성한다. 상기 제 2 스토퍼들을 리플로우 처리되기 전의 제 2 범프들 보다 낮거나 같고 리플로우 처리된 후의 제 2 범프들 보다 낮은 높이로 형성한다.In addition, the first stoppers are formed at a height lower than or equal to the first bumps. The second stoppers are formed at a height lower than or equal to the second bumps before the reflow treatment and lower than the second bumps after the reflow treatment.
이하, 본 발명에 의한 적외선 검출기 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.Hereinafter, an infrared detector and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part of the same structure and the same action as the conventional part.
도 3을 참조하면, 상측의 제 1 기판(10)과 하측의 제 2 기판(20)이 마주보면서 제 1 기판(10)의 제 1 범프들(40)이 제 2 기판(20)의 제 2 범프들(50)에 대응하여 플립칩본딩되고, 제 1 기판(10)의 제 1 스토퍼들(13)과 제 2 기판(20)의 제 2 스토퍼들(23)이 상, 하로 위치하며 접촉한다.Referring to FIG. 3, the first bumps 40 of the first substrate 10 face the second substrate 20 while the upper first substrate 10 and the lower second substrate 20 face each other. Flip chip bonding corresponding to the bumps 50, and the first stoppers 13 of the first substrate 10 and the second stoppers 23 of the second substrate 20 are in contact with each other. .
여기서, HgCdTe 재질의 제 1 기판(10)에 적외선 검출소자인 다이오드(도시 안됨)가 배열되고, 상기 다이오드 상에 In/Ni 재질의 패드들(11)이 예를 들어 5개 형성되고, 패드들(11)을 제외하고 나머지 영역의 제 1 기판(10)에 보호막(도시 안됨)이 형성되고, 패드들(11) 상에 예를 들어 인듐 재질의 제 1 범프들(40)이 각각형성되고, 제 1 범프들(40)이 배열된 제 1 범프 어레이부의 외측 가장자리를 따라 폴리이미드 재질의 고분자로 이루어진 제 1 스토퍼들(13)이 메사(mesa) 형상으로 배치된다. 제 1 스토퍼들(13)이 제 1 범프들(40)보다 강한 강도를 갖는다.Here, a diode (not shown), which is an infrared detection element, is arranged on the first substrate 10 made of HgCdTe material, and five In / Ni pads 11 are formed on the diode, for example. A protective film (not shown) is formed on the first substrate 10 in the remaining regions except for (11), and first bumps 40 made of, for example, indium material are formed on the pads 11, respectively. The first stoppers 13 made of a polymer of polyimide material are disposed in a mesa shape along the outer edge of the first bump array unit in which the first bumps 40 are arranged. The first stoppers 13 have a stronger strength than the first bumps 40.
또한, 실리콘 재질의 제 2 기판(20)에 제 1 기판(10)의 적외선 검출소자로부터 출력되는 신호를 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)가 형성된다. 제 2 기판(20)의 일부분에 알루미늄 재질의 패드들(21)이 5개 형성되고, 패드들(21)을 제외하고 나머지 영역의 제 2 기판(20)에 산화막과 같은 보호막(도시 안됨)이 형성된다. 패드들(21) 상에 예를 들어 인듐 재질의 제 2 범프들(50)이 각각 형성된다. 제 2 범프들(50)은 플립칩본딩 직전에 플럭스를 이용하여 리플로우 처리된다. 제 2 범프들(50)이 배열된 제 2 범프 어레이부의 외측 가장자리를 따라 폴리이미드 재질의 고분자로 이루어진 제 2 스토퍼들(23)이 메사(mesa) 형상으로 배치되며 제 1 스토퍼들(13)에 대응하여 접촉한다. 제 2 스토퍼들(23)이 제 2 범프들(50)보다 강한 강도를 갖는다.Further, a readout circuit (not shown) for processing a signal output from the infrared detection element of the first substrate 10 and outputting an image signal is formed on the second substrate 20 made of silicon. Five pads 21 made of aluminum are formed on a portion of the second substrate 20, and a protective film (not shown), such as an oxide film, is formed on the second substrate 20 in the remaining region except for the pads 21. Is formed. Second bumps 50, for example, of indium material, are formed on the pads 21, respectively. The second bumps 50 are reflowed using flux just before flip chip bonding. Along the outer edges of the second bump array portion where the second bumps 50 are arranged, second stoppers 23 made of a polymer of polyimide material are disposed in a mesa shape, and are attached to the first stoppers 13. Correspondingly. The second stoppers 23 have a stronger strength than the second bumps 50.
한편, 도면에 도시되지 않았으나 UBM가 패드들(21)과 제 2 범프들(50) 사이에 개재되어 형성됨은 자명한 사실이다. 설명의 편의상 도면에서 제 1, 2 기판에 제 1, 2 범프들이 5개씩 배치된 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개가 배치된다.Meanwhile, although not shown in the drawing, it is obvious that the UBM is formed between the pads 21 and the second bumps 50. For convenience of description, five first and second bumps are arranged on each of the first and second substrates in the drawings, but in fact, many more are arranged.
이와 같이 구성된 적외선 검출기의 플립칩본딩 구조에서는 제 1, 2 스토퍼들(13),(23)이 동일 수직선 상에서 상, 하로 대응하며 접촉하므로 제 1, 2 기판들(10),(20)이 좌, 우측 중 일측으로 하향 경사지지 않고 평형을 이룬다.In the flip chip bonding structure of the infrared detector configured as described above, since the first and second stoppers 13 and 23 correspond to each other up and down on the same vertical line, the first and second substrates 10 and 20 are left. , Equilibrium is not inclined downward to one side of the right side.
따라서, 제 1, 2 기판들(10),(20) 사이의 최소 간격이 제 1, 2 스토퍼들(13),(23)의 총 높이에 의해 일정하게 확보될 수 있다. 또한, 제 1, 2 범프들(40),(50)이 과다하게 눌러져 이웃한 제 1 범프들(40)이 서로 단락하거나, 이웃한 제 2 범프들(50)이 서로 단락할 가능성이 낮아진다. 더욱이, 제 1, 2 기판들(10),(20) 사이의 충분한 간격을 유지 가능하므로 제 1, 2 범프들(40),(50)의 접합력이 강화되고 나아가 열적 스트레스에 대한 내구성이 향상된다.Therefore, the minimum spacing between the first and second substrates 10 and 20 can be constantly ensured by the total height of the first and second stoppers 13 and 23. In addition, the first and second bumps 40 and 50 are excessively pressed to reduce the possibility of neighboring first bumps 40 shorting each other or neighboring second bumps 50 shorting each other. Furthermore, since sufficient spacing between the first and second substrates 10 and 20 can be maintained, the bonding force of the first and second bumps 40 and 50 is enhanced and furthermore, the durability against thermal stress is improved. .
이하, 본 발명에 의한 반도체장치의 플립칩본딩 구조 제조방법을 도 4 내지 도 7 및 도 8을 참조하여 상세히 설명하기로 한다. 도 3의 부분과 동일 구성 및 동일 작용의 부분에 동일 부호를 부여한다. 설명의 편의상, 도 3의 제 2 기판에 범프를 제조하는 방법을 기준으로 설명하기로 한다.Hereinafter, a method of manufacturing a flip chip bonding structure of a semiconductor device according to the present invention will be described in detail with reference to FIGS. 4 to 7 and 8. The same code | symbol is attached | subjected to the part of the same structure and the same action as the part of FIG. For convenience of description, a description will be given based on a method of manufacturing a bump on the second substrate of FIG. 3.
도 4를 참조하면, 먼저, 도 3의 제 1 기판(10)의 적외선 검출소자로부터 출력되는 신호를 순차적으로 처리하여 영상신호를 출력하는 리드아웃회로(도시 안됨)를 제 2 기판(20)에 형성하고 또한 도전층인 패드들(21)을 5개 형성한다. 여기서, 설명의 편의상 제 2 기판에 패드를 5개씩 형성한 것을 도시하고 있으나 실제로는 이보다 훨씬 많은 여러 개 형성된다. 이어서, 패드들(21)을 포함한 기판(20)의 전면에 보호막(도시 안됨), 예를 들어 산화막을 적층하고, 사진식각공정을 이용하여 패드들(21)을 노출하기 위한 부분의 보호막을 그 아래의 패드들(21)이 노출될 때까지 식각하여 제 2 기판(20)을 준비 완료한다.Referring to FIG. 4, first, a readout circuit (not shown) for sequentially processing signals output from the infrared detection element of the first substrate 10 of FIG. 3 and outputting an image signal to the second substrate 20. And five pads 21, which are conductive layers, are formed. Here, although five pads are formed on the second substrate for convenience of description, many more are actually formed. Subsequently, a protective film (not shown), for example, an oxide film is stacked on the entire surface of the substrate 20 including the pads 21, and a protective film of a portion for exposing the pads 21 is formed by using a photolithography process. The second substrate 20 is prepared by etching until the pads 21 below are exposed.
그런 다음, 패드들(21)을 포함한 기판(20)의 전면 상에 UBM(under bump metallurgy)(22)를 위한 도전층, 예를 들어 하층으로부터 순차적으로 적층한Au/Ni/Ti의 적층구조를 갖는 다층의 도전층을 적층한다. 이어서, 사진식각공정에 의해 각각의 패드들(21) 상에 UBM(22)의 패턴을 남기고 나머지 부분의 UBM(22)을 제거한다.Then, a stacked structure of Au / Ni / Ti sequentially stacked from a conductive layer for the under bump metallurgy (UBM) 22, for example, the lower layer, on the front surface of the substrate 20 including the pads 21. The multilayer conductive layer which has is laminated | stacked. Subsequently, a pattern of the UBM 22 is left on each of the pads 21 by a photolithography process, and the remaining portion of the UBM 22 is removed.
도 5를 참조하면, UBM의 패턴이 형성 완료되고 나면, 사진공정에 의해 UBM(22)의 패턴이 형성된 제 2 범프 어레이부의 외측 가장자리를 따라 제 2 스토퍼들(23)을 예를 들어 10μm의 높이를 갖는 메사 형상으로 형성한다. 여기서, 제 2 스토퍼들(23)은 제 1 기판(10)에 형성될 제 1 스토퍼들(13)과의 접촉에 따른 총 높이에 따라 결정되는 제 1, 2 기판(10),(20) 사이의 간격을 고려하여 원하는 높이를 갖는 것이 바람직하다. 제 2 스토퍼들(23)은 폴리이미드 재질과 같은 고분자로서 후속 공정에서 형성될 제 2 범프들(50)보다 높은 강도를 갖는 것이 바람직하다.Referring to FIG. 5, once the pattern of the UBM is formed, the height of the second stoppers 23 is 10 μm along the outer edge of the second bump array portion in which the pattern of the UBM 22 is formed by a photographic process. It is formed into a mesa shape having. Here, the second stoppers 23 are between the first and second substrates 10 and 20 that are determined according to the total height of the contact with the first stoppers 13 to be formed on the first substrate 10. It is desirable to have a desired height in consideration of the interval of. The second stoppers 23 may be a polymer such as a polyimide material and have a higher strength than the second bumps 50 to be formed in a subsequent process.
도 6을 참조하면, 제 2 스토퍼들(23)이 형성 완료되고 나면, 통상적인 리프트오프(lift off) 공정에 의해 UBM(22)의 패턴 상에 예를 들어 인듐 또는 금(Au) 재질로 이루어진, 10μm 높이의 제 2 범프들(50)을 형성한다. 이후, 제 2 범프들(50)을 통상의 리플로우 공정으로 처리하여 도 7에 도시된 바와 같이, 반구형 또는 초 반구형으로 변형한다. 이때, 리플로우 처리된 제 2 범프들(50)은 약 30μm의 높이를 갖는다.Referring to FIG. 6, once the second stoppers 23 have been formed, an indium or Au material, for example, may be formed on the pattern of the UBM 22 by a conventional lift off process. To form second bumps 50 having a height of 10 μm. The second bumps 50 are then subjected to a conventional reflow process to deform to hemispherical or ultra hemispherical, as shown in FIG. 7. At this time, the reflowed second bumps 50 have a height of about 30 μm.
한편, 도 3의 제 1 기판(10)의 제 1 범프 어레이부에 패드들(11)을 형성하고 제 1 범프 어레이부의 외측 가장자리를 따라 제 1 스토퍼들(13)을 형성하고 패드들(11) 상에 리플로우되지 않은 제 1 범프들(40)을 형성한다. 여기서, 제 1 스토퍼들(13)을 제 1 범프들(40)보다 낮은 높이로 형성한다. 이에 대한 상세한 기술은 설명의 편의상 설명의 중복을 피하기 위해 생략하기로 한다.Meanwhile, the pads 11 are formed in the first bump array portion of the first substrate 10 of FIG. 3, and the first stoppers 13 are formed along the outer edge of the first bump array portion. Form first bumps 40 that are not reflowed on. Here, the first stoppers 13 are formed at a lower height than the first bumps 40. Detailed description thereof will be omitted for convenience of description in order to avoid duplication of description.
이후, 콜드웰딩 서모콤프레션(cold welding thermocompression) 공정을 이용하여 제 1, 2 스토퍼들(13),(23)을 접촉할 때까지 제 1, 2 기판(10),(20)의 제 1, 2 범프들(40),(50)을 대응하여 압착함으로써 제 1, 2 범프들(40),(50)을 전기적으로 연결한다.Subsequently, the first and second substrates 10 and 20 of the first and second substrates 10 and 20 are contacted until the first and second stoppers 13 and 23 are contacted using a cold welding thermocompression process. The first and second bumps 40 and 50 are electrically connected to each other by pressing the two bumps 40 and 50 correspondingly.
따라서, 플립칩본딩 완료한 제 1, 2 기판(10),(20) 사이에 제 1, 2 스토퍼들(13),(23)이 존재하므로 제 1, 2 기판(10),(20)의 최소 간격이 제 1, 2 스토퍼들(13),(23)의 총 높이에 의해 일정하게 유지된다. 이는 하이브리드 칩의 열정 스트레스에 대한 내구성을 향상시킨다.Accordingly, since the first and second stoppers 13 and 23 exist between the first and second substrates 10 and 20 that have been flip-chip bonded, the first and second substrates 10 and 20 may be formed. The minimum spacing is kept constant by the total height of the first and second stoppers 13, 23. This improves the endurance stress of hybrid chips.
아울러, 제 1, 2 기판(10),(20)이 종래와 달리 경사지지 않고 평형을 이룬다. 혹시나 제 1, 2 기판(10),(20)이 평형을 이루지 못하고 약간 경사지는 경우가 발생하더라도 종래와 달리 이웃한 제 1 범프들(40),(50)이 단락하거나, 대응하는 제 1, 2 범프들(40),(50)이 전기적으로 연결되지 않는 본딩 불량이 방지된다.In addition, the first and second substrates 10 and 20 form an equilibrium without being inclined unlike the prior art. If the first and second substrates 10 and 20 do not equilibrate and are slightly inclined, the neighboring first bumps 40 and 50 may be shorted or corresponding first, Bonding failure in which the two bumps 40 and 50 are not electrically connected is prevented.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 적외선 검출소자가 배열되고 범프들을 갖는 기판과, 상기 적외선 검출소자로부터의 신호를 처리하는 리드아웃회로가 형성되고 범프들을 갖는 기판에 각각 폴리이미드 재질의 스토퍼를 각각 형성함으로써 대응하는 스토퍼들이 상, 하로 서로 접촉할 때까지 기판들의 범프들을 플립칩본딩할 때 이들 기판들 사이의 간격이 접촉된 스토퍼들의 총 높이에 의해 일정하게 유지된다.As described above, according to the present invention, a stopper made of polyimide material is formed on a substrate having an infrared detection element arranged thereon and bumps, and a readout circuit for processing a signal from the infrared detection element formed thereon and having bumps. The respective spacing between the substrates is kept constant by the total height of the contacted stoppers when flip chip bonding the bumps of the substrates until the corresponding stoppers are in contact with each other up and down by forming the respective ones.
따라서, 플립칩본딩 완료한 기판들이 서로 평형을 이루며 최소 간격을 유지한다. 그 결과 해당 기판의 이웃한 범프들이 단락하지 않고, 대응하는 범프들이 연결되지 않는 불량 현상이 방지된다. 또한, 하이브리드 칩의 열적 스트레스에 대한 내구성이 향상된다.Accordingly, the flip chip bonded substrates are balanced with each other to maintain a minimum gap. As a result, a defective phenomenon in which neighboring bumps of the substrate do not short-circuit and corresponding bumps are not connected is prevented. In addition, the durability against thermal stress of the hybrid chip is improved.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053762A KR100311979B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053762A KR100311979B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048886A KR20010048886A (en) | 2001-06-15 |
| KR100311979B1 true KR100311979B1 (en) | 2001-11-05 |
Family
ID=19622625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990053762A KR100311979B1 (en) | 1999-11-30 | 1999-11-30 | infrared detector and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100311979B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028216A (en) * | 2015-07-28 | 2017-02-02 | 新光電気工業株式会社 | Mounting structure and manufacturing method therefor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095036A (en) * | 2002-06-11 | 2003-12-18 | 주식회사 칩팩코리아 | Solder bump interconnection method of flip chip package |
-
1999
- 1999-11-30 KR KR1019990053762A patent/KR100311979B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028216A (en) * | 2015-07-28 | 2017-02-02 | 新光電気工業株式会社 | Mounting structure and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010048886A (en) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI278073B (en) | Semiconductor device | |
| US7382049B2 (en) | Chip package and bump connecting structure thereof | |
| US5448114A (en) | Semiconductor flipchip packaging having a perimeter wall | |
| JP4512545B2 (en) | Multilayer semiconductor module | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JP3186941B2 (en) | Semiconductor chips and multi-chip semiconductor modules | |
| US7525201B2 (en) | Semiconductor chip having solder bumps and dummy bumps | |
| US8680635B2 (en) | CMOS image sensor big via bonding pad application for AICu process | |
| US7262510B2 (en) | Chip package structure | |
| US20070164447A1 (en) | Semiconductor package and fabricating method thereof | |
| JP2001338947A (en) | Flip chip type semiconductor device and its manufacturing method | |
| JP2008042899A (en) | Structure of image sensor module and method for manufacturing wafer level package | |
| US7679188B2 (en) | Semiconductor device having a bump formed over an electrode pad | |
| US7518241B2 (en) | Wafer structure with a multi-layer barrier in an UBM layer network device with power supply | |
| JP2010199148A (en) | Semiconductor sensor device and method of manufacturing thereof, package and method of manufacturing thereof, module and method of manufacturing thereof, and electronic device | |
| JP5143211B2 (en) | Semiconductor module | |
| US20120168961A1 (en) | Semiconductor device | |
| JP7444850B2 (en) | Semiconductor device, imaging device, and semiconductor device manufacturing method | |
| JP5975040B2 (en) | Imaging device and manufacturing method thereof | |
| JP3872648B2 (en) | Semiconductor device, method for manufacturing the same, and electronic device | |
| JP5060038B2 (en) | Electronic circuit device and manufacturing method thereof | |
| US5996221A (en) | Method for thermocompression bonding structures | |
| US8227915B2 (en) | Bump structure, chip package structure including the same and method of manufacturing the same | |
| KR100311979B1 (en) | infrared detector and method for manufacturing the same | |
| JP6071613B2 (en) | Semiconductor substrate, semiconductor device, imaging device, and imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040924 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |