KR100309921B1 - Liquid crystal display and a manufacturing method thereof - Google Patents
Liquid crystal display and a manufacturing method thereof Download PDFInfo
- Publication number
- KR100309921B1 KR100309921B1 KR1019980051218A KR19980051218A KR100309921B1 KR 100309921 B1 KR100309921 B1 KR 100309921B1 KR 1019980051218 A KR1019980051218 A KR 1019980051218A KR 19980051218 A KR19980051218 A KR 19980051218A KR 100309921 B1 KR100309921 B1 KR 100309921B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- amorphous silicon
- line
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 122
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 2
- 239000012044 organic layer Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 5
- 239000011651 chromium Substances 0.000 abstract description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052804 chromium Inorganic materials 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
액정 표시 장치에 있어서, 기판 위에 게이트선, 공통 전극선 등을 형성하고, 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층, 크롬 등으로 이루어진 제1 금속층, 알루미늄 등으로 이루어진 제2 금속층을 차례로 적층하고, 제1 및 제2 금속층을 동시에 패터닝하여 데이터선, 화소 전극, 소스 전극, 드레인 전극 등과 이들의 보조층을 형성한다. 보조층을 마스크로 하여 도핑된 비정질 규소층을 식각하고, 보호막을 적층하고, 보호막, 비정질 규소층, 게이트 절연막을 동시에 패터닝한 다음, 유기 절연막을 적층하여 평탄화한다. 이렇게 하면, 액정 표시 장치 제조를 위해 거쳐야할 사진 식각 공정 수를 3회 또는 4회로 줄일 수 있어서 공정을 단순화할 수 있고, 비정질 규소층을 절연막으로 활용할 수 있어서 층간 절연도를 높일 수 있다.In the liquid crystal display device, a gate line, a common electrode line, and the like are formed on a substrate, and a gate insulating film, an amorphous silicon layer, a doped amorphous silicon layer, a first metal layer made of chromium, etc., a second metal layer made of aluminum, etc. are sequentially stacked. The first and second metal layers are simultaneously patterned to form auxiliary lines thereof such as data lines, pixel electrodes, source electrodes, drain electrodes, and the like. The doped amorphous silicon layer is etched using the auxiliary layer as a mask, the protective film is laminated, the protective film, the amorphous silicon layer and the gate insulating film are simultaneously patterned, and then the organic insulating film is laminated and planarized. In this way, the number of photolithography processes to be passed for manufacturing the liquid crystal display can be reduced three or four times, thereby simplifying the process, and the amorphous silicon layer can be used as an insulating layer, thereby increasing interlayer insulation.
Description
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 공통 전극과 화소 전극을 동일한 기판 위에 형성하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same in which a common electrode and a pixel electrode are formed on the same substrate.
그러면 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.The manufacturing method of the conventional thin film transistor substrate for liquid crystal display devices is demonstrated.
투명한 절연 기판 위에 금속을 증착하고 사진 식각하여 게이트 전극을 포함하는 게이트 배선 및 공통 전극 배선을 형성하고, 그 위에 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층을 차례로 증착하고 사진 식각하여 게이트 전극 상부의 게이트 절연막 위에 비정질 규소층과 도핑된 비정질 규소층의 섬을 형성한다. 여기에 다시, 금속을 증착하고 사진 식각하여 소스 전극 및 드레인 전극을 포함하는 데이터 배선과 드레인 전극과 연결되는 화소 전극을 함께 형성한다.Metal is deposited on the transparent insulating substrate and photo-etched to form a gate wiring including a gate electrode and a common electrode wiring, and then a gate insulating film, an amorphous silicon layer, and a doped amorphous silicon layer are sequentially deposited and photo-etched on the gate electrode. An island of an amorphous silicon layer and a doped amorphous silicon layer is formed on the gate insulating film of the film. Here, the metal is deposited and photo-etched to form a data line including a source electrode and a drain electrode and a pixel electrode connected to the drain electrode.
이 때, 데이터 배선 및 화소 전극을 형성하는 금속으로는 소스 전극 및 드레인 전극과 도핑된 비정질 규소층간의 접촉 저항을 줄이기 위해 크롬(Cr) 등의 비교적 저항이 큰 재료를 사용하며, 화소 전극 부분에서의 큰 단차로 인한 배향 불량이 발생하는 것을 방지하기 위하여 금속층의 두께를 50㎚ 이하가 되도록 하므로 데이터선의 저항이 지나치게 크다. 이러한 문제를 해결하기 위하여 알루미늄 합금 등의 금속을 200㎚ 정도로 증착하고 사진 식각하여 데이터선 보조층 및 소스 전극 보조층을 형성한다.In this case, a relatively high resistance material such as chromium (Cr) is used as the metal for forming the data wiring and the pixel electrode to reduce contact resistance between the source electrode and the drain electrode and the doped amorphous silicon layer. The thickness of the metal layer is set to 50 nm or less in order to prevent the occurrence of orientation defects due to the large step, so that the resistance of the data line is too large. In order to solve this problem, a metal such as an aluminum alloy is deposited to about 200 nm and photo-etched to form a data line auxiliary layer and a source electrode auxiliary layer.
계속하여, 소스 전극 보조층 및 드레인 전극을 마스크(mask)로 하여 도핑된비정질 규소층을 식각함으로서 양편으로 분리하고, 질화 규소 등을 증착하여 보호막을 형성한 후, 보호막을 사진 식각하여 게이트선 패드와 데이터선 패드 상부의 보호막 및 게이트 절연막을 제거하여 접촉구를 형성한다.Subsequently, the doped amorphous silicon layer is etched by using the source electrode auxiliary layer and the drain electrode as a mask, and then separated on both sides, a silicon nitride or the like is deposited to form a protective film, and the protective film is photo-etched to form a gate line pad. And a protective film and a gate insulating film over the data line pad are removed to form a contact hole.
이와 같이, 공통 전극과 화소 전극을 동일한 기판 위에 형성하는 액정 표시 장치를 제조하는 종래의 방법에서는 감광제 도포, 마스크 정렬, 노광, 감광제 현상, 식각 등의 복잡한 단계를 거쳐야 하는 사진 식각 공정을 5번 진행하여야 한다.As described above, in the conventional method of manufacturing a liquid crystal display device in which a common electrode and a pixel electrode are formed on the same substrate, a photolithography process that requires a complicated process such as photosensitive agent application, mask alignment, exposure, photosensitive agent development, and etching, is performed five times. shall.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치를 제조하기 위하여 거쳐야 하는 사진 식각 공정의 횟수를 감소시켜 공정을 단순화하는 것이다.The technical problem to be achieved by the present invention is to simplify the process by reducing the number of photolithography process to go through to manufacture a liquid crystal display device.
본 발명이 이루고자 하는 다른 과제는 액정 표시 장치용 박막 트랜지스터 기판에서의 층간 절연도를 증가시키는 것이다.Another object of the present invention is to increase the interlayer insulation degree in a thin film transistor substrate for a liquid crystal display device.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1;
도 3은 도 1의 Ⅲ-Ⅲ'선에 대한 단면도이고,3 is a cross-sectional view taken along line III-III 'of FIG. 1,
도 4는 도 1의 Ⅳ-Ⅳ'선에 대한 단면도이고,4 is a cross-sectional view taken along line IV-IV 'of FIG. 1,
도 5, 도 7, 도 9는 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 차례로 나타낸 배치도이고,5, 7, and 9 are layout views sequentially showing a process of manufacturing a thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention,
도 6a, 도 6b, 도 6c는 각각 도 5의 Ⅵa-Ⅵa'선, Ⅵb-Ⅵb'선, Ⅵc-Ⅵc'선에 대한 단면도이고,6A, 6B, and 6C are cross-sectional views taken along lines VIa-VIa ', VIb-VIb', and VIc-VIc 'of FIG. 5, respectively.
도 8a, 도 8b, 도 8c는 각각 도 7의 Ⅷa-Ⅷa'선, Ⅷb-Ⅷb'선, Ⅷc-Ⅷc'선에 대한 단면도이고,8A, 8B, and 8C are cross-sectional views taken along the lines 'a-'a', 'b-'b', and 'c-'c' of FIG. 7, respectively.
도 10a, 도 10b, 도 10c는 각각 도 9의 Ⅹa-Ⅹa'선, Ⅹb-Ⅹb'선, Ⅹc-Ⅹc'선에 대한 단면도이다.10A, 10B, and 10C are cross-sectional views taken along line Xa-Xa ', Xb-Xb', and Xc-Xc 'in Fig. 9, respectively.
이러한 과제를 해결하기 위하여 본 발명에서는 게이트 절연막, 비정질 규소층, 제1 및 제2 금속층을 차례로 적층한 후 사진 식각하여 데이터선, 소스 전극, 드레인 전극, 화소 전극 등과 이들의 보조층을 동시에 패터닝(patterning)하고, 보조층 위에 보호막을 적층하고 보호막, 비정질 규소층, 게이트 절연막을 동시에 사진 식각하여 패터닝하고, 유기 절연막을 적층한다.In order to solve this problem, in the present invention, the gate insulating film, the amorphous silicon layer, the first and the second metal layers are sequentially stacked and then photo-etched to simultaneously pattern the data lines, the source electrode, the drain electrode, the pixel electrode, and the like and the auxiliary layers thereof. patterning), a protective film is laminated on the auxiliary layer, the protective film, the amorphous silicon layer and the gate insulating film are simultaneously photo-etched and patterned, and the organic insulating film is laminated.
구체적으로는, 절연 기판 위에 게이트선, 공통 전극, 공통 전극선을 형성하는 단계, 게이트 절연막, 비정질 규소층을 차례로 적층하는 단계, 비정질 규소층 위에 제1 금속과 제2 금속을 차례로 적층하고 패터닝하여 데이터선, 소스 전극, 드레인 전극, 화소 전극과 이들의 보조층을 동시에 형성하는 단계, 보호막을 적층하는 단계, 보호막, 비정질 규소층 및 게이트 절연막을 동시에 패터닝하는 단계, 유기 절연막을 형성하는 단계를 거쳐 액정 표시 장치를 제조한다.Specifically, forming a gate line, a common electrode, and a common electrode line on an insulating substrate, sequentially laminating a gate insulating film and an amorphous silicon layer, and sequentially stacking and patterning a first metal and a second metal on the amorphous silicon layer. Forming a line, a source electrode, a drain electrode, a pixel electrode and an auxiliary layer thereof simultaneously, laminating a protective film, simultaneously patterning a protective film, an amorphous silicon layer and a gate insulating film, and forming an organic insulating film Manufacture a display device.
이 때, 게이트 절연막과 비정질 규소층을 적층하는 단계 다음에 접촉층을 적층하는 단계를 더 포함하고, 데이터선, 소스 전극, 드레인 전극, 화소 전극과 이들의 보조층을 동시에 형성하는 단계 다음에 접촉층을 식각하는 단계를 더 포함할 수 있고, 데이터선, 소스 전극, 드레인 전극, 화소 전극과 이들의 보조층을 동시에 형성하는 단계 다음에 데이터선 패드 위의 보조층을 제거하는 단계를 더 포함할 수도 있으며, 유기 절연막을 형성하는 방법으로는 감광성 수지를 이용하는 방법, 유기 절연막을 인쇄하는 방법 등을 사용할 수 있다.In this case, the method may further include laminating a gate insulating film and an amorphous silicon layer, followed by laminating a contact layer, and simultaneously forming a data line, a source electrode, a drain electrode, a pixel electrode, and an auxiliary layer thereof. The method may further include etching the layer, and further comprising: simultaneously forming the data line, the source electrode, the drain electrode, the pixel electrode, and an auxiliary layer thereof, followed by removing the auxiliary layer on the data line pad. As a method of forming an organic insulating film, the method of using photosensitive resin, the method of printing an organic insulating film, etc. can be used.
이러한 제조 공정을 통하여 한 쪽 끝에 게이트선 패드가 연결되어 있는 게이트선이 절연 기판 위에 형성되어 있고, 세로 방향으로 뻗어 있는 공통 전극을 연결하고 있는 공통 전극선이 게이트선과 평행하게 형성되어 있으며, 한 쪽 끝에 데이터선 패드가 연결되어 있는 데이터선이 게이트선과 교차하고 있으며, 소스 전극이 데이터선과 연결되어 있고, 공통 전극선과 일부가 중첩되어 있는 화소 전극이 공통 전극과 평행하게 형성되어 있으며, 드레인 전극이 화소 전극에 연결되어 있고, 보조층이 데이터선의 데이터선 패드를 제외한 부분, 소스 전극, 드레인 전극 및 화소 전극의 위에 이들과 동일한 패턴으로 형성되어 있으며, 비정질 규소층이 데이터선, 소스 전극, 드레인 전극 및 화소 전극의 아래에 이들의 패턴을 따라 형성되어 있고, 게이트 절연막이 비정질 규소층의 아래에 비정질 규소층과 동일한 패턴으로 형성되어 있고, 데이터선 패드를 노출시키는 접촉구를 가지는 보호막이 데이터선, 소스 전극, 드레인 전극 및 공통 전극선과 중첩되는 화소 전극 상부의 보조층과 데이터선의 데이터선 패드를 덮고 있으며, 데이터선 패드와 게이트선 패드를 노출시키는 접촉구를 가지는 유기 절연막이 보호막 위의 기판 전면에 적층되어 있는 구조의 액정 표시 장치용 박막 트랜지스터 기판을 마련하였다.Through this manufacturing process, a gate line having a gate line pad connected to one end is formed on an insulating substrate, and a common electrode line connecting a common electrode extending in the vertical direction is formed in parallel with the gate line. The data line, to which the data line pad is connected, intersects the gate line, the source electrode is connected to the data line, and the pixel electrode, which partially overlaps the common electrode line, is formed in parallel with the common electrode, and the drain electrode is the pixel electrode. The auxiliary layer is formed on the portions except the data line pad of the data line, the source electrode, the drain electrode, and the pixel electrode in the same pattern, and the amorphous silicon layer is connected to the data line, the source electrode, the drain electrode, and the pixel. It is formed below these electrodes along these patterns, and a gate insulating film A protective layer formed under the amorphous silicon layer in the same pattern as the amorphous silicon layer and having a contact hole for exposing the data line pad, wherein the protective layer overlaps the data line, the source electrode, the drain electrode, and the common electrode line; A thin film transistor substrate for a liquid crystal display device having a structure in which an organic insulating film covering a data line pad of a data line and having a contact hole for exposing the data line pad and the gate line pad is stacked on the entire surface of the substrate on the protective film.
이 때, 보조층은 데이터선 패드 위에까지 연장 형성할 수 있고, 비정질 규소층과 데이터선, 소스 전극, 드레인 전극, 화소 전극 및 화소 전극 본체의 사이에 비정질 규소층과 동일한 패턴으로 접촉층을 더 형성할 수도 있고, 게이트 절연막, 비정질 규소층, 보호막은 게이트선 패드 위에까지 연장 형성하고 게이트선 패드를 노출시키는 접촉구를 가지도록 할 수 있다.In this case, the auxiliary layer may extend to the data line pad, and the contact layer may be further formed between the amorphous silicon layer and the data line, the source electrode, the drain electrode, the pixel electrode, and the pixel electrode body in the same pattern as the amorphous silicon layer. The gate insulating film, the amorphous silicon layer, and the protective film may be formed to extend over the gate line pad and have contact holes for exposing the gate line pad.
그러면 먼저 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이고, 도 3은 도 1의 Ⅲ-Ⅲ'선에 대한 단면도이고, 도 4는 도 1의 Ⅳ-Ⅳ'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II-II 'of FIG. 1, and FIG. 3 is taken along line III-III ′ of FIG. 1. 4 is a cross-sectional view taken along line IV-IV 'of FIG. 1.
투명한 절연 기판(100) 위에 가로 방향으로 뻗어 있는 게이트선(300)과 공통 전극선(200), 게이트선(300)을 외부 구동 회로(도시하지 않음)와 연결하기 위한 게이트선 패드(310), 공통 전극선(200)에서 세로 방향으로 뻗어 나온 공통 전극(210)이 형성되어 있다. 게이트선(300)과 공통 전극선(200)의 위에는 세로 방향으로 뻗어 있는 데이터선(600), 데이터선(600)의 가지인 소스 전극(620), 세로 방향으로뻗어 있고 공통 전극선(200)과 교차하고 있는 화소 전극(810), 화소 전극(810)을 하나로 묶고 있는 화소 전극 본체(800), 화소 전극 본체(800)가 연결되어 있는 드레인 전극(820), 데이터선(600)을 외부 구동 회로(도시하지 않음)에 연결하기 위한 데이터선 패드(610) 등이 형성되어 있고, 이들은 게이트 절연막(400), 비정질 규소층(500) 및 도핑된 비정질 규소층(510)의 3중층에 의하여 게이트선(300) 및 공통 전극선(200)과 절연되어 있다.A gate line pad 310 for connecting the gate line 300, the common electrode line 200, and the gate line 300 to an external driving circuit (not shown) that extends in the horizontal direction on the transparent insulating substrate 100, and common The common electrode 210 extending in the vertical direction from the electrode line 200 is formed. On the gate line 300 and the common electrode line 200, the data line 600 extending in the vertical direction, the source electrode 620 which is a branch of the data line 600, and extend in the vertical direction and cross the common electrode line 200. The pixel electrode 810, the pixel electrode body 800 which holds the pixel electrode 810 together, the drain electrode 820 to which the pixel electrode body 800 is connected, and the data line 600 are connected to an external driving circuit ( A data line pad 610 or the like is formed for connection to the gate line (not shown), and the gate line (3) is formed by a triple layer of the gate insulating film 400, the amorphous silicon layer 500, and the doped amorphous silicon layer 510. 300 and the common electrode line 200 are insulated from each other.
여기서, 3중층은 아래로부터 차례로 게이트 절연막(400), 비정질 규소층(500), 도핑된 비정질 규소층(510)의 순으로 적층되어 있고, 그 상부에 형성되어 있는 데이터선(600), 소스 전극(620), 드레인 전극(820), 화소 전극 본체(800), 화소 전극(810) 및 데이터선 패드(610)의 패턴과 동일한 패턴을 가진다. 이 때, 소스 전극(620)과 드레인 전극(820) 아래의 게이트 절연막(400) 및 비정질 규소층(500)은 소스 전극(620) 및 드레인 전극(820)의 패턴보다 더 폭이 넓게 형성되어서 하나로 연결되어 있고, 데이터선(600)과 데이터선 패드(610)의 아래 및 공통 전극선(200)과 화소 전극(810)이 중첩되는 부분의 게이트 절연막(400)과 비정질 규소층(500)도 그 위의 데이터선(600), 데이터선 패드(610) 및 화소 전극(810)보다 더 넓은 폭을 갖도록 형성되어 있다.Here, the triple layer is stacked in the order of the gate insulating film 400, the amorphous silicon layer 500, and the doped amorphous silicon layer 510 in order from the bottom, and the data line 600 and the source electrode formed thereon. 620, the drain electrode 820, the pixel electrode body 800, the pixel electrode 810, and the data line pad 610. In this case, the gate insulating layer 400 and the amorphous silicon layer 500 under the source electrode 620 and the drain electrode 820 are formed to be wider than the pattern of the source electrode 620 and the drain electrode 820. The gate insulating layer 400 and the amorphous silicon layer 500 connected to each other, and below the data line 600 and the data line pad 610, and where the common electrode line 200 and the pixel electrode 810 overlap. Is formed to have a wider width than the data line 600, the data line pad 610, and the pixel electrode 810.
또한 게이트선 패드(310)로부터 데이터선(600)과 교차하기 이전까지의 게이트선(300) 상부에도 게이트선(300)을 완전히 덮을 정도의 폭으로 게이트 절연막(400), 비정질 규소층(500)이 형성되어 있다.In addition, the gate insulating layer 400 and the amorphous silicon layer 500 are wide enough to completely cover the gate line 300 from the gate line pad 310 until the gate line 300 crosses the data line 600. Is formed.
데이터선(600), 소스 전극(620), 드레인 전극(820), 화소 전극 본체(800),화소 전극(810), 데이터선 패드(610)의 위에는 알루미늄 합금 등으로 이루어진 보조층(700, 720, 821, 801, 811, 710)이 형성되어 있고, 데이터선 보조층(700), 소스 전극 보조층(720), 드레인 전극 보조층(821), 데이터선 패드 보조층(710) 및 공통 전극선(200)과 화소 전극(810)이 중첩되는 부분의 화소 전극 보조층(811)의 위에는 보호막(900)이 그 하부의 보조층(700, 720, 821, 710, 811)을 완전히 덮도록 형성되어 있다.The auxiliary layers 700 and 720 made of aluminum alloy or the like on the data line 600, the source electrode 620, the drain electrode 820, the pixel electrode body 800, the pixel electrode 810, and the data line pad 610. , 821, 801, 811, 710, and a data line auxiliary layer 700, a source electrode auxiliary layer 720, a drain electrode auxiliary layer 821, a data line pad auxiliary layer 710, and a common electrode line ( The passivation layer 900 is formed to completely cover the auxiliary layers 700, 720, 821, 710, and 811 below the pixel electrode auxiliary layer 811 in a portion where the 200 and pixel electrodes 810 overlap. .
또한 게이트선 패드(310)로부터 데이터선(600)과 교차하기 이전까지의 게이트선(300) 상부에도 비정질 규소층(500)과 같은 폭으로 보호막(900)이 형성되어 있고, 게이트선 패드(310) 및 데이터선 패드(610) 상부의 보호막(900), 비정질 규소층(500) 및 게이트 절연막(400)은 제거되어 게이트선 패드(310)와 데이트선 패드 보조층(710)을 노출시키는 접촉구(910, 920)를 형성하고 있다.In addition, a passivation layer 900 is formed on the gate line 300 from the gate line pad 310 to the gate line 300 until it intersects with the data line 600, and has the same width as that of the amorphous silicon layer 500. And a contact hole exposing the gate line pad 310 and the data line pad auxiliary layer 710 by removing the passivation layer 900, the amorphous silicon layer 500, and the gate insulating layer 400 on the data line pad 610. 910 and 920 are formed.
여기서, 데이터선 패드 보조층(710)은 형성되어 있지 않을 수도 있고, 이 때에는 데이터선 패드(610)가 접촉구(920)를 통해 노출된다. 보호막(900) 위에는 게이트선 패드(310)와 데이터선 패드(610)를 제외한 기판(100) 전면에 걸쳐 유기 절연막(910)이 형성되어 있다.Here, the data line pad auxiliary layer 710 may not be formed, and in this case, the data line pad 610 is exposed through the contact hole 920. An organic insulating layer 910 is formed on the passivation layer 900 over the entire surface of the substrate 100 except for the gate line pad 310 and the data line pad 610.
이제, 도면을 참고로 하여 본 발명의 실시예에 따라 액정 표시 장치를 제조하는 방법을 설명한다.A method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention will now be described with reference to the drawings.
도 5, 도 7, 도 9는 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 공정을 순서에 따라 차례로 나타낸 배치도이고, 도 6a, 도 6b, 도 6c는 각각 도 5의 Ⅵa-Ⅵa'선, Ⅵb-Ⅵb'선, Ⅵc-Ⅵc'선에 대한 단면도이고,도 8a, 도 8b, 도 8c는 각각 도 7의 Ⅷa-Ⅷa'선, Ⅷb-Ⅷb'선, Ⅷc-Ⅷc'선에 대한 단면도이고, 도 10a, 도 10b, 도 10c는 각각 도 9의 Ⅹa-Ⅹa'선, Ⅹb-Ⅹb'선, Ⅹc-Ⅹc'선에 대한 단면도이다.5, 7, and 9 are layout views sequentially illustrating a process of manufacturing a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 6A, 6B, and 6C are VIA of FIG. 5, respectively. -VIa 'line, VIb-VIb' line, and VIc-VIc 'line sectional drawing, and FIG. 8A, FIG. 8B, FIG. 10A, 10B, and 10C are cross-sectional views taken along line Xa-Xa ', Xb-Xb', and Xc-Xc 'in Fig. 9, respectively.
먼저, 도 5 및 도 6a 내지 도 6c에 나타낸 바와 같이, 유리 등의 투명한 절연 기판(100) 위에 알루미늄 등의 도전성 물질을 증착하고 사진 식각하여 게이트선(300), 게이트선 패드(310), 공통 전극선(200), 공통 전극(210)을 형성하고, 그 위에 질화 규소 등의 절연 물질, 비정질 규소, n형 불순물로 도핑된 비정질 규소를 차례로 증착하여 게이트 절연막(400),비정질 규소층(500), 접촉층(510)을 형성한다.First, as shown in FIGS. 5 and 6A to 6C, a conductive material such as aluminum is deposited on the transparent insulating substrate 100 such as glass, and photo-etched to form the gate line 300, the gate line pad 310, and the common. The electrode line 200 and the common electrode 210 are formed, and an insulating material such as silicon nitride, amorphous silicon, and amorphous silicon doped with n-type impurities are sequentially deposited on the gate insulating film 400 and the amorphous silicon layer 500. The contact layer 510 is formed.
이어서, 도 7 및 도 8a 내지 도 8c에 나타낸 바와 같이, 접촉층(510) 위에 접촉층(510)과의 접촉 저항이 작은 크롬 등을 증착하고 이어서 도전성이 우수한 알루미늄 등의 물질을 증착한 후 이들 두 금속층을 동시에 사진 식각하여 데이터선(600), 데이터선 패드(610), 소스 전극(620), 드레인 전극(820), 화소 전극 본체(800) 및 화소 전극(810)과 함께 그 보조층(700, 710, 720, 821, 801, 811)을 형성한다.Subsequently, as shown in FIGS. 7 and 8A to 8C, chromium or the like having a small contact resistance with the contact layer 510 is deposited on the contact layer 510, followed by depositing a material such as aluminum having excellent conductivity. Photolithography is performed on the two metal layers at the same time so that the auxiliary layer (along with the data line 600, the data line pad 610, the source electrode 620, the drain electrode 820, the pixel electrode main body 800, and the pixel electrode 810). 700, 710, 720, 821, 801, 811.
여기에, 사진 식각을 통하여 데이터선 패드 보조층(710)을 제거하는 단계를 더 포함할 수 있다. 다시, 이들 보조층(700, 710, 720, 821, 801, 811)으로 가려지지 않은 접촉층(510)을 식각한 후, 보호막(900)을 증착한다.The method may further include removing the data line pad auxiliary layer 710 through photolithography. Again, the protective layer 900 is deposited after etching the contact layer 510 that is not covered by the auxiliary layers 700, 710, 720, 821, 801, and 811.
계속해서 감광제(1000)의 도포, 노광, 현상 과정을 통해, 도 9 및 도 10a 내지 도 10c에 나타낸 바와 같이, 데이터선(600), 데이터선 패드(610), 박막 트랜지스터, 게이트선 패드(310)로부터 데이터선(600)과 교차하는 지점 이전까지의 게이트선(300), 화소 전극(810)의 공통 전극선(200)과 교차하는 부분 등의 상부에만 감광제(1000)가 남도록 하고 식각하여 보호막(900), 비정질 규소층(500), 게이트 절연막(400)을 동시에 제거한다.Subsequently, as shown in FIGS. 9 and 10A to 10C, the data line 600, the data line pad 610, the thin film transistor, and the gate line pad 310 are applied to the photoresist 1000 through the application, exposure, and development processes. ) So that the photoresist 1000 remains only on the gate line 300 and the portion of the pixel electrode 810 that crosses the common electrode line 200 until the point where the data line 600 intersects, and is etched. 900, the amorphous silicon layer 500, and the gate insulating layer 400 are removed at the same time.
이 때, 식각은 건식 식각에 의하는 것이 좋다. 게이트선 패드(310)와 데이터선 패드 보조층(710)(데이터선 패드 보조층(710)을 제거한 경우에는 데이트선 패드(610))을 노출시키는 접촉구(910, 920)도 이 때 형성된다.In this case, the etching may be performed by dry etching. Contact holes 910 and 920 exposing the gate line pad 310 and the data line pad auxiliary layer 710 (the data line pad 610 when the data line pad auxiliary layer 710 is removed) are also formed at this time. .
마지막으로 유기 절연막(910)을 적층하여 평탄화한다. 유기 절연막(910)을 적층하는 방법으로는 다음과 같은 몇 가지 방법이 있다.Finally, the organic insulating layer 910 is stacked and planarized. There are several methods for stacking the organic insulating layer 910 as follows.
첫째로, 감광성 수지(photo sensitive resin)를 스핀 코팅(spin coating)으로 기판(100) 전면에 도포한 후 에지 빔 리무버(edge beam remover) 등을 사용한 노광 및 현상 과정을 통해 패드(310, 610) 부분의 유기 절연막(910)만을 제거하는 방법, 둘째로, 유기 절연막(910)을 활성 영역(화상을 표시하는 부분)에만 인쇄(printing)하는 방법, 셋째로, 유기 절연막(910)을 기판(100) 전면에 도포한 후 상부 기판(도시하지 않음)을 조립하고 액정 물질(도시하지 않음)을 주입하고 밀봉한 다음 유기 용재에 담가 밀봉제(도시하지 않음) 외부의 유기 절연막(910)만을 제거하는 방법 등이 있다. 이상에서, 유기 절연막 (910) 도포는 스핀 코팅에 의할 수 있다.First, after the photosensitive resin is coated on the entire surface of the substrate 100 by spin coating, the pads 310 and 610 are subjected to exposure and development using an edge beam remover or the like. A method of removing only the organic insulating film 910 of a portion, second, a method of printing the organic insulating film 910 only in an active region (a portion displaying an image), and third, a method of printing the organic insulating film 910 on a substrate 100 ) After coating on the front surface, an upper substrate (not shown) is assembled, a liquid crystal material (not shown) is injected and sealed, and then immersed in an organic solvent to remove only the organic insulating layer 910 outside the sealant (not shown). Method and the like. In the above, the coating of the organic insulating film 910 may be by spin coating.
이상과 같은 방법으로 액정 표시 장치를 제조하면 거쳐야할 사진 식각 공정수를 3회 또는 4회로 줄일 수 있어서 액정 표시 장치 제조 공정을 단순화할 수 있고, 비정질 규소층을 절연막으로 활용할 수 있어서 층간 절연도를 높일 수 있다.If the liquid crystal display device is manufactured in the above manner, the number of photo etching processes to be passed can be reduced three or four times, thereby simplifying the manufacturing process of the liquid crystal display device, and using an amorphous silicon layer as an insulating film. It can increase.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051218A KR100309921B1 (en) | 1998-11-27 | 1998-11-27 | Liquid crystal display and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051218A KR100309921B1 (en) | 1998-11-27 | 1998-11-27 | Liquid crystal display and a manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000034054A KR20000034054A (en) | 2000-06-15 |
| KR100309921B1 true KR100309921B1 (en) | 2002-10-25 |
Family
ID=19560004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980051218A KR100309921B1 (en) | 1998-11-27 | 1998-11-27 | Liquid crystal display and a manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309921B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970028753A (en) * | 1995-11-20 | 1997-06-24 | 김주용 | Manufacturing method of liquid crystal display element |
| KR980003475A (en) * | 1996-06-29 | 1998-03-30 | 양재신 | Gauges for inspection of automotive rear glass |
-
1998
- 1998-11-27 KR KR1019980051218A patent/KR100309921B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970028753A (en) * | 1995-11-20 | 1997-06-24 | 김주용 | Manufacturing method of liquid crystal display element |
| KR980003475A (en) * | 1996-06-29 | 1998-03-30 | 양재신 | Gauges for inspection of automotive rear glass |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000034054A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100212288B1 (en) | Thin film transistor and manufacture thereof | |
| JP4275201B2 (en) | Manufacturing method of active matrix liquid crystal display device | |
| KR100372306B1 (en) | Manufacturing Method of Thin Film Transistor | |
| JP4131297B2 (en) | Manufacturing method of liquid crystal display device | |
| US6682961B1 (en) | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof | |
| JP2000162646A (en) | Production of thin-film transistor substrate for liquid crystal display device | |
| KR100558714B1 (en) | Liquid crystal display and fabricating method thereof | |
| KR100325668B1 (en) | A manufacturing method of thin film transistor array panel for liquid crystal display | |
| KR100623977B1 (en) | MANUFACTURING METHOD of THIN FILM TRANSISTOR SUBSTRATE FOR LIQUID CRYSTAL DISPLAY | |
| KR20010010117A (en) | Manufacturing method of a thin film transistor array panel for liquid crystal display | |
| KR100580398B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100560975B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| KR100309921B1 (en) | Liquid crystal display and a manufacturing method thereof | |
| KR100601171B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| KR100623975B1 (en) | Photolithographic etching method of a thin film and manufacturing methods of a thin film transistor array panel for a liquid crystal display using the same | |
| KR100330097B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
| KR100338009B1 (en) | Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof | |
| KR100508022B1 (en) | Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof | |
| KR100590749B1 (en) | Thin Film Transistor Board for Liquid Crystal Display and Manufacturing Method | |
| KR100796747B1 (en) | A thin film transistor array substrate and a method for manufacturing the same | |
| KR100695295B1 (en) | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof | |
| KR100590755B1 (en) | Thin film transistor panels for liquid crystal display and method manufacturing the same | |
| KR100750920B1 (en) | A manufacturing method of a thin film transistor array panel | |
| KR20010010116A (en) | Thin film transistor array panel for liquid crystal display and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |