KR100308189B1 - 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로 - Google Patents

코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로 Download PDF

Info

Publication number
KR100308189B1
KR100308189B1 KR1019980038531A KR19980038531A KR100308189B1 KR 100308189 B1 KR100308189 B1 KR 100308189B1 KR 1019980038531 A KR1019980038531 A KR 1019980038531A KR 19980038531 A KR19980038531 A KR 19980038531A KR 100308189 B1 KR100308189 B1 KR 100308189B1
Authority
KR
South Korea
Prior art keywords
scan
signal
input
output
multiplexer
Prior art date
Application number
KR1019980038531A
Other languages
English (en)
Other versions
KR20000020103A (ko
Inventor
심규찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980038531A priority Critical patent/KR100308189B1/ko
Priority to US09/393,001 priority patent/US6374380B1/en
Publication of KR20000020103A publication Critical patent/KR20000020103A/ko
Application granted granted Critical
Publication of KR100308189B1 publication Critical patent/KR100308189B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

개시되는 본 발명의 스캔 체인 회로는 집적 회로 내에 구성되는 두 개의 블록간의 단방향, 양방향의 입출력 라인에 구성되어 어느 하나의 블록을 테스트하거나 또는 두 개의 블록을 모두 테스트하는 경우에 그 테스트 용이도(testability)를 증가시킬 수 있다. 두 블록간의 단방향 입출력 라인에 구성되는 경우에는 출력 신호를 캡처하거나 입력 신호를 드라이브 할 수 있으며, 양방향 입출력 라인에 구성되는 경우에도 입출력 신호의 캡처와 드라이브가 가능하다.

Description

코어 셀 기반의 집적 회로의 테스트 용이도를 증가시키기 위한 바운더리 스캔 회로(boundary scan circuit to improve the testability of core-cell based integrated circuits)
본 발명은 집적 회로(Integrated Circuit)의 테스트를 위한 바운더리 스캔 회로(boundary scan circuit)에 관한 것으로 구체적으로는 코어 셀 기반의 집적 회로의 테스트 용이도를 증가시키기 위한 바운더리 스캔 회로에 관한 것이다.
최근의 집적 회로(Intergrated Circuit; IC)의 디자인은 대부분 코어(core)를 기반으로 이루어지는 추세이다. 이는 SOC(System-On-a-Chip) 디자인 컨셉이 점차 일반화되고 있음을 보여주고 있는 것이다. 따라서 많은 IC 디자인에 CPU(Central Processing Unit) 코어뿐만 아니라 메모리 코어(memory core)나 아날로그 코어(analog core) 등이 빈번하게 사용되고 있다. 이외에도 여러 종류의 코어들이 여러 개씩 집적 회로에 내장되는 경우도 늘고 있다.
코어가 내장된 회로에서 코어 주변의 UDL(User Defined Logic)등과 같은 주변 회로들(이하, 글루 로직(glue logic)이라 함)의 테스트 용이도(testability)는 코어와 글루 로직간의 인터페이스 신호(interface signal)들의 접근 용이도(accessibility)에 의해 크게 영향을 받는다. 이러한 인터페이스 신호들을 외부 핀으로 빼내는 DA(Direct Access) 테스트 방법은 간단하고 효과적이다. DA 테스트 방법에 관해서는 V.Immaneni와 S.Raman의 "Direct access Test Scheme -Design of Block and Core Cells for Embedded ASIC"(Proc. of International Test Conference, pp.488-492, 1990)에 설명되어 있다. 그러나 이 경우에는 인터페이스 신호들의 개수가 많은 경우에는 과도한 핀 오버헤드(overhead)로 사용이 어려운 문제점이 있다.
현재 코어가 내장된 집적 회로에서 코어와 글루 로직의 테스트 방법 중에서 가장 일반화된 방법은 코어 주변에 절연 링(isolation ring)을 구성하는 방법이다. 이에 관해서는 B. Pouya와 N.A Touba의 "Partial Isolation Rings for Testing Embedded Core"(Proc. of VLSI Test Symposium, pp.10-16, 1997)에 설명되어 있다. 이 방법에 의하면, 코어와 글루 로직 간에 바운더리 스캔 체인(boundary scan chain)을 구성하여 코어와 글루 로직을 독립적으로 테스트한다. 그러므로 집적 회로에 과도한 핀 오버헤드도 발생하지 않으면서 테스트 용이도를 향상시킬 수 있다. 이러한 방법으로 IEEE 표준 1149.1(IEEE Standard Test Access Port and Boundary Scan Architecture, IEEE, Inc., New York, USA, 1990)의 바운더리 스캔 디자인이 적용될 수 있다. 그러나 TAP(Test Access Port) 컨트롤러의 구성이 필요하고 사용되는 바운더리 스캔 셀(boundary scan cell)들에 면적 오버헤드(area overhead)가 발생하는 단점이 있다. 특히, 양방향 포트(bidirectional port)에 바운더리 스캔을 구성하는 경우에는 입력, 출력 및 컨트롤 신호들의 입력측에 각각 바운더리 스캔 셀을 구성해야 한다.
이외에도 Matsuki의 미국 특허 USP 5,220, 281(Boundary Scan Cell for Bi-directional Input/Output terminals, Jun. 15, 1993)과 Simpson 등에 의한 미국 특허 USP 5,260,948(Bidirectional Boundary Scan Circuit, Nov.9, 1993) 그리고 Lee D.Whetsel의 미국 특허 USP 5,701,307(Low Overhead Input and Output Boundary Scan Cells, Dec.23, 1997) 등에도 상기와 같은 문제점을 해결하기 위한 논의가 있으나 IEEE 표준 1149.1을 따르기 위한 불가피한 핀 오버헤드가 발생하게 된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 코어 셀 기반의 집적 회로에서 최소한의 오버헤드로 코어와 그 주변에 구성되는 글루 로직간의 테스트 용이도를 각각 또는 동시에 증가시키기 위한 바운더리 스캔 회로를 제공하는데 있다.
제1도는 본 발명의 바람직한 실시예에 따른 코어 및 글루 로직이 내장된 집적 회로를 개략적으로 보여주는 도면;
제2도는 코어의 출력 신호를 캡쳐하기 위한 스캔 셀의 회로도;
제3도는 제2도에 도시된 스캔 플립플롭의 상세 회로도;
제4도는 글루 로직의 입력 신호를 드라이브하기 위한 스캔 셀의 회로도;
제5도는 코어의 출력 신호를 캡처하거나 글루 로직의 입력 신호를 드라이브하기 위한 스캔 셀의 회로도;
제6도는 글루 로직의 출력 신호를 캡처하거나 코어의 입력 신호를 드라이브하기 위한 스캔 셀의 회로도;
제7도는 제5도와 제6도에 도시된 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도;
제8도는 글루 로직의 양방향 입출력 신호를 캡처하거나 드라이브하기 위한 스캔 셀의 회로도;
제9도는 코어와 글루 로직간의 각각의 양방향 입출력 신호를 캡처하거나 드라이브하기 위한 스캔 셀의 회로도;
제10도는 제2도 및 제8도의 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도;
제11도는 제5도 및 제9도의 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도;
제12도는 데이터 홀드 기능이 없는 스캔 셀의 예를 보여주는 회로도; 그리고
제13도는 제12도에 도시된 스캔 셀의 동작에서 코어로부터 알 수 없는 값이 전파되는 경우의 예를 보여주는 타이밍도 이다.
제13도는 제12도에 도시된 스캔 셀의 동작을 보여주는 타이밍도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 집적 회로 11 : 코어
12 : 글루 로직 13, 14, 15 : 스캔 셀
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 집적 회로 내의 제 1 및 제 2 회로 블록들간의 단방향(unidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)은: 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 받아들이고, 데이터 입력 단자와 스캔 출력 신호 출력 단자간에 피드백 루프가 구성되는 스캔 플립플롭과; 상기 스캔 플립플롭의 스캔 출력 신호 출력 단자의 출력과 상기 제 1 회로 블록의 출력을 각각 입력으로 하고, 입력된 신호 중에 선택된 하나의 신호를 상기 제 2 회로 블록의 입력 단자로 출력하는 제 1 멀티플렉서를 포함한다.
이 실시예에 있어서, 상기 스캔 플립플롭은 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 2 멀티플렉서와; 상기 제 2 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함한다.
이 실시예에 있어서, 상기 플립플롭은 D 타입 플림플롭이다.
본 발명의 다른 특징에 의하면, 집적 회로 내의 제 1 및 제 2 회로 블록들간의 단방향(unidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)은: 상기 제 1 회로 블록의 출력과 스캔 출력 신호를 입력으로 하고 제 1 선택 신호에 응답하여 선택적으로 출력하는 제 1 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 받아들이고, 상기 제 1 멀티플렉서의 출력을 데이터 입력 단자로 받아들이며, 출력 단자로 스캔 출력 신호를 출력하는 스캔 플립 플롭과; 상기 스캔 플립플롭의 스캔 출력 신호 출력 단자의 출력과 상기 제 1 회로 블록의 출력을 입력으로 하고, 제 2 선택 신호에 응답하여 선택적으로 상기 제 2 회로 블록의 입력단자로 출력하는 제 2 멀티플렉서를 포함한다.
이 실시예에 있어서, 상기 스캔 플립플롭은 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 3 멀티플렉서와; 상기 제 3 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함한다.
이 실시예에 있어서, 상기 플립플롭은 D 타입 플립플롭이다.
본 발명의 또 다른 특징에 의하면, 집적 회로 내의 제 1 및 제 2 회로 블록들의 양방향 입출력 단자들이 연결된 양방향(bidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)은: 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인에 하나의 입력단자가 접속되고, 상기 제 2 회로 블록의 양방향 입출력 단자의 방향 제어 신호를 선택 신호로 입력하는 제 1 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 받아들이고, 상기 제 1 멀티플렉서의 출력 단자에 데이터 입력 단자가 접속되고, 상기 제 1 멀티플렉서의 다른 하나의 입력단자에 스캔 출력 신호 출력 단자간에 접속된 스캔 플립플롭과; 상기 스캔 플립플롭의 스캔 출력 신호 출력 단자에 입력 단자가 접속되고, 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인에 출력 단자가 접속된 버퍼와; 상기 방향 제어 신호와 상기 바운더리 스캔 셀의 동작 모드를 결정하기 위한 테스트 모드 신호 및 상기 스캔 인에이블 신호를 입력하여 논리 연산하고, 그에 따른 출력 신호를 상기 버퍼를 인에이블 시키기 위한 신호로 출력하는 논리 회로를 포함한다.
이 실시예에 있어서, 상기 스캔 플립플롭은 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 2 멀티플렉서와; 상기 제 2 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함한다.
이 실시예에 있어서, 상기 플립플롭은 D 타입 플립플롭이다.
본 발명의 또 다른 특징에 의하면, 집적 회로 내의 제 1 및 제 2 회로 블록 들의 양방향 입출력 단자들이 연결된 양방향(bidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)은: 상기 제 1 회로 블록의 양방향 입출력 단자의 방향 제어 신호와 상기 제 2 회로 블록의 양방향 입출력 단자의 방향 제어 신호를 입력하고, 상기 바운더리 스캔 셀의 동작 로드를 결정하기 위한 제 1 테스트 모드 신호를 선택 신호로 입력하는 제 1 의 멀티플렉서와; 상기 제 1 멀티플렉서의 출력을 선택 신호로 입력받고, 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인에 하나의 입력단자가 접속되는 제 2 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 받아들이고, 상기 제 2 멀티플렉서의 출력 단자에 데이터 입력 단자가 접속되고, 상기 제 2 멀티플렉서의 다른 하나의 입력단자에 스캔 출력 신호 출력 단자간에 접속된 스캔 플립플롭과; 상기 스캔 플립플롭의 스캔 출력 신호 출력 단자에 입력 단자가 접속되고, 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인에 출력 단자가 접속된 버퍼와; 상기 제 1 멀티플렉서의 출력과 상기 바운더리 스캔 셀의 동작 모드를 결정하기 위한 제 2 테스트 모드 신호 및 상기 스캔 인에이블 신호를 입력하여 논리 연산하고, 그에 따른 출력 신호를 상기 버퍼를 인에이블 시키기 위한 신호로 출력하는 논리 회로를 포함한다.
이 실시예에 있어서, 상기 스캔 플립플롭은 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 3 멀티플렉서와; 상기 제 3 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함한다.
이 실시예에 있어서, 상기 플립플롭은 D 타입 플립플롭이다.
[실시예]
이하, 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
본 발명에 따른 스캔 체인 회로는 집적 회로 내에서 구성되는 두 개의 블록간의 단방향, 양방향의 입출력 라인에 구성되어 어느 하나의 블록을 테스트하거나 또는 두 개의 블록을 모두 테스트하는 경우에 그 테스트 용이도(testability)를 증가시킬 수 있다.
도 1에는 본 발명의 바람직한 실시예에 따른 코어 및 글루 로직이 내장된 집적 회로를 개략적으로 보여주는 도면이 도시되어 있다. 도 1에 도시된 바와 같이, 집적 회로(10)에 구성된 코어(11)와 글루 로직(12) 간에는 바운더리 스캔 셀들(13, 14, 15)(이하, 스캔 셀이라 약칭함)이 구성되는데 그 경우는 크게 3가지로 구분된다.
첫 번째의 경우로는 코어(11)의 출력 신호를 캡처(capture)하거나 글루 로직(12)의 입력 신호를 드라이브(drive)하기 위한 경우의 스캔 셀(13)이다. 두 번째의 경우는 글루 로직(12)의 출력 신호를 캡처하거나, 코어(11)의 입력 신호를 드라이브하기 위한 경우의 스캔 셀(14)이다. 그리고 세 번째의 경우는 코어(11)와 글루 로직(11)간에 양방향 입출력 신호를 드라이브하거나 캡처하기 위한 경우의 스캔 셀(15)이다. 이상과 같은 스캔 셀들은 코어(11)와 글루 로직(12) 간의 입력, 출력 입출력 신호 라인들에 구성되어지며, 그에 적합한 복수개의 스캔 셀들이 구성된다. 그리고 이들 스캔 셀들은 상호 직렬로 연결되어 전체적으로 바운더리 스캔 체인 (boundary scan chain)을 구성하게 된다. 다음은 이상과 같은 스캔 셀들에 대하여 구체적인 실시예를 설명한다.
먼저, 첫 번째의 경우로 코어(11)의 출력 신호를 캡처(capture)하거나 글루로직(12)의 입력 신호를 드라이브(drive)기 위한 경우의 스캔 셀을 설명한다. 도 2에는 코어의 출력 신호를 캡쳐하기 위한 스캔 셀의 회로도가 도시되어 있다.
도 2에 도시된 바와 같이, 상기 코어(11)의 출력 단자(S_OUT)는 상기 글루로직(12)의 입력 단자(S_IN)에 연결된다. 스캔 셀(20)은 스캔 플립플롭(22)을 구비한다. 상기 스캔 플립플롭(22)의 데이터 입력 단자(D)는 상기 코어(11)의 출력 단자(S_OUT)와 상기 글루 로직(12)의 입력 단자(S_IN) 사이의 접속점에 연결되고, 입력 단자(TI)로는 스캔 입력 신호(SCAN_IN)가 입력되며, 입력 단자(TE)로는 스캔 인에이블 신호(SCAN_EN)가 입력된다. 그리고 클락 단자(CLK)로는 스캔 클락(SCAN_CLK)이 입력되며, 출력 단자(Q)로는 스캔 출력 신호(SCAN_OUT)가 출력된다. 도 3에는 도 2에 도시된 스캔 플립플롭(22)의 상세 회로도가 도시되어 있다.
도 3에 도시된 바와 같이, 상기 스캔 플립플롭(22)은 먹스(22a) 및 D-플립플롭(22b)으로 구성된다. 상기 먹스(22a)의 하나의 입력 단자는 단자(D)로 구성되고, 다른 하나의 입력 단자는 단자(TI)로 구성된다. 그리고 먹스(22a)의 선택 신호 입력 단자는 단자(TE)로 구성되고, 출력 단자는 상기 D-플립플롭(22b)의 입력 단자(D)에 연결된다. 상기 D-플립플롭(22b)의 클락 단자와 출력단자는 각각 스캔 플립플롭(22)의 클락 단자(CLK)와 출력 단자(Q)로 구성된다.
이러한 구성을 갖는 스캔 셀(20)은 스캔 인에이블 신호(SCAN_EN)의 입력에 따라 상기 코어(11)의 출력 신호를 받아들이고, 스캔 클락(SCAN_CLK)의 입력에 동기 하여 코어(11)의 출력을 캡처한다. 캡처된 결과는 스캔 인에이블 신호 (SCAN_EN)가 차단되고 스캔 클락(SCAN_CLK)이 입력되면 스캔 셀(20)에 연결된 스캔 체인(미도시됨)을 따라 출력된다.
도 4에는 글루 로직(11)의 입력 신호를 드라이브하기 위한 스캔 셀(30)의 회로도가 도시되어 있다. 도 4에 도시된 바와 같이, 상기 스캔 셀(30)은 스캔 플립플롭(32) 및 먹스(34)를 구비한다. 상기 코어(11)의 출력 단자(S_OUT)는 먹스(34)의 하나의 입력 단자에 연결된다. 상기 스캔 플립플롭(32)의 입력 단자(D)는 출력 단자(Q)에 연결되고, 입력 단자(TI)는 스캔 입력 신호(SCAN_IN) 신호를 받아들이고, 입력 단자(TE)는 스캔 인에이블 신호(SCAN_EN) 신호를 받아들이며, 클락 단자(CLK)는 스캔 클락(SCAN_CLK)을 받아들이고 그리고 출력 단자(Q)는 스캔 출력 신호(SCAN_OUT)를 출력한다. 상기 먹스(34)의 다른 하나의 입력 단자는 상기 스캔 플립플롭(32)의 출력 단자(Q)에 연결되고, 선택 신호 입력 단자는 테스트 모드 신호(TEST_MODE)를 받아들이고 그리고 출력 단자는 상기 글루 로직(12)의 입력 단자(S_IN)에 연결된다.
이와 같이 구성된 상기 스캔 셀(30)은 스캔 플립플롭(32)의 출력(Q)과 입력(D)간에 피드백 루프(feedback loop)가 구성되어 있는데, 이러한 구조는 스캔 동작(scan operation) 즉, 스캔 체인(미도시됨)의 쉬프트 동작(shift operation)에 의해 스캔 셀(30)로 로드된 값이 스캔 인에이블 신호(SCAN_EN)가 로우(low)로 유지되는 구간 동안 즉, 일반 동작(normal operation) 동안에 유지되도록 한다. 다시 말해서, 일반 동작 동안에 필요한 값을 스캔 셀(30)로 로딩 할 수 있게 해준다. 만약, 이러한 피드백 루프가 없는 경우에는 알 수 없는 값(unknown value)이 글루 로직(12)으로 전파될 수 있는데, 그 이유에 대한 설명은 이후에 한다. 하기 표 1은 상기 스캔 셀(30)의 동작 모드를 표시하는 표이다.
상기 표 1에 도시된 바와 같이, 상기 스캔 셀(30)은 상기 테스트 모드 신호(TEST_MODE)의 입력에 따라 일반 동작 모드(normal operation mode) 또는 글루 로직(12)의 테스트를 위한 테스트 모드(test mode)로 동작한다. 상기 일반 동작 모드는 스캔 동작 모드와 공유된다. 즉, 글루 로직(12)을 테스트하기 위한 값을 스캔 셀(30)로 로드하기 위한 스캔 동작에서 테스트 모드 신호(TEST_MODE)는 '0'으로 입력된다. 그리고 일반 동작 모드에서는 코어(11)로부터 출력된 신호는 먹스(34)를 통해 글루 로직(12)으로 입력된다. 테스트 모드에서는 테스트 모드 신호(TEST_MODE)가 '1'로 입력되어 글루 로직(12)의 입력 신호를 드라이브하는 스캔 플립플롭(32)의 출력은 먹스(34)를 통해 글루 로직(12)으로 입력된다.
다음은 코어(11)의 출력 신호를 캡처하거나 글루 로직(12)의 입력 신호를 드라이브하기 위한 스캔 셀의 경우에 대하여 설명한다. 도 5에는 코어의 출력 신호를 캡처하거나 글루 로직의 입력 신호를 드라이브하기 위한 스캔 셀의 회로도가 도시 되어 있다.
도 5에 도시된 바와 같이, 스캔 셀(40)은 두 개의 먹스들(44, 46)과 스캔 플립플롭(42)을 구비한다. 상기 코어(11)의 출력 단자(S_OUT)는 먹스들(44, 46)의 입력 단자들에 연결된다. 상기 먹스(44)의 다른 입력 단자는 상기 스캔 플립플롭(42)의 상기 출력 단자에 연결되고, 선택 신호 입력 단자는 제 2 테스트 모드 신호(TEST_MODE2)를 받아들이고 그리고 출력 단자는 상기 글루 로직(12)의 입력 단자(S_IN)에 연결된다. 상기 먹스(46)의 다른 하나의 입력 단자는 상기 스캔 플립플롭(42)의 출력 단자에 연결되고, 선택 신호 입력 단자는 제 1 테스트 모드 신호(TEST_MODE1)를 받아들이고 그리고 출력 단자는 상기 스캔 플립플롭(42)의 입력 단자(D)에 연결된다. 상기 스캔 플립플롭(42)의 입력 단자(TI)는 스캔 입력 신호(SCAN_IN)를 받아들이고, 입력 단자(TE)는 스캔 인에이블 신호(SCAN_EN) 신호를 받아들이고, 클락 단자(CLK)는 스캔 클락(SCAN_CLK)을 받아들이고 그리고 출력 단자는 스캔 출력 신호(SCAN_OUT)를 출력한다. 이상과 같이 구성될 스캔 셀(40)은 하기 표 2에 표시한 바와 같은 동작 모드를 갖는다.
상기 표 2에 표시된 바와 같이, 일반 동작 모드와 테스트 모드의 구분은 제 2 테스트 모드 신호(TEST_MODE2)로 하며, 테스트 모드에서 코어(11)와 글루 로직 (12)의 선택은 제 1 테스트 모드 신호(TEST_MODE1)로 한다. 제 2 테스트 모드 신호(TEST_MODE2)가 '0'으로 입력되는 경우에는 일반 동작 모드로 동작하며, 이 경우도 역시 상술한 바와 같이 스캔 동작 모드와 공유된다. 제 2 테스트 모드 신호(TEST_MODE2)가 '1'로 입력되고 있는 상태에서 제 1 테스트 모드 신호(TEST_MODE1)가 '0'으로 입력되면 코어(11)의 출력을 캡처하기 위한 테스트 모드로 동작한다. 즉, 코어(11)의 출력은 먹스(46)를 통하여 스캔 플립플롭(42)으로 입력되어 캡처된다. 그러나 제 2 테스트 모드 신호(TEST_MODE2)가 '1'로 입력되고 있는 상태에서 제 1 테스트 모드 신호(TEST_MODE1)가 '1'로 입력되면 글루 로직(12)의 입력 신호를 드라이브하기 위한 테스트 모드로 동작하여 스캔 플립플롭(42)의 출력은 먹스(44)를 통하여 글루 로직(12)으로 입력된다.
지금 까지 설명한 바와 같이, 코어(11)의 출력을 캡처하는 도 2에 도시된 스캔 셀(20)이나, 글루 로직(12)의 입력 신호를 드라이브하는 도 4에 도시된 스캔 셀(30) 그리고 위 두 가지 기능을 모두 갖는 도 5에 도시된 스캔 셀(40)은 각각 그 회로를 역으로 구성하면 글루 로직(12)의 출력을 캡처하거나 코어(11)의 입력 신호를 드라이브하기 위한 스캔 셀들을 구성할 수 있다. 그 일 예로 도 6에는 글루 로직의 출력 신호를 캡처하거나 코어의 입력 신호를 드라이브하기 위한 스캔 셀의 회로도가 도시되어 있다.
도 6에 도시된 바와 같이, 스캔 셀(50)은 스캔 플립플롭(52) 및 먹스들(54, 56)을 구비한다. 글루 로직(12)의 출력 단자(S_OUT)는 먹스들(54, 56)의 입력 단자에 연결된다. 상기 먹스(54)의 다른 입력 단자는 상기 스캔 플립플롭(52)의 출력 단자(Q)에 연결되고, 선택 신호 입력 단자는 제 1 테스트 모드 신호(TEST_MODE1)를 받아들이고 그리고 출력 단자는 상기 스캔 플립플롭(52)의 입력 단자(D)에 연결된다. 상기 먹스(56)의 다른 입력 단자는 상기 스캔 플립플롭(42)의 출력 단자에 연결되고, 선택 신호 입력 단자는 제 2 테스트 모드 신호(TEST_MODE2)를 받아들이고 그리고 출력 단자는 상기 코어(11)의 입력 단자(S_IN)에 연결된다. 상기 스캔 플립플롭(52)의 입력 단자(TI)는 스캔 입력 신호(SCAN_IN) 신호를 받아들이고, 입력 단자(TE)는 스캔 인에이블 신호(SCAN_EN) 신호를 받아들이고, 클락 단자(CLK)는 스캔 클락(SCAN_CLK)을 받아들이고 그리고 출력 단자(Q)는 스캔 출력 신호(SCAN_0UT)를 출력한다.
이상과 같이 구성된 스캔 셀(50)은 글루 로직(12)의 출력을 캡처하거나 코어(11)의 입력 신호를 드라이브하게 된다. 그 동작은 도 5에 도시된 스캔 셀(40)과 동일하며, 단 회로 구성에 있어서 상기 표 2의 테스트 모드에 조화(일치) 되도록 먹스(54)의 입력만 반대로 하고 있다.
도 7에는 도 5와 도 6에 도시된 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도가 도시되어 있다. 도 7에 도시된 바와 같이, 스캔 셀(40)은 코어(11)의 출력과 글루 로직(12)의 입력간에 구성되어 있으며, 스캔 셀(50)은 글루 로직(12)의 출력과 코어(11)의 입력간에 구성되어 있다. 그리고 스캔 셀(40)과 스캔 셀(50)은 스캔 체인으로 연결된다.
이상과 같이, 코어(11)와 글루 로직(12)간에 단 방향의 입출력 신호 라인에 스캔 셀들이 구성되어 코어(11)와 글루 로직(12)의 테스트 용이도(testability)를 높일 수 있다. 다음은 코어(11)와 글루 로직(12)간에 양방향 입출력 신호 라인에 스캔 셀이 구성되는 경우를 설명한다.
도 8은 글루 로직의 양방향 입출력 신호를 캡처하거나 드라이브하기 위한 스캔 셀의 회로도가 도시되어 있다. 도 8에 도시된바와 같이, 스캔 셀(60)은 스캔 플립플롭(62), 먹스(64), 버퍼(66)와 논리 회로(68)가 구성된다. 코어(11)와 글루 로직(12)의 양방향 입출력 단자는 상호 연결되어 있고, 이 연결점에는 상기 먹스(64)의 하나의 입력단자와 상기 버퍼(66)의 출력 단자가 연결된다. 먹스(64)의 출력 단자와 버퍼(66)의 입력단자에는 상기 스캔 플립플롭(62)의 출력단자(Q)가 연결된다. 먹스(64)의 출력단자는 스캔 플립플롭(62)의 입력단자(D)에 연결된다. 버퍼(66)의 출력 제어 단자는 상기 논리 회로(68)의 출력 단자에 연결된다. 상기 스캔 플립플롭(62)의 입렬단자(TI)는 스캔 입력 신호(SCAN_IN)를 받아들이고, 입력단자(TE)는 스캔 인에이블 신호(SCAN_EN)를 받아들이고 그리고 클락 단자(CLK)는 스캔 클락(SCAN_CLK)을 받아들인다. 상기 논리 회로(68)는 테스트 모드 신호(TEST_MODE)를 받아들이고, 스캔 인에이블 신호(SCAN_EN)를 반전 입력한다. 글루 로직(12)의 양방향 입출력 단자(S_I0)의 입출력 방향을 제어하는 방향 제어 신호(I0_CON)는 상기 먹스(64)의 선택 신호 입력 단자와 상기 논리 회로(68)로 입력된다. 스캔 플립플롭(62)의 출력단자(Q)는 스캔 출력 신호(SCAN_OUT)를 출력한다.
이상과 같이 구성된 스캔 셀(60)은 글루 로직(12)의 양방향 출력 단자의 출력 신호를 캡처하거나, 입력 신호를 드라이브한다. 여기서, 방향 제어 신호(I0_CON)는 '0'일 경우는 글루 로직(12)의 양방향 출력 단자는 출력 모드이고, '1' 인 경우에는 입력 모드로 설정된다. 테스트 모드 신호(TEST_MODE)의 정의는 상기 표 1의 경우와 동일하며, 테스트 동작 모드에서는 글루 로직(12)의 출력 신호를 캡처하거나, 입력 신호를 드라이브한다.
먼저, 글루 로직(12)의 출력 신호를 캡처하는 경우에 글루 로직(12)의 출력 신호는 먹스(64)를 통하여 스캔 플립플롭(62)으로 입력된다. 즉, 방향 제어 신호(I0_CON)가 '0'이므로 먹스(64)를 통하여 글루 로직(12)의 출력 신호가 스캔 플립 플롭(62)으로 입력된다. 이때 논리 회로(68)의 출력은 '0'이 되므로 버퍼(66)는 하이 임피던스(high impedance) 상태가 된다.
다음, 글루 로직(12)의 입력 신호를 드라이브하는 경우에는 논리 회로(68)의 출력이 '1'이 될 때 즉, 버퍼(66)가 인에이블되어 스캔 플립플롭(62)의 출력이 버퍼(66)를 통하여 글루 로직(12)으로 입력된다. 이와 같이, 스캔 셀(60)은 글루 로직(12)의 양방향 입출력 단자의 입출력 모드 설정과는 반대로 된다. 즉, 글루 로직(12)의 양방향 입출력 단자가 출력 모드로 설정되는 경우(I0_CON ='0')에 스캔 셀(60)은 입력 모드로 되고, 입력 모드로 설정되는 경우(I0_CON='1')에 스캔 셀(6O)은 출력 모드로 된다. 스캔 플립플롭(62)의 출력 단자(Q)와 입력 단자(D)는 피드백 루프가 구성되는데, 이는 도 4 도시된 스캔 셀(30)의 경우에서와 같이 스캔 플립플롭(62)의 출력 신호가 홀드 되어, 알 수 없는 값(unknown value)의 전파를 방지하도록 하기 위한 것이다.
일반 동작 모드에서 스캔 셀(60)에 구성된 버퍼(66)는 하이 임피던스 상태가 되므로 글루 로직(12)과 코어(11)가 연결된 신호 라인과의 충돌은 발생하지 않게 된다. 스캔 셀(60)의 스캔 동작, 즉 스캔 체인(미도시됨)의 쉬프트 동작은 상술한 바와 동일하게 일반 동작 모드에 이루어진다. 그리고 테스트 모드에서 상기 코어(11)의 양방향 입출력 단자는 하이 임피던스 상태를 유지하여야 한다. 그러므로 테스트 모드 신호(TEST_MODE)에 따라서 코어(11)의 양방향 입출력 단자가 하이 임피던스 상태를 갖도록 하는 회로(미도시됨)를 구성한다. 이 회로는 이 분야의 통상의 지식을 갖는 자에 의해 용이하게 실시될 수 있다.
이상과 같은 상기 스캔 셀(60)은 코어(11)의 양방향 입출력 단자에 대하여 동일하게 적용될 수 있으며, 그 경우에는 단지 방향 제어 신호(I0_CON)를 코어(11)의 양방향 입출력 단자의 방향을 제어하기 위한 해당되는 방향 제어 신호가 접속되게 하면 된다. 다음은 코어(11)와 글루 로직(12)간의 양방향 입출력 단자가 접속된 신호 라인에 접속되어 각각에 대한 양방향 입출력 신호의 캡처 및 드라이브를 하는 경우에 대하여 설명한다. 도 9에는 코어와 글루 로직간의 각각의 양방향 입출력 신호를 캡처하거나 드라이브하기 위한 스캔 셀의 회로도가 도시되어 있다.
도 9에 도시된바와 같이, 스캔 셀(70)은 스캔 플립플롭(72), 2개의 먹스(74, 79), 버퍼(76) 및 논리회로(78)로 구성된다. 여기서 스캔 플립플롭(72), 먹스(74), 버퍼(76) 및 논리 회로(78)의 구성은 도 8에 도시된 스캔 셀(60)의 구성과 동일하다. 여기에 먹스(79)의 구성이 추가되었다. 먹스(79)의 두 개의 입력 단자는 제 1 및 제 2 방향 제어 신호(I0_CON1, I0_CON2)를 입력받고, 출력 단자는 먹스(74)의 선택 신호 입력 단자에 접속된다. 그리고 먹스(79)의 선택 신호 입력 단자에는 제 1 테스트 모드 신호(TEST_MODE1)가 입력되며, 논리 회로(78)로는 제 2 테스트 모드 신호(TEST_MODE2)가 입력된다. 상기 제 1 방향 제어 신호(I0_CON1)는 글루 로직(12)의 양방향 입출력 단자의 입출력 모드를 결정하는 제어 신호이며, 상기 제 2 방향 제어 신호(I0_CON2)는 코어(11)의 양방향 입출력 단자의 입출력 모드를 결정하는 제어 신호이다.
이상과 같이 구성된 스캔 셀(70)은 코어(11)와 글루 로직(12) 각각에 대하여 양방향 입출력 신호의 캡처 및 드라이브를 할 수 있다. 스캔 플립플롭(72), 먹스(74), 버퍼(76), 논리 회로(78)의 동작은 도 8에서 설명한 바와 동일하다. 그리고 제 1 테스트 모드 신호(TEST_MODE1)에 따라 해당되는 상기 제 1 방향 제어 신호(I0_CON1) 또는 제 2 방향 제어 신호(I0_CON2)가 먹스(79)를 통하여 먹스(74)의 선택 신호 입력 단자로 제공된다. 상기 스캔 셀(70)은 제 1 및 제 2 테스트 모드 신호(TEST_MODE1, TEST_MODE2)의 조합에 따라 상기 표 2에서 나타낸 바와 같은 동작 모드를 갖는다. 즉, 제 2 테스트 모드 신호(TEST_MODE2)에 따라 일반 동작 모드와 테스트 동작 모드로 구분이 된다. 제 1 테스트 모드 신호(TEST_MODE1)에 따라서 코어(11) 또는 글루 로직(12)의 테스트 여부가 결정된다.
코어(11)의 테스트를 위한 동작에서는 상기 제 1 테스트 모드 신호(TEST_MODE1)는 '0'이 입력된다. 그러면 제 2 방향 제어 신호(I0_CON2)는 먹스(79)를 통하여 먹스(74)의 선택 신호 입력 단자로 입력된다. 이 후의 동작은 도 8에서 설명한 바와 동일하다. 이 경우에는 코어(11)의 양방향 입출력 단자의 출력을 캡처하거나, 입력 신호를 드라이브 할 수 있다. 글루 로직(12)에 대하여 테스트를 하는 경우에는 제 1 테스트 모드 신호(TEST_MODE1)는 '1'로 입력되며, 이때에 제 2 방향 제어 신호(I0_CON2)는 먹스(79)를 통하여 먹스(74)의 선택 신호 입력 단자로 입력된다. 이 후의 동작은 도8에서 설명한 바와 동일하다. 이 경우에는 글루 로직(12)의 양방향 입출력 단자의 출력을 캡처하거나, 입력 신호를 드라이브 할 수 있다.
그리고 테스트 모드에서 현재 테스트가 수행되지 않는 블록의 양방향 입출력 단자는 하이 임피던스 상태를 유지하여야 한다. 그러므로 제 1 테스트 모드 신호(TEST_MODE)에 따라서 코어(11) 또는 글루 로직(12)의 양방향 입출력 단자가 하이임피던스 상태를 갖도록 하는 회로(미도시됨)를 각기 구성한다. 이 회로는 이 분야의 통상의 지식을 갖는 자에 의해 용이하게 실시될 수 있다.
다음은 이상과 같은 스캔 셀들의 다양한 응용을 보여주는 예를 도 10 및 도 12를 참조하여 설명한다. 일 예로서, 도 10에는 도 2 및 도 8의 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도가 도시되어 있다.
도 10에 도시된 바와 같이, 스캔 셀(20)은 코어(11)로된터 글루 로직(12)으로 입력되는 신호를 캡처하기 위하여 구성되어 있으며, 스캔 셀(60)은 글루 로직(12)의 양방향 입출력 신호를 캡처하거나 드라이브하기 위해 구성된다. 상기 코어(11)로부터 글루 로직(12)으로 입력되는 신호는 글루 로직(12)의 양방향 입출력 단자의 방향 제어 신호이며, 이는 글루 로직(12)의 내부에 구성된 양방향 버퍼(12a)에 입력된다. 상기 양방향 버퍼(12a)는 출력 버퍼(12aa)와 입력 버퍼(12ab)로 구성되며, 내부 기능 블록(12b)으로부터 출력되는 신호를 양방향 입출력 단자로 출력하거나, 양방향 입출력 단자로 입력되는 신호를 기능 블록(12b)으로 입력한다. 이와 같이 스캔 체인이 구성되어 글루 로직의 양방향 입력출력 신호를 캡처하거나 드라이브 할 수 있으며, 그때 코어(11)로부터 출력되는 방향 제어 신호를 캡처 할 수 있다. 다른 예로서, 도 11에는 도 5 및 도 9의 스캔 셀들을 이용하여 스캔 체인을 구성한 예를 보여주는 회로도가 도시되어 있다.
이상과 같은 본 발명의 실시에 따른 여러 스캔 셀들은 기본적으로 구성되는 스캔 플립플롭은 출력과 입력에 피드백 루프가 구성된다. 앞서 언급한 바와 같이, 만약 이러한 피드백 루프가 없는 경우에는 알 수 없는 값(unknown value)이 글루 로직(12)으로 전파될 수 있는데, 그 이유를 도 12 및 도 13을 참조하여 설명한다.
도 12는 데이터 홀드 기능이 없는 스캔 셀의 예를 보여주는 회로도이다. 도 12에 도시된 바와 같이, 스캔 셀(80)은 스캔 플립플롭(80)과 먹스(84)를 구비한다. 상기 스캔 플립플롭(82)의 출력 단자(Q)와 입력 단자(D)간에는 도 4에 도시된 스캔 플립플롭(32)과는 달리 피드백 루프가 없다. 글루 로직(12)의 내부에 구성된 입력부(12c)에 논리 회로(12ca)와 D-플립플롭(12cb)이 구성되어 있다. 상기 논리 회로(12ca)는 먹스(84)의 출력과 외부 입력(INPUT)을 논리 합하여 출력하고, 그 출력은 D-플립플롭(12cb)으로 입력된다. 이상과 같은 스캔 셀(80)에서 글루 로직(12)의 테스트를 위한 신호를 드라이브하는 경우에 코어(11)를 블랙 박스(black box)로 처리할 경우 코어(11)로부터 입력되는 값은 알 수 없는 값(unknown value)이 된다. 이 경우에 스캔 인에이블 신호(SCAN_EN)가 로우(low)가 되면 알 수 없는 값이 글루로직(12)으로 전파된다.
예를 들어, 상기 논리 회로(12ca)의 두 입력 중에서 코어(11)로부터 입력되는 라인 상의 STUCK-AT-0 오류를 검출하기 위해서는 논리 회로의 두 입력을 각각 '1'로 설정할 수 있어야 한다. 그러나, 스캔 셀(80)의 스캔 동작을 통해 '1'이 로드 되더라도 일반 동작에서 코어(11)로부터 알 수 없는 값이 전파되어 그 오류 여부를 검출 할 수 없게 된다. 도 13에는 도 12에 도시된 스캔 셀의 동작에서 코어로부터 알 수 없는 값이 전파되는 경우의 예를 보여주는 타이밍도 이다.
도 13을 참조하여, 논리 회로(12ca)의 출력 OUTPUT1은 스캔 동작에서 일반 동작으로 변환된 후 스캔 클락(SCAN_CLK)이 인가 된 후 알 수 없는 값이 된다. 물론, 스캔 클락(SCAN_CLK)이 인가되기 전에 스트로브(strobe)를 하면 그 오류를 검출할 수도 있으나, 출력 신호들의 스트로브는 보통 스캔 클락(SCAN_CLK)이 인가된 후 특정 시간마다 이루어지며, 이러한 경우 검출되지 않는다.
도 12에 도시된 바와 같이, 포지티브 클락 에지(positive clock edge)에 의해 구동되는 스캔 셀(80)의 경우, 일반 동작구간 알 수 없는 값은 네거티브 클락 에지(negative clock edge)에 의해 구동되는 플립플롭들로도 전파될 수도 있다. 만약, 글루 로직(12)의 부분적인 스캔 체인으로 구성된다면 일반 동작은 다중 클락 사이클(multiple clock cycle) 동안 이루어질 수 있다. 이 경우 스캔 셀로부터 알 수 없는 값이 입력되면 그 구간동안 그 신호들은 계속 전파되어 결과적으로 영향받는 글루 로직의 테스트 용이도를 떨어뜨릴 수 있다. 동일하게 스캔 셀의 D 입력이 고정된 값을 가질 때에도, 글루 로직의 테스트 용이도가 떨어지게 된다.
그러므로 집적 회로에 구성되는 두 개의 회로 블록간에 구성되어지는 스캔 셀의 경우, 도 4에 도시된 바와 같이, 스캔 플립플롭(32) 출력 단자(Q)와 입력 단자(D)간에 피드백 루프를 구성하여 상술한 바와 같은 문제점을 해결하게 된다.
이상과 같은 본 발명의 바람직한 실시예에 따른 스캔 셀들은 집적 회로에 구성되는 두 개의 블록간에 구성되어 단방향 입출력 신호, 양방향 입출력 신호를 각각 캡처하거나 드라이브 할 수 있다. 그러므로 집적 회로 내에서 구성되는 두 개의 블록간에 단방향, 양방향의 입출력 라인에 구성되어 어느 하나의 블록을 테스트하거나 또는 두 개의 블록을 모두 테스트하는 경우에 그 테스트 용이도를 증가시킬 수 있다.
이상과 같은 본 발명에 의하면, 집적 회로에 구성되는 두 개의 블록간에 구성되어 각 블록에 대한 테스트 용이도를 향상시킬 수 있으며, 종래와 달리 스캔 체인 회로의 구성이 간단하여 집적 회로의 면적을 크게 증가시키지 않는다.

Claims (8)

  1. 집적 회로 내의 제 1 및 제 2 회로 블록들간의 단방향(unidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)에 있어서: 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 각각 받아들이는 스캔 입력 단자들과, 상기 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호에 응답해서 스캔 출력 신호를 출력하는 스캔 출력 단자와, 상기 스캔 출력 신호를 받아들이기 위한 데이터 입력 단자 및, 상기 스캔 출력 단자와 상기 데이터 입력 단자 사이에 형성된 피드백 루프를 구비한 스캔 플립플롭 회로; 그리고 상기 스캔 플립플롭 회로의 상기 스캔 출력 신호와 상기 제 1 회로 블록의 출력을 각각 입력으로 하고, 입력된 신호 중에 하나를 선택하여 상기 제 2 회로 블록의 입력 단자로 출력하기 위한 제 1 멀티플렉서를 포함하는 것을 특징으로 하는 바운더리 스캔 셀.
  2. 제1항에 있어서, 상기 스캔 플립플롭 회로는 상기 스캔 입력 신호 및 상기 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 2 멀티플렉서; 그리고 상기 제 2 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함하는 것을 특징으로 하는 바운더리 스캔 셀.
  3. 집적 회로 내의 제 1 및 제 2 회로 블록들간의 단방향(unidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)에 있어서: 제 1 입력 단자를 통해 상기 제 1 회로 블록의 출력을 받아들이고, 제 2 입력 단자를 통해 스캔 출력 신호를 받아들이고, 그리고 제 1 선택 신호에 응답하여 상기 제 1 및 제 2 입력 단자로 입력된 신호들 중 하나를 선택적으로 출력하는 제 1 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 각각 받아들이는 스캔 입력 단자들과, 상기 제 1 멀티플렉서의 출력을 받아들이는 데이터 입력 단자와, 상기 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호에 응답해서 스캔 출력 신호를 출력하는 스캔 출력 단자 및, 상기 스캔 출력 단자와 상기 제 1 멀티플렉서의 상기 제 2 입력 단자에 사이에 형성된 피드백 루프를 구비한 스캔 플립플롭 회로; 그리고 제 1 입력 단자를 통해 상기 스캔 플립플롭 회로의 상기 스캔 출력 신호를 받아들이고, 제 2 입력 단자를 통해 상기 제 1 회로 블록의 출력을 받아들이고, 그리고 제 2 선택 신호에 응답하여 상기 제 1 및 제 2 입력 단자로 입력된 신호들 중 하나를 선택적으로 상기 제 2 회로 블록의 입력단자로 출력하는 제 2 멀티플렉서를 포함하는 것을 특징으로 하는 바운더리 스캔 셀.
  4. 제3항에 있어서, 상기 스캔 플립플롭 회로는, 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 3 멀티플렉서; 그리고 상기 제 3 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 포함하는 것을 특징으로 하는 바운더리 스캔 셀.
  5. 집적 회로 내의 제 1 및 제 2 회로 블록들의 양방향 입출력 단자들이 연결된 양방향(bidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)에 있어서: 제 1 입력 단자에 상기 양방향 신호라인이 접속되고, 제 2 입력 단자를 통해 스캔 출력 신호를 받아들이고, 그리고 상기 양방향 입출력 단자의 방향을 제어하는 신호를 선택 신호로 받아들여 상기 제 1 및 제 2 입력 단자로 입력된 신호들 중 하나를 선택적으로 출력하는 제 1 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 각각 받아들이는 스캔 입력 단자들과, 상기 제 1 멀티플렉서의 출력을 받아들이는 데이터 입력 단자와, 상기 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호에 응답해서 스캔 출력 신호를 출력하는 스캔 출력 단자 및, 상기 스캔 출력 단자와 상기 제 1 멀티플렉서의 상기 제 2 입력 단자에 사이에 형성된 피드백 루프를 구비한 스캔 플립플롭 회로와; 상기 스캔 플립플롭의 상기 스캔 출력 단자에 입력 단자가 접속되고, 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인 및 상기 제 1 멀티플렉서의 상기 제 1 입력 단자에 출력 단자가 접속된 버퍼; 그리고 상기 제 1 멀티플렉서의 상기 선택 신호와 상기 바운더리 스캔 셀의 동작 모드를 결정하기 위한 테스트 모드 신호 및 상기 스캔 인에이블 신호와의 논리 연산 결과에 응답해서, 상기 버퍼를 인에이블 시키기 위한 신호를 발생하는 논리 회로를 포함하며, 상기 스캔 플립플롭 회로는, 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 2 멀티플렉서 및 상기 제 2 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 구비하는 것을 특징으로 하는 바운더리 스캔 셀.
  6. 제5항에 있어서, 상기 버퍼는, 상기 바운더리 스캔 셀의 동작 모드가 테스트 모드에 있는 동안 하이 임피던스 상태를 유지하여 상기 양방향 신호라인의 충돌을 방지하는 것을 특징으로 하는 바운더리 스캔 셀.
  7. 집적 회로 내의 제 1 및 제 2 회로 블록들의 양방향 입출력 단자들이 연결된 양방향(bidirectional) 신호 라인에 구성되는 바운더리 스캔 셀(boundary scan cell)에 있어서: 상기 제 1 회로 블록의 양방향 입출력 단자의 방향 제어 신호와 상기 제 2 회로 블록의 양방향 입출력 단자의 방향 제어 신호를 입력받고, 상기 바운더리 스캔 셀의 동작 모드를 결정하기 위한 제 1 테스트 모드 신호를 선택 신호로 입력받는 제 1 멀티플렉서와; 제 1 입력 단자에 상기 양방향 신호라인이 접속되고, 제 2 입력 단자를 통해 스캔 출력 신호를 받아들이고, 그리고 상기 제 1 멀티플렉서의 출력을 선택 신호로 받아들여 상기 제 1 및 제 2 입력 단자로 입력된 신호들 중 하나를 선택적으로 출력하는 제 2 멀티플렉서와; 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호를 각각 받아들이는 스캔 입력 단자들과, 상기 제 2 멀티플렉서의 출력을 받아들이는 데이터 입력 단자와, 상기 스캔 클락과 스캔 입력 신호 및 스캔 인에이블 신호에 응답해서 스캔 출력 신호를 출력하는 스캔 출력 단자 및, 상기 스캔 출력 단자와 상기 제 2 멀티플렉서의 상기 제 2 입력 단자에 사이에 형성된 피드백 루프를 구비한 스캔 플립플롭 회로와; 상기 스캔 플립플롭의 상기 스캔 출력 단자에 입력 단자가 접속되고, 상기 제 1 및 제 2 회로 블록들간의 양방향 신호라인 및 상기 제 2 멀티플렉서의 상기 제 1 입력 단자에 출력 단자가 접속된 버퍼; 그리고 상기 제 1 멀티플렉서의 출력과 상기 바운더리 스캔 셀의 동작 모드를 결정하기 위한 제 2 테스트 모드 신호 및 상기 스캔 인에이블 신호와의 논리 연산결과에 응답해서, 상기 버퍼를 인에이블 시키기 위한 신호를 발생하는 논리 회로를 포함하며, 상기 스캔 플립플롭 회로는, 상기 스캔 입력 신호 및 스캔 출력 신호를 각각 입력으로 하고, 상기 스캔 인에이블 신호를 선택 신호로 입력받는 제 3 멀티플렉서 및 상기 제 3 멀티플렉서의 출력을 입력으로 하고, 상기 스캔 클락에 동기 되어 상기 스캔 출력 신호를 출력하는 플립플롭을 구비하는 것을 특징으로 하는 바운더리 스캔 셀.
  8. 제7항에 있어서, 상기 버퍼는, 상기 바운더리 스캔 셀의 동작 모드가 테스트 모드에 있는 동안 하이 임피던스 상태를 유지하여 상기 양방향 신호라인의 충돌을 방지하는 것을 특징으로 하는 바운더리 스캔 셀.
KR1019980038531A 1998-09-17 1998-09-17 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로 KR100308189B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980038531A KR100308189B1 (ko) 1998-09-17 1998-09-17 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로
US09/393,001 US6374380B1 (en) 1998-09-17 1999-09-09 Boundary scan cells to improve testability of core-embedded circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038531A KR100308189B1 (ko) 1998-09-17 1998-09-17 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로

Publications (2)

Publication Number Publication Date
KR20000020103A KR20000020103A (ko) 2000-04-15
KR100308189B1 true KR100308189B1 (ko) 2001-11-30

Family

ID=19551000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038531A KR100308189B1 (ko) 1998-09-17 1998-09-17 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로

Country Status (2)

Country Link
US (1) US6374380B1 (ko)
KR (1) KR100308189B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311318B1 (en) * 1999-07-13 2001-10-30 Vlsi Technology, Inc. Design for test area optimization algorithm
US6615167B1 (en) * 2000-01-31 2003-09-02 International Business Machines Corporation Processor-independent system-on-chip verification for embedded processor systems
WO2001076075A1 (en) * 2000-03-31 2001-10-11 Koninklijke Philips Electronics N.V. Error correcting integrated circuit and method
US6691268B1 (en) * 2000-06-30 2004-02-10 Oak Technology, Inc. Method and apparatus for swapping state data with scan cells
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7051254B2 (en) * 2001-06-12 2006-05-23 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
US6618835B1 (en) * 2001-09-07 2003-09-09 Synplicity, Inc. Transforming a circuit having loop structure and tri-state element using replication
US6630910B2 (en) * 2001-10-29 2003-10-07 Marconi Communications Inc. Wave antenna wireless communication device and method
US20030126533A1 (en) * 2001-12-28 2003-07-03 Mcadams Mark Alan Testing of circuit modules embedded in an integrated circuit
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
KR20050041706A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 반도체 테스트 장치
JP2005189230A (ja) * 2003-12-01 2005-07-14 Oki Electric Ind Co Ltd 半導体集積回路
US20050138512A1 (en) * 2003-12-01 2005-06-23 Oki Electric Industry Co., Ltd. Semiconductor integrated circuit
KR20050060865A (ko) * 2003-12-17 2005-06-22 한국전자통신연구원 신호 단자 단락과 정상 동작 검출을 위하여 에스오씨아이피 코아를 스캔 시험할 수 있는 집적회로 장치 및 그방법
US7437635B1 (en) * 2003-12-30 2008-10-14 Altera Corporation Testing hard-wired IP interface signals using a soft scan chain
US7447961B2 (en) * 2004-07-29 2008-11-04 Marvell International Ltd. Inversion of scan clock for scan cells
US7552360B2 (en) * 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
JP4563791B2 (ja) * 2004-12-20 2010-10-13 Ｏｋｉセミコンダクタ株式会社 半導体集積回路
JP2007003338A (ja) * 2005-06-23 2007-01-11 Nec Electronics Corp 半導体装置及びそのテスト方法
US7814386B2 (en) * 2007-10-31 2010-10-12 Texas Instruments Incorporated Built in self test for input/output characterization
US7640474B2 (en) * 2007-12-21 2009-12-29 Texas Instruments Incorporated System and method for input/output characterization
WO2009138819A1 (en) * 2008-05-14 2009-11-19 Freescale Semiconductor, Inc. Processing resource apparatus and method of synchronising a processing resource
US20130173978A1 (en) * 2012-01-01 2013-07-04 Hiroyuki Sasaya Multiple input and/or output data for boundary scan nodes
US10126363B2 (en) * 2017-02-08 2018-11-13 Mediatek Inc. Flip-flop circuit and scan chain using the same
US11408938B2 (en) * 2019-02-12 2022-08-09 Siemens Industry Software Inc. Bidirectional scan cells for single-path reversible scan chains

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068603A (en) * 1987-10-07 1991-11-26 Xilinx, Inc. Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect

Also Published As

Publication number Publication date
KR20000020103A (ko) 2000-04-15
US6374380B1 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
KR100308189B1 (ko) 코어셀기반의집적회로의테스트용이도를증가시키기위한바운더리스캔회로
US5598120A (en) Dual latch clocked LSSD and method
US8412992B2 (en) IR output of mode-1 and ATC enable; ATC gating of shift-1
JP4422427B2 (ja) 単一チップシステム及びこのシステムのテスト／デバッグ方法
CA1218424A (en) Scannable asynchronous/synchronous cmos latch
US4860290A (en) Logic circuit having individually testable logic modules
US7624321B2 (en) IEEE 1149.1 and P1500 test interfaces combined circuits and processes
US6393592B1 (en) Scan flop circuitry and methods for making the same
US7620867B2 (en) IP core design supporting user-added scan register option
US20080005634A1 (en) Scan chain circuitry that enables scan testing at functional clock speed
US7124340B2 (en) Low pin count, high-speed boundary scan testing
US5574731A (en) Set/reset scan flip-flops
EP0530835A1 (en) Testing circuit provided in digital logic circuits
US5068881A (en) Scannable register with delay test capability
US5581564A (en) Diagnostic circuit
KR100393472B1 (ko) 스캔테스트용자동리세트바이패스제어
US7404129B2 (en) TAP IR control with TAP/WSP or WSP DR control
JP2003121497A (ja) 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置
EP0846956B1 (en) Scan path circuit with holding means and corresponding method
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
JP2005505781A (ja) 複雑な集積回路の自動的なスキャン・ベースのテスト
JP2001203322A (ja) 半導体集積装置
JPH10307167A (ja) 論理集積回路のテスト装置
JPH0358143A (ja) Ｌｓｉのスキャンイン／スキャンアウト論理回路
JPH0389178A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee