KR100307894B1 - 컴퓨터시스템의플래시eeprom주메모리 - Google Patents

컴퓨터시스템의플래시eeprom주메모리 Download PDF

Info

Publication number
KR100307894B1
KR100307894B1 KR1019980702476A KR19980702476A KR100307894B1 KR 100307894 B1 KR100307894 B1 KR 100307894B1 KR 1019980702476 A KR1019980702476 A KR 1019980702476A KR 19980702476 A KR19980702476 A KR 19980702476A KR 100307894 B1 KR100307894 B1 KR 100307894B1
Authority
KR
South Korea
Prior art keywords
cache
buffer
block
same
line
Prior art date
Application number
KR1019980702476A
Other languages
English (en)
Other versions
KR19990063999A (ko
Inventor
로버트 엔. 하스번
아사드 파이지
죠안 람
피터 제이. 루시토
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR19990063999A publication Critical patent/KR19990063999A/ko
Application granted granted Critical
Publication of KR100307894B1 publication Critical patent/KR100307894B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Read Only Memory (AREA)

Abstract

플래시 EEPROM 메모리 어레이(27)는, 주메모리(13)에 모든 어드레스를 기록하는 데이터 라인을 저장하는 캐시 버퍼(23), 주메모리(13)에서 어드레스의 특정 블록으로 어드레스 공급되는 캐시 버퍼(23)로부터의 데이터 라인을 저장하는 다수의 홀당 버퍼(25); 주메모리(13)내의 특정 블록의 어드레스로 향하는 홀딩 버퍼로 부터의 데이터 라인을 저장하는 플래시 EEPROM 주메모리(13)의 다수 블록; 및 주메모리내의 특정 어드레스 블록으로 어드레스 공급된 데이터 라인을 캐시 버퍼(23)로부터 홀딩 버퍼(25)로 기록하는 제어 회로를 포함하고, 그때 캐시 버퍼로부터 기록된 유효 데이터를 홀딩하지 않은 홀딩 버퍼의 라인으로 플래시 메모리의 어드레스 블록으로부터의 유효 데이터를 기록하고, 플래시 메모리의 어드레스 블록을 삭제하고, 및 플래시 메모리의 어드레스 블록으로 홀딩 버퍼내의 모든 라인을 기록한다.

Description

[발명의 명칭]
컴퓨터 시스템의 플래시 EEPROM 주메모리
[기술분야]
본 발명은 컴퓨터 시스템에 관한 것으로, 특히, 컴퓨터의 주메모리로서 플래시 EEPROM 메모리 어레이를 사용하는 방법 및 장치에 관한 것이다.
[배경기술]
최근에, 플래시 EEPROM 기억 장치가 새로운 형태의 장시간 기억 장치로서 어레이내에 사용되고 있다. 플래시 EEPROM 메모리 어레이는, 개별적인 셀들을 액세스하고 그 셀들의 메모리 트랜지스터를 다른 메모리 상태로 배치하는 회로를 가지며 일반적으로 행 및 열 형태의 메모리 셀로 배열되는 복수의 플로팅 게이트 금속산화 실리콘 전계 효과 트랜지스터 장치로 구성된다. 이러한 메모리 트랜지스터들은 플로팅 게이트에 전하를 저장하여 프로그램된다. 이 전하는 전원이 어레이에서 꺼져도 남아있다. 이 전하가 존재하거나("0 또는 프로그램된 상태) 또는 전하가 없는("1" 또는 삭제된 상태)상태는 플로팅 게이트 금속산화실리콘 전계효과 트랜지스터 장치가 판독될 때 검출된다.
상기 어레이들은 디지털 시스템에서, 특히 컴퓨터 시스템에서, 다른 형태의 메모리에 의해 종전에 수행되던 많은 동작들을 수행할 있도록 설계될 수 있다. 예를 들어, 플래시 메모리는 컴퓨터 시스템의 바이오스(BIOS:basic input/output startup) 메모리와 같은 여러 가지 판독 전용 메모리를 대체하는데 사용된다. 플래시 메모리를 적절히 프로그래밍하는 능력은 종래 EPROM 메모리보다 월등한 장점을 제공한다. 가장 최근에는, 플래시 메모리는 전자기계적 하드 디스크 드라이브 보다 작고 가벼우며 이 전자기계적 하드디스크 드라이브와 동일한 기능을 제공하는데 사용되고 있다. 플래시 메모리는, 전자 기계적 하드 디스크 드라이브와는 달리 물리적인 충격에 민감하지 않으며 더욱 빠르게 판독될 수 있기 때문에 유용하다. 플래시 하드 드라이브 메모리들은 부피에 상당한 가격 비중이 있고 무게의 중요성이 매우 높은 휴대용 컴퓨터에 특히 유용하다.
일반적으로, 플래시 EEPROM 메모리 어레이는 블록으로 분할되며 각각의 메모리 셀의 전체 블록이 동시에 삭제되도록 연결되어 있다. 이러한 삭제 동작은 블록의 모든 셀들을 삭제된 상태로 놓이게 한다. 그후, 셀은 데이터를 저장하기 위해 개별적으로 프로그램될 수 있다. 어레이의 블록의 모든 메모리 트랜지스터는 연결되어 있어서 같이 삭제될 수 있기 때문에, 프로그램된 상태의 셀은 어레이의 전체 블록이 삭제될 때까지는 삭제된 상태로 전환될 수 없다. 따라서, 전자 기계적인 하드 디스크 드라이브는 통상적으로 디스크의 제1 영역에 정보를 저장하고 그후 정보가 변하면 디스크의 동일 영역에 재기록하는 반면에, 플래시 EEPROM 메모리 어레이는 무효 정보에 따라 그 블록에 남아 있는 모든 유효 정보를 삭제하지 않고는 동일영역에 재기록하는 것은 불가능하다. 따라서, 종래 배치기술에서는, 데이터 엔트리에서 정보가 변할 때, 새로운 정보는 과거 데이터에 덮어 쓰는 것 보다 새로운 메모리 영역으로 기록되고; 과거 데이터는 무효 표시된다. 다음에, 블록의 충분한 부분이 무효표시된 후, 그 블록전체는 블록에 남아 있는 모든 유효정보가 새로운 메모리 영역에 기록된 후에는 삭제되어야 한다.
일반적으로, 플래시 메모리는 DRAM과 같은 속도로 판독되고 행열 어레이로의 액세스가 디스크의 회전 보다 더 빠르기 때문에 전자 기계적 하드 디스크 드라이브 보다 더욱 빠르다. 그러나, 플래시 디바이스를 기록하는데 필요한 레벨이 훨씬 더 크기 때문에, 플래시 메모리의 빈 블록으로 기록하는 것 조차도 DRAM에 기록하는 것보다 더 오래 걸린다. 게다가, 변경된 데이터가 플래시 메모리 블록의 무효 데이터에 직접 재기록되지 않고 새로운 영역에 재기록되며, 구 데이터가 무효되고, 그리고 최종적으로 데이터를 가진 블록이 삭제되어야 하기 때문에, 플래시 메모리에 기록되는 평균 시간은 DRAM에 기록되는 평균시간 보다 더 오래 걸린다.
그래서, 비록 플래시 메모리가 컴퓨터 시스템에서 여러 가지 목적으로 사용되긴 하지만, 플래시 메모리는 리프래시 사이클과 부수적인 전력 소비도 필요 없고 데이터를 영구적으로 저장함에도 불구하고 주메모리로서 사용되지 않는다. 플래시 메모리의 기록 시간은 주메모리로서 플래시 메모리가 사용되기에는 너무 길다고 생각되어져 왔다.
컴퓨터 시스템에서 플래시 메모리가 주메모리로서 사용가능케 하는 것이 바람직하다.
[발명의 개요]
그러므로, 본 발명의 목적은 컴퓨터 시스템의 주메모리로서 플래시 메모리를 사용하는 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은, 주메모리의 모든 어드레스에 기록되는 데이터 라인을 저장하는 캐시 버퍼; 상기 캐시버퍼로부터 주메모리의 특정 어드레스 블록에 어드레스가 설정된 데이터 라인을 저장하는 복수의 홀딩 버퍼; 상기 홀딩버퍼로 부터 주메모리의 특정 어드레스 블록으로 공급되는 데이터 라인을 저장하는 플래시 EEPROM 주메모리의 복수의 블록; 및, 상기 캐시버퍼가 채워지거나 홀딩 버퍼가 한계에 도달할때중 어느 것이라도 먼저 발생될때, 주메모리의 특정 어드레스 블록에 어드레스 설정된 데이터라인을 상기 캐시버퍼로부터 홀딩버퍼로 기록하고, 상기 캐시버퍼로부터 기록된 유효데이터를 보유하지 않고 플래시 메모리의 어드레스된 블록으로부터의 유효데이터를 상기 홀딩버퍼의 라인에 기록하고, 플래시 메모리의 어드레스 설정된 블록을 삭제하고, 상기 홀딩버퍼의 모든 라인을 플래시 메모리의 어드레스 설정된 블록에 기록하는 제어회로를 포함하는 플래시 EEPROM 메모리 어레이에 의해 이해될 수 있다.
본 발명의 목적 및 특징은 유사한 부재가 유사한 표시로 기재된 도면과 함께 첨부된 상세한 설명을 참조하여 쉽게 이해될 수 있다.
[도면의 간단한 설명]
제1도는 본 발명에 따라 설계된 컴퓨터 시스템의 블록도.
제2도는 제1도의 시스템내에서 주메모리로 사용하기 위해 본 발명에 따라 설계된 플래시 메모리 어레이의 블록도.
제3도는 본 발명에 따라 설계된 플래시 메모리 어레이에 데이터 저장을 설명하는 설명도.
제4도는 본 발명에 따른 방법을 설명하는 흐름도.
[표기와 명칭]
다음 상세한 설명중 어떤 부분은 컴퓨터 메모리내에서 데이터 비트상의 동작에 관하여 기호 표기로 표시된다. 이들 설명과 표시들은 데이터 프로세싱 기술 분야의 종사자가 다른 종사자로 그들의 기술 요지를 가장 효과적으로 전달 할 수 있도록 사용되는 수단이다. 이러한 동작은 물리적인 양을 물리적으로 조작하는 것이 필요하다. 필수적인 것은 아니지만, 보통 이러한 양들은, 저장되고, 전송되고, 결합되고, 그리고 달리 조정될 수 있는 전기적 또는 자기적 신호의 형태를 갖는다. 이러한 신호들을 비트, 값, 성분, 기호, 문자, 명칭, 번호등으로 표시하기 위해 원칙적으로 공동 사용한다는 이유때문에 이따금 편리하게 사용된다. 그러나, 이러한 모든 것과 유사한 명칭들은 적당한 물리적인 양과 연결되며 이러한 양들에 적용되는 단지 편리한 라벨이라는 것을 기억해야 한다
게다가, 수행된 조절 작용은 부가 또는 비교와 같은 명칭으로 종종 사용되며, 그들은 공통적으로 사람인 운영자에 의해 수행되는 정신적인 작용과 연결된다. 인간 운영자의 능력이 필요치 않거나 대부분의 경우에 본발명의 어느 형성 부분에 설명된 어느 동작도 바람직하지 않다면 동작은 기계적인 동작이 될 것이다. 본 발명의 동작을 수행하는 사용가능한 기계는 범용 디지털 컴퓨터 또는 기타 유사한 장치를 포함한다. 모든 경우에 있어서 컴퓨터를 운영하는 운영방법과 계산 방법간의 차이를 상기해야 한다. 본 발명은 다른 바람직한 물리적인 신호를 발생하기 위해 전기적 또는 기타(즉, 기계적, 화학적) 물리적 신호를 처리하는데 컴퓨터를 운영하는 방법 및 장치에 관한 것이다.
[발명의 상세한 설명]
도 1을 참조하면, 본 발명의 일 실시예에 따라 구성된 컴퓨터 시스템(10)을 설명한다. 설명된 시스템(10)은 시스템(10)의 동작을 제어하기 위해 제공된 여러가지 명령을 실행하는 중앙 처리 장치(11)를 포함한다. 전형적으로 중앙 처리 장치(11)는 프로세서 버스에 의해 시스템(10)의 여러 구성요소들간에 정보를 전달하는데 적합한 입력/출력 버스(12)로의 액세스를 제어하는 브리지 회로(14)에 연결된다. 도 1에서, 특히 데이터의 고속 전송을 제공하는데 적합한 PCI(peripheral component interface)버스 또는 기타 로컬 버스가 버스(12)에 바람직하다. 도 1의 버스는 예시적으로 선택된 것이다. 전형적인 시스템(10)에서, 여러 가지 입력/출력 장치는 버스 마스터 및 버스 슬레이브 회로처럼 버스(12)에 연결된다. 예를 들어 본 설명에서, 장시간 메모리(long term memory)(15)는 버스 슬레이브 회로처럼 PCI 버스(12)에 연결된다. 사운드 보드, 프레임 버퍼등과 같은 다른 입력/출력 장치는 버스(12)에 연결된다.
브리지 회로(14)는 메모리 버스에 의해 제2 캐시(16)(종종 L2캐시라고 언급된다)를 통해 주메모리(13)로 연결된다. 주메모리(13)는 종래기술 분야에 종사하는 자가 잘 알 수 있는 방식으로 배치된 DRAM으로 구성되어 전력이 시스템(10)에 공급되는 주기동안 정보를 저장시킨다. 본 발명에서, 주메모리(13)는 본 발명에 따라 설계된 플래시 EEPROM 메모리 어레이이다.
도 2는 도 1의 주메모리(13)로서 사용될 수 있는 플래시 EEPROM 메모리 모듈(20)의 블록도이다. 모듈(20)은 플래시 제어기(21)를 통해 메모리 버스에 연결된다. 플래시 제어기(21)는 메모리 버스에서 캐시 버퍼(23)로, 캐시 버퍼(23)에서 홀딩 버퍼(25)로, 및 홀딩 버퍼(25)로부터 플래시 메모리 어레이(27)로 데이터를 기록한다. 또한 플래시 제어기(21)는 플래시 메모리 어레이(27)로부터 홀딩 버퍼(25)로 데이터를 기록한다. 기록 동작과 함께, 제어기(21)는 캐시 버퍼(23), 홀딩 버퍼(25), 및 플래시 메모리 어레이(27)를 순서대로 각각 판독한다.
플래시 제어기(21)는 그 동작을 완료하기 위해 종래 기술에서 상세히 설명된 다수의 부품 회로를 포함한다. 예를 들어, 제어기(21)는 마이크로프로세서와 로컬 버퍼 메모리를 사용할 수 있어서 로컬 판독 전용 메모리 또는 펌웨어(firmware)를 제어하면서 모듈에 관한 동작을 실행한다. 또는, 제어기(21)는 모듈에 대하여 여러 가지 기능을 실행하기 위해 설계된 마이크로제어기 및 상태 머신(state machines)을 포함할 수 있다. 제어기에서 사용가능한 기능은, 캐시 버퍼(23), 홀딩 버퍼(25), 및 플래시 메모리 어레이(27) 각각에 액세스하고; 액세스된 캐시 버퍼(23), 홀딩 버퍼(25), 및 플래시 메모리 어레이(27) 각각을 판독하고; 및 액세스된 캐시 버퍼(23), 홀딩 버퍼(25), 및 플래시 메모리 어레이(27)의 각각에 기록하는 기능을 포함한다. 또한 제어기(21)는 이후에 설명될 방법으로 플래시 메모리 어레이의 복수 블록 각각을 삭제할 수 있다. 게다가, 제어기(21)는 이러한 각각의 기능을 필요로하는 여러 단계를 완료하기 위해 (소프트웨어, 펌웨어, 또는 하드웨어중)필요한 로직을 포함한다. 이 단계들은 이하 상세히 설명된다.
도 3은, 데이터가 도 2의 모듈(20)중 캐시 버퍼(23), 홀딩 버퍼(25), 및 플래시 메모리 어레이(27) 각각에 저장되는 방식으로 설명된 도면이다. 도시된 바와같이, 모듈(20)은 바람직한 실시예에서 데이터 라인을 저장하는 캐시 버퍼(23)를 포함한다. PentiumTM프로세서를 포함하는 인텔-마이크로프로세서를 기반으로 한 시스템에서, 주메모리(13)는 제2 레벨(L2)캐시로부터 전송된 32바이트와 동일한 데이터 라인을 수신하기 위해 배치된다. 비록 데이터가 L2캐시로부터 공급될 필요성이 없더라도, 일 실시예는 이 배열을 사용한다. 어느 특별한 경우에, 공급된 라인의 크기가 변하고, (만약) 캐시(23)의 각 라인의 크기가 변하면 캐시 라인 크기는 설명된 실시예의 데이터 라인과 동일하게 된다.
도시된 실시예에서, 캐시 버퍼(23)는 완전 연관된(fully associative) DRAM 캐시이므로 주메모리로 전송되는 데이터 라인은 가변 기억 위치 어디라도 배치될 수 있다. 데이터가 기록된 기억 위치는, 플래시 EEPROM 메모리의 블록, 블록 어드레스, 및 데이터내의 오프셋(offset)인 태그 어드레스, 기타 유효 비트들간에 포함된다. 만약 태그 및 블록 어드레스가 캐시내에 이미 저장된 데이터 라인과 매치되거나 캐시 라인이 무효된다면, 데이터 라인의 기억 위치는 캐시(23)내에 유효하고 제어기(21)에 의해 기록될 수 있다.
도 3에 도시된 바와 같이, 모듈(20)은 어레이(27)내에 플래시 EEPROM 메모리의 4개 블록(27a-27d)을 포함한다. 실제 어레이(27)에서는, 아마도 훨씬 큰 수의 플래시 EEPROM 블록이 제공되고, 어떠한 크기의 주메모리도 제공할 수 있는 충분한 수와 시스템에 의해 사용되며, 그리고 개시된 숫자는 단지 설명 목적으로만 개시된다. 어떤 경우에든, (BLK 엔트리로부터) 캐시(23)는 네 개의 블록(0-3) 각각으로 부터의 데이터 라인을 저장한다는 것을 알 수 있고; 이것은 설명된 플래시 메모리 어레이의 4개 블록(27a-27d)중 어느것이든지 될 수 있다. 도 3에 설명된 실시예에 도시된 바와 같이, 캐시 버퍼(23)는 완전 연관된 캐시이므로 캐시의 어느 라인이든지 어느 어드레스에 기록된 데이터를 보유할 수 있다. 설명에서(캐시 버퍼(23)내의 V 또는 유효 엔트리를 참조), 캐시내의 데이터 라인중 하나를 제외한 모든 것은 유효하다. 따라서, 태그 어드레스에 어드레스 지정된 데이터와 어떤 유효 라인의 블록은 캐시(23)에 저장될 수 있다. 그래서, 블록(0)내의 태그 어드레스(00000000)로의 기록은 캐시(23)내의 최상위 라인의 데이터부에 현재 저장된 데이터를 대신하여 데이터가 저장되도록 한다. 유사하게는, 도면에서 라인의 왼쪽에 V 엔트리 위치내의 하나에 의하여 미리 고정된 블록 어드레스와 태그중 어디든지 제어기(21)에 의한 기록은 캐시 히트(hit)이고 데이터가 그 라인 위치에 현재 존재하는 데이터를 대신하여 어드레스 설정된 라인에 저장된다. 모듈(20)의 동작 설명을 더 잘 이해하기 위해서는, 도 4의 흐름도를 참고하면 된다.
캐시(23)로 기록을 시도하는 제어기(21)에 의한 캐시분실(cache miss)의 데이터 라인이 기록될 수 있는 단일라인, 즉, 현재 위치에 저장된 데이터가 무효라고 표시하는 왼쪽 V엔트리 위치에서 제로로 미리 고정된 캐시(23)의 하부로부터 네번째 라인이 나타나 있다.
캐시(23)가 유효데이터로 채워지면, 캐시내에 가장 큰 라인 수를 가진 블록에 어드레스 지정된 캐시(23)의 라인들은 제어기(21)에 의해, 서로 모여서 도 2에서 설명된 홀딩 버퍼(25)를 이루는 복수의 홀딩 버퍼(25a, 25b, 및 25c)중 어느 하나에 기록된다. 캐시 버퍼(23)와 같이, 이러한 홀딩 버퍼(25)는 DRAM일 수 있다.
플래시 메모리 블록에서와 같이, 홀딩 버퍼들의 수는 개별적인 시스템의 기능이고; 숫자 3은 단지 설명 목적으로 사용된다. 그러나, 각각의 홀딩 버퍼는 플래시 메모리의 각각의 블록과 (동일한 라인 수를 포함하는)동일한 크기라는 것을 주목해야 한다. 바람직한 실시예에서, 제어기(21)는 플래시 어레이중 일 블록내에 저장된 데이터를 데이터가 없거나 또는 무효 데이터를 가지고 있는 각각의 홀딩 버퍼중 하나에 기록하도록 설계된다. 데이터는 다음에 사용가능한 빈 홀딩 버퍼에 기록된다. 데이터가 플래시 메모리의 일 블록에 모두 어드레스 설정되어 있기 때문에, 홀딩 버퍼는 언제나 오직 일블록으로만 데이터를 저장한다.
캐시(23)가 유효 데이터로 가득 찰 때 뿐만 아니라 플래시 메모리의 개별 블록이 라인의 임계 레벨에 도달될 때, 기록을 위해 캐시 버퍼(23)로부터 홀딩 버퍼(25)로 기록을 제어하는 알고리즘이 설계된다. 일반적으로, 임계값은 플래시 메모리의 단일 블록에 저장되는 라인수와 동일하다. 캐시가 채워질 때 블록당 최대 라인수 또는 캐시가 채워지기 전의 임계값중 하나를 선택하도록 알고리즘을 실행하기 위해, 제어기(21)는 플래시 어레이 블록 각각에 대하여 캐시(23)에 현재 저장된 유효 데이터 라인 수를 저장하는 메모리(30)를 포함한다. 메모리는, 이처럼 프로세스를 실행시키는데 사용된 데이터를 저장하는 로컬 메모리, 레지스터 세트, 또는 어떤 배열내의 데이터 구조일 수 있다. 특정 블록에 대하여 카운터 메모리(30)에 의해 표시된 라인 수는 그 블록에 대한 새로운 라인이 캐시(23)에 저장될 때 언제든지 특정 블록에 대한 값을 증가시켜 설정될 수 있다.
각각의 홀딩 버퍼(25a, 25b, 및 25c)는 플래시 메모리의 블록과 같은 수의 라인을 유지하도록 설계된다. 데이터 라인들이 캐시(23)로부터 홀딩 버퍼로 기록될 때, 홀딩 버퍼는 유효 라인들이 버퍼에 저장되는 것을 나타내기 위해 유효로 표시되고(홀딩 버퍼(25a)의 좌상부 참조); 데이터가 어드레스되는 플래시 메모리의 블록 식별은 홀딩 버퍼에 저장된다(홀딩 버퍼(25a)의 상부 라인에 있는 BLK# 참조). 각 라인이 홀딩 버퍼에 기록됨에 따라, 그 라인은 유효로 표시되고; 그후 기록된 캐시(23)의 라인은 무효로 표시되며, 카운터 메모리(30)에서 그 블록에 유지된 수는 하나씩 감소된다. 이것은 적절한 판독 순서가 유지되게 한다는 것을 알 수 있다. 이 순서에 따라서, 주메모리 모듈(20)로 향하는 특정 어드레스의 판독은 캐시(23)로부터 데이터를 판독하고 라인이 캐시내에 유효로 남아있는동안 정지된다. 만약 캐시 라인이 무효이면, 어드레스 설정된 블록에 대하여 홀딩 버퍼에서 판독되고; 만약 유효 라인이 발견되면, 동작은 성공적이고 그 홀딩 버퍼 레벨에서 정지된다. 캐시 또는 홀딩 버퍼가 어드레스에 유효 라인을 포함하지 않는다면, 플래시의 어드레스 설정된 블록이 판독된다. 이러한 방법으로, 최종 데이터는 항상 판독으로 액세스된다.
캐시(23)내에 가장 큰 수의 라인을 가지고 있는 블록의 모든 유효 라인들이 캐시(23)로부터 홀딩 버퍼로 기록되고 유효하다면, 기록된 라인은 캐시(23)내에서 무효로 되고, 카운터 메모리(30)는 플래시 메모리의 그 블록에 대하여 제로로 감소 되고, 제어기(21)는 홀딩 버퍼내의 무효 라인에 대하여 테스트한다. 만약 어느 무효 라인이 홀딩 버퍼에 남아 있다면(예를 들어, 라인 7은 도 3의 버퍼(25a)에서는 무효이다), 제어기(21)는 어드레스 설정된 플래시 메모리 블록(27a)(또는 27b, 27c, 27d)내에 그 무효 라인을 판독하고 각각의 그 라인들로부터 판독된 데이터를 홀딩 버퍼의 동일한 무효 라인으로 기록한다. 이러한 방식으로, 홀딩 버퍼는 유효 데이터로 채워진다.
홀딩 버퍼의 모든 라인들이 유효 데이터로 채워지면, 데이터가 어드레스 설정된 플래시 메모리의 블록은 소프트웨어, 펌웨어, 또는 하드웨어중 적당한 프로세스를 이용하여 제어기(21)에 의해 삭제된다. 삭제될 때까지, 홀딩 버퍼는 플래시 블록에 어드레스 설정된 유효 데이터를 유지한다. 제어기(21)가 플래시 메모리(27)의 블록의 삭제를 완료했다면, 제어기(21)는 홀딩 버퍼로부터 빈 블록으로 데이터를 기록한다. 각 라인이 홀딩 버퍼로부터 플래시 블록으로 기록됨에 따라, 그 라인은 플래시 메모리의 블록에서 유효하게 되고 그후 홀딩 버퍼에서는 무효로 된다. 홀딩 버퍼내의 모든 라인이 완전히 무효화되면, 홀딩 버퍼는 무효로 표시되고 어떤 플래시 블록에 어드레스 설정된 캐시(23)로부터 데이터를 저장하기 위해 사용될 수 있다.
본 발명의 일 실시예에서, 홀딩 버퍼로부터의 데이터가 플래시 메모리의 어드레스 설정된 블록에 기록되기 전에, 제어기는 캐시(23)를 테스트하여 홀딩 버퍼내의 어떤 유효 라인이 캐시에서 또한 유효한지를 결정한다. 캐시내의 라인들이 홀딩 버퍼에 기록된 후 무효로 되기 때문에, 캐시내의 어느 유효 라인은 홀딩 버퍼 내의 그 어드레스에 대한 데이터보다 새로운 데이터라야 한다. 그렇다면, 그 라인들은 캐시로부터 홀딩 버퍼로 기록되고, 홀딩 버퍼의 라인은 유효화 되고, 그리고 캐시내의 라인은 데이터가 플래시의 블록에 기록되기 전에 무효로 되어 (구 데이터 보다) 최신 데이터가 플래시 블록에 최종적으로 저장된다.
언제든지 판독은 주메모리 모듈(20)내의 어드레스로 송신될 수 있다. 제어기는 먼저 캐시(23)내에서 판독을 개시한다. 그 어드레스를 가진 유효 라인이 캐시(23)에서 발견되면, 데이터는 캐시(23)로부터 판독되고 메모리 버스에 배치된다. 그 라인의 데이터가 홀딩 버퍼로 기록되고 홀딩 버퍼내에 유효로 표시되었더라도, 만약 라인이 캐시(23)내에 아직 무효화 되지 않았다면, 라인은 캐시(23)로부터 판독된다. 같은 데이터가 캐시와 홀딩 버퍼의 어드레스 설정된 라인에 존재하기 때문에, 데이터는 유효로 존재하고; 판독 지연은 가능한한 짧게 유지된다. 캐시(23)내에서 탐색이 실패하면, 제어기는 홀딩 버퍼를 판독하여 계속된다. 제어기는 유효 표시된 블록 어드레스를 먼저 찾는다. 이것이 발견되면, 제어기는 판독되고 있는 라인의 어드레스에 대한 태그를 체크한다. 만약, 유효 어드레스 라인이 발견되면, 라인이 판독되고 메모리 버스에 배치된다. 홀딩 버퍼에서 판독을 실패하면, 제어기는 플래시 메모리의 어드레스 블록(27a, 27, 27c, 또는 27d)내에서 판독을 계속한다. 일치하게 되면, 라인은 플래시 블록으로부터 판독된다.
플래시 메모리의 어떤 각각의 블록이 삭제되고 홀딩 버퍼로부터 블록으로 데이터가 기록되는 시간동안, 모듈의 다른 동작들이 발생될 수 있다는 것을 주목해야 한다. 예를 들어, 제어기(21)에 의해 실행된 어떤 프로세스들은 중복될 수 있기 때문에 플래시 메모리의 다른 블록에 관하여 제2 삭제 프로세스가 발생될 수 있다. 판독 및 기록 동작은 캐시(23)의 레벨에서 발생될 수 있으며 홀딩 버퍼와 플래시 메모리의 블록은 삭제 및 기록 프로세스와 무관할 수 있다.
해당 기술 분야에 종사하는 자가 알 수 있는 바와 같이, 여기에 설명된 독특한 배열 때문에, 플래시 메모리 어레이(27)를 포함하는 모듈(20)은 오늘날 중앙 처리 장치가 동작가능한 한계내에서 판독 및 기록 동작 모두에 응답가능하다. 판독동작은 DRAM 주메모리에서의 동작과 같은 속도로 진행한다. 처음의 기록들은 DRAM 캐시 버퍼(23)로 전송되기 때문에, 이들 기록 또한 캐시 버퍼(23)가 완전히 채워질 때까지 DRAM 주메모리와 같은 속도로 발생된다. 고속 기록가능한 다른 메모리는 캐시 버퍼용으로 DRAM을 대신해서 사용될 수 있다. 홀딩 버퍼와 플래시 메모리의 블록들의 크기에 의하여 상대적으로 큰 캐시에서, 캐시 버퍼는 블록의 임계 크기의 도달에 의해 비게되는 것 보다 훨씬 덜 채워지게 된다. 결과적으로, 캐시 버퍼(23)로부터 홀딩 버퍼(25)로의 데이터 기록은 캐시버퍼를 기록 또는 판독하는 것이 느리지 않은 백그라운드 프로세서처럼 발생될 것이다.
게다가, 본 기술 분야에 종사자들이 알 수 있는 것처럼, 홀딩 버퍼 기록용 프로세서는, 가능한 한, 플래시 블록을 삭제하기 전에 플래시 메모리 블록으로부터 홀딩 버퍼로 유효 라인을 다시 기록할 필요가 없도록 설계된다. 만약 블록 임계값이 캐시로부터 홀딩 버퍼로 기록을 트리거한다면, 임계값이 플래시 어레이의 블록이나 개별적인 홀딩 버퍼에 채워지는 라인수와 동일하게 선택되기 때문에, 홀딩 버퍼는 유효 라인으로 채워질 것이며 플래시 블록으로부터의 재기록도 필요없을 것이다.
그러나, 캐시 버퍼가 채워져 캐시 버퍼로의 기록들이 제어기(21)를 점유할 때라도, 전체 속도는 현재 계획중인 개인용 컴퓨터용 중앙 처리 장치에 뒤떨어지지 않을 정도로 충분하다. 이것은, 캐시 버퍼(23)로부터의 기록이 매우 빠르게 기록되는 DRAM 버퍼의 제2층으로 전송되기 때문에 가능하다. 마지막으로, 플래시 EEPROM 블록으로의 기록은 백그라운드에서만 발생하므로 전형적으로 처리 속도를 떨어뜨리지 않는다.
본 발명은 바람직한 실시예로만 개시되어 있으나, 본 기술 분야에 종사자는 발명의 개념 및 범위내에서 여러 가지 수정 및 대체가 가능할 것이다. 본 발명은 이하 청구범위로 판단할 수 있다.

Claims (15)

  1. 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법에 있어서, 상기 방법은 비휘발성 메모리의 복수의 블록 중 특정 블록내의 어드레스와 각각 연관되어 있는 수신된 캐시라인을 캐시 버퍼에 저장하는 단계; 상기 캐시 버퍼가 다 채워졌을 때, 동일 특정 블록과 연관된 모든 캐시 라인을 상기 캐시 버퍼로부터 복수의 홀딩 버퍼 중 동일 홀딩 버퍼로 복사하는 단계; 상기 캐시 버퍼내의 모든 복사된 캐시 라인을 무효로 표시하는 단계; 상기 동일 홀딩 버퍼내의 무효라고 식별된 모든 캐시 라인을 상기 특정 블록의 대응되는 유효 캐시 라인으로 교체하는 단계; 상기 동일 특정 블록을 삭제하는 단계; 및 상기 동일 홀딩 버퍼를 상기 동일 특정 블록으로 복사하는 단계;를 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  2. 제1항에 있어서, 상기 방법은 캐시 버퍼 라인 엔트리가 선택된 수신 캐시 라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있는 경우에는, 상기 캐시 버퍼 라인 엔트리를 상기 선택된 수신 캐시 라인으로 교체하는 단계; 및 상기 캐시 버퍼 라인 엔트리가 상기 선택된 수신 캐시라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있지 않은 경우에는, 상기 선택된 수신 캐시 라인을 빈 캐시 버퍼 라인 엔트리에 저장하는 단계;를 더 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  3. 제1항에 있어서, 상기 블록이 삭제 가능한 비휘발성 메모리는 플래시 EEPROM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  4. 제1항에 있어서, 상기 캐시 버퍼는 RAM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  5. 제1항에 있어서, 상기 캐시 버퍼는 완전 연관된 캐시인 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  6. 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법에 있어서, 상기 방법은 비휘발성 메모리의 복수의 블록 중 특정 블록내의 어드레스와 각각 연관되어 있는 수시된 캐시 라인을 캐시 버퍼에 저장하는 단계; 상기 동일 특정 블록의 크기와 동일한 임계수의 동일 특정 블록의 캐시 라인이 상기 캐시 버퍼에 저장될 때, 동일 특정 블록과 연관된 모든 캐시 라인을 상기 캐시 버퍼로부터 복수의 홀딩 버퍼 중 동일 홀딩 버퍼로 복사하는 단계; 상기 캐시 버퍼내의 모든 복사된 캐시 라인을 무효로 표시하는 단계; 상기 동일 홀딩 버퍼내의 무효라고 식별된 모든 캐시 라인을 상기 동일 특정 블록의 대응되는 유효 캐시 라인으로 교체하는 단계; 상기 동일 특정 블록을 삭제하는 단계; 및 상기 동일 홀딩 버퍼를 상기 동일 특정 블록으로 복사하는 단계;를 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  7. 제6항에 있어서, 상기 방법은 캐시 버퍼 라인 엔트리가 선택된 수신 캐시 라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있는 경우에는, 상기 캐시 버퍼 라인 엔트리를 상기 선택된 수신 캐시 라인으로 교체하는 단계; 및 상기 캐시 버퍼 라인 엔트리가 상기 선택적으로 수신된 캐시라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있지 않은 경우에는, 상기 선택적으로 수신된 캐시 라인을 빈 캐시 버퍼 라인 엔트리에 저장하는 단계;를 더 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  8. 제6항에 있어서, 상기 블록이 삭제 가능한 비휘발성 메모리는 플래시 EEPROM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  9. 제6항에 있어서, 상기 캐시 버퍼는 RAM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  10. 제6항에 있어서, 상기 캐시 버퍼는 완전 연관된 캐시인 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  11. 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법에 있어서, 상기 방법은 비휘발성 메모리의 복수의 블록 중 특정 블록내의 어드레스와 각각 연관되어 있는 수신된 캐시 라인을 캐시 버퍼에 저장하는 단계; 상기 동일 홀딩 버퍼의 크기와 동일한 임계수의 동일 특정 블록의 캐시 라인이 상기 캐시 버퍼에 저장될 때, 동일 특정 블록과 연관된 모든 캐시 라인을 상기 캐시 버퍼로부터 복수의 홀딩 버퍼 중 동일 홀딩 버퍼로 복사하는 단계; 상기 캐시 버퍼내의 모든 복사된 캐시 라인을 무효로 표시하는 단계; 상기 동일 홀딩 버퍼내의 무효라고 식별된 모든 캐시 라인을 상기 동일 특정 블록의 대응되는 유효 캐시 라인으로 교체하는 단계; 상기 동일 특정 블록을 삭제하는 단계; 및 상기 동일 홀딩 버퍼를 상기 동일 특정 블록으로 복사하는 단계;를 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  12. 제11항에 있어서, 상기 방법은 캐시 버퍼 라인 엔트리가 선택된 수신 캐시 라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있는 경우에는, 상기 캐시 버퍼 라인 엔트리를 상기 선택된 수신 캐시 라인으로 교체하는 단계; 및 상기 캐시 버퍼 라인 엔트리가 상기 선택된 수신 캐시라인과 동일한 어드레스와 동일한 특정 블록을 가지고 있지 않은 경우에는, 상기 선택된 수신 캐시 라인을 빈 캐시 버퍼 라인 엔트리에 저장하는 단계;를 더 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  13. 제11항에 있어서, 상기 블록이 삭제 가능한 비휘발성 메모리는 플래시 EEPROM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  14. 제11항에 있어서, 상기 캐시 버퍼는 RAM을 포함하는 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
  15. 제11항에 있어서, 상기 캐시 버퍼는 완전 연관된 캐시인 것을 특징으로 하는 블록이 삭제 가능한 비휘발성 메모리에 데이터를 저장하는 방법.
KR1019980702476A 1995-10-03 1996-10-03 컴퓨터시스템의플래시eeprom주메모리 KR100307894B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/538261 1995-10-03
US08/538,261 US5696929A (en) 1995-10-03 1995-10-03 Flash EEPROM main memory in a computer system
US8/538261 1995-10-03
PCT/US1996/015970 WO1997013204A1 (en) 1995-10-03 1996-10-03 Flash eeprom main memory in a computer system

Publications (2)

Publication Number Publication Date
KR19990063999A KR19990063999A (ko) 1999-07-26
KR100307894B1 true KR100307894B1 (ko) 2001-11-30

Family

ID=24146162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980702476A KR100307894B1 (ko) 1995-10-03 1996-10-03 컴퓨터시스템의플래시eeprom주메모리

Country Status (8)

Country Link
US (1) US5696929A (ko)
EP (1) EP0853790B1 (ko)
KR (1) KR100307894B1 (ko)
CN (1) CN1105973C (ko)
AU (1) AU7390896A (ko)
DE (1) DE69635663T2 (ko)
HK (1) HK1015478A1 (ko)
WO (1) WO1997013204A1 (ko)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW261687B (ko) 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
KR970008188B1 (ko) 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
JP2669365B2 (ja) * 1994-11-24 1997-10-27 日本電気株式会社 書換え可能なｒｏｍファイル装置
DE19544571A1 (de) * 1995-11-30 1997-06-05 Sel Alcatel Ag Verfahren und Vorrichtung zum Programmieren eines Flash-EEProms
KR100232231B1 (ko) * 1996-09-13 2000-03-02 김영환 비휘발성 메모리 소자의 데이터 기입 장치 및 방법
EP0834812A1 (en) * 1996-09-30 1998-04-08 Cummins Engine Company, Inc. A method for accessing flash memory and an automotive electronic control system
GB2317722B (en) * 1996-09-30 2001-07-18 Nokia Mobile Phones Ltd Memory device
US6279069B1 (en) * 1996-12-26 2001-08-21 Intel Corporation Interface for flash EEPROM memory arrays
US6260102B1 (en) * 1996-12-26 2001-07-10 Intel Corporation Interface for flash EEPROM memory arrays
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6823435B1 (en) 1997-11-20 2004-11-23 Advanced Micro Devices, Inc. Non-volatile memory system having a programmably selectable boot code section size
US6571312B1 (en) * 1999-02-19 2003-05-27 Mitsubishi Denki Kabushiki Kaisha Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
US6795890B1 (en) * 1999-02-19 2004-09-21 Mitsubishi Denki Kabushiki Kaisha Data storage method, and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory
US7953931B2 (en) * 1999-08-04 2011-05-31 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US6477676B1 (en) * 1999-11-03 2002-11-05 Unisys Corporation Intermediate stage of a multi-stage algorithmic pattern generator for testing IC chips
US6415408B1 (en) * 1999-11-03 2002-07-02 Unisys Corporation Multi-stage algorithmic pattern generator for testing IC chips
JP3578265B2 (ja) * 1999-11-19 2004-10-20 日本電気株式会社 不揮発性メモリへのデータ書き込み方法および情報処理装置ならびに記録媒体
US8019943B2 (en) * 2000-01-06 2011-09-13 Super Talent Electronics, Inc. High endurance non-volatile memory devices
KR20010076897A (ko) * 2000-01-28 2001-08-17 박태진 실시간 처리 시스템에서의 데이타 저장 제어 방법
KR100814247B1 (ko) * 2000-06-27 2008-03-17 엔엑스피 비 브이 집적 회로
US6704835B1 (en) 2000-09-26 2004-03-09 Intel Corporation Posted write-through cache for flash memory
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
KR100389867B1 (ko) * 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
TW539946B (en) * 2001-08-07 2003-07-01 Solid State System Company Ltd Window-based flash memory storage system, and the management method and the access method thereof
DE10151733A1 (de) * 2001-10-19 2003-04-30 Infineon Technologies Ag Prozessor-Speicher-System
US6928527B2 (en) * 2002-01-31 2005-08-09 Saifun Semiconductors Ltd. Look ahead methods and apparatus
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7103731B2 (en) * 2002-08-29 2006-09-05 International Business Machines Corporation Method, system, and program for moving data among storage units
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7117306B2 (en) * 2002-12-19 2006-10-03 Intel Corporation Mitigating access penalty of a semiconductor nonvolatile memory
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
CN100428358C (zh) * 2003-06-24 2008-10-22 群联电子股份有限公司 闪存高速大区块的数据写入方法
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7412581B2 (en) * 2003-10-28 2008-08-12 Renesas Technology America, Inc. Processor for virtual machines and method therefor
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
KR101085406B1 (ko) * 2004-02-16 2011-11-21 삼성전자주식회사 불 휘발성 메모리를 제어하기 위한 컨트롤러
US20050273560A1 (en) * 2004-06-03 2005-12-08 Hulbert Jared E Method and apparatus to avoid incoherency between a cache memory and flash memory
US7258100B2 (en) * 2004-08-03 2007-08-21 Bruce Pinkston Internal combustion engine control
JP4713867B2 (ja) * 2004-09-22 2011-06-29 株式会社東芝 メモリコントローラ，メモリ装置及びメモリコントローラの制御方法
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
KR100650839B1 (ko) * 2004-10-25 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 시스템 및 그 소거방법
US7395404B2 (en) * 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7366826B2 (en) 2004-12-16 2008-04-29 Sandisk Corporation Non-volatile memory and method with multi-stream update tracking
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7315916B2 (en) 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템
US8122193B2 (en) * 2004-12-21 2012-02-21 Samsung Electronics Co., Ltd. Storage device and user device including the same
US7315917B2 (en) * 2005-01-20 2008-01-01 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
GB2444663B (en) 2005-09-02 2011-12-07 Metaram Inc Methods and apparatus of stacking drams
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US20080025136A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. System and method for storing at least a portion of information received in association with a first operation for use in performing a second operation
KR100874702B1 (ko) * 2006-10-02 2008-12-18 삼성전자주식회사 플래시 메모리 파일 시스템을 효율적으로 관리하기 위한장치 드라이버 및 방법
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
TWI344085B (en) * 2007-11-15 2011-06-21 Genesys Logic Inc Storage system for improving efficiency in accessing flash memory and method for the same
CN101458664B (zh) * 2007-12-13 2012-09-19 鑫创科技股份有限公司 数据快取架构使用的快取方法与快取装置
US7590001B2 (en) 2007-12-18 2009-09-15 Saifun Semiconductors Ltd. Flash memory with optimized write sector spares
US8261006B2 (en) * 2007-12-19 2012-09-04 Spansion Llc Efficient memory hierarchy in solid state drive design
KR101050339B1 (ko) * 2008-08-19 2011-07-19 재단법인서울대학교산학협력재단 플래시 메모리 장치 및 데이터 읽기 방법
US8019920B2 (en) * 2008-10-01 2011-09-13 Hewlett-Packard Development Company, L.P. Method to improve operating performance of a computing device
DE202010017690U1 (de) 2009-06-09 2012-05-29 Google, Inc. Programmierung von Dimm-Abschlusswiderstandswerten
JP2011022657A (ja) 2009-07-13 2011-02-03 Fujitsu Ltd メモリシステムおよび情報処理装置
US8145848B2 (en) * 2009-11-30 2012-03-27 Oracle America, Inc. Processor and method for writeback buffer reuse
US8639885B2 (en) 2009-12-21 2014-01-28 Oracle America, Inc. Reducing implementation costs of communicating cache invalidation information in a multicore processor
US10073696B2 (en) * 2013-07-15 2018-09-11 Texas Instruments Incorporated Streaming engine with cache-like stream data storage and lifetime tracking
KR102384864B1 (ko) * 2017-11-03 2022-04-08 삼성전자주식회사 불량 스트링을 리페어하는 방법 및 불휘발성 메모리 장치
WO2019147286A1 (en) * 2018-01-29 2019-08-01 Hewlett-Packard Development Company, L.P. Validity of data sets stored in memory
CN112100087B (zh) * 2019-06-17 2024-04-02 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112099985B (zh) 2019-06-17 2023-09-12 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112130750B (zh) 2019-06-25 2023-11-07 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
FR3103620B1 (fr) * 2019-11-21 2021-11-26 St Microelectronics Rousset Procédé d’écriture dans une mémoire volatile et circuit intégré correspondant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369754A (en) * 1980-11-04 1983-01-25 Bob Lofman Vacuum responsive injection system for engines
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
EP0675502B1 (en) * 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
US5353256A (en) * 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device

Also Published As

Publication number Publication date
KR19990063999A (ko) 1999-07-26
DE69635663T2 (de) 2006-08-17
CN1206480A (zh) 1999-01-27
WO1997013204A1 (en) 1997-04-10
US5696929A (en) 1997-12-09
EP0853790A1 (en) 1998-07-22
AU7390896A (en) 1997-04-28
CN1105973C (zh) 2003-04-16
DE69635663D1 (de) 2006-02-02
EP0853790B1 (en) 2005-12-28
HK1015478A1 (en) 1999-10-15
EP0853790A4 (en) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100307894B1 (ko) 컴퓨터시스템의플래시eeprom주메모리
US5829013A (en) Memory manager to allow non-volatile memory to be used to supplement main memory
US5987478A (en) Virtual small block file manager for flash memory array
US5341330A (en) Method for writing to a flash memory array during erase suspend intervals
KR101495928B1 (ko) 휘발성 및 비휘발성 메모리를 갖는 하이브리드 고체 메모리 시스템
US6040997A (en) Flash memory leveling architecture having no external latch
US6170066B1 (en) Power-off recovery management for sector based flash media managers
US5611067A (en) Nonvolatile semiconductor memory device having means for selective transfer of memory block contents and for chaining together unused memory blocks
KR100300250B1 (ko) 반도체기억장치및그데이터관리방법
US5715423A (en) Memory device with an internal data transfer circuit
US20080133824A1 (en) Memory card system including nand flash memory and sram/nor flash memory, and data storage method thereof
JPH11134875A (ja) 半導体記憶装置、半導体記憶装置の制御装置及び制御方法
US5978808A (en) Virtual small block file manager for flash memory array
JP4445081B2 (ja) キャッシュ・メモリ
US7562182B2 (en) Memory access
US20070047308A1 (en) Memory controller, flash memory system and control method for flash memory
JPH09171486A (ja) Ｐｃカード
JPH05150913A (ja) フラツシユメモリを記憶媒体としたシリコンデイスク
JP2584119B2 (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JP4177292B2 (ja) メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
CN116955224A (zh) 一种eeprom存储器中存储数据的方法
JP4670370B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP4332713B2 (ja) 破壊読出し型メモリ装置
JP2006040170A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JPH04181343A (ja) キャッシュメモリシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee