KR100301096B1 - 반도체 디바이스 및 그 제조방법 - Google Patents

Abstract

반도체 디바이스(4)는 반도체 칩(40)과 유전막층(5) 및 인쇄회로기판(6)을 포함한다. 반도체 칩(40)은 상부에 복수의 접착 패드(41)가 제공된 패드 장착면(42)을 갖는다. 유전막층(5)은 서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는다. 제1 접착면(50)은 제1 반도체칩(40)의 패드장착면(42)에 접착된다. 유전막층(5)에는 접착패드(41)와 일치하는 위치에 홀(52)이 형성되어 있어, 상기 접착 패드(41)를 노출시킨다. 각 홀(52)은 벽(53)에 의해 한정되며, 이 벽(53)은 접착패드(41)중 일치된 패드와 함께 접촉수납공간을 형성한다. 도전접촉부(54, 54', 54')가 각각 접촉수납공간에 놓인다. 인쇄회로기판(6)은 유전막층(5)의 제2접착면(51)상에 접착되는 회로 레이아웃면(61)을 갖는다. 회로 레이아웃면(61)에는 도전접촉부(54, 54', 54')에 접착되는 회로선(circuit trace)(61)이 제공되어있어, 상기 접착패드(41)와 전기적인 접속을 설정해준다. 이와같은 반도체 디바이스(4)를 제조하는 방법 또한 기술되어 있다.

Description

반도체 디바이스 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 디바이스 및 그 제조방법에 관한 것으로, 보다 특별하게는 비교적 저비용이면서 높은 생산양품율로 생산될 수 있는 반도체 디바이스 및 그 제조방법에 관한 것이다.

도1 및 도2는 종래의 반도체디바이스(1)를 보인 것으로 반도체칩(10), 유전막층(2) 및 인쇄회로기판(3)을 구비한다.

반도체칩(10)은 그 위에 복수의 접착패드(11)가 제공된 패드장착면(12)을 가지고 있다. 유전막층(2)은 반도체칩(10)의 패드장착면(12)에 접착되는 접착면(12)과 그리고 접착패드(11)와 일치되어 이 패드를 노출시키는 복수의 홀(20)이 형성되어 있다. 상기 유전막층(2)은 또한 접착면(21)과 대향하는 와이어장착면(22)을 갖는다. 홀(20)을 횡단하는 복수의 와이어(23)가 와이어장착면(22)에 배치된다. 와이어-접착 머신(도시않됨)이 홀(20)에서 와이어(23)가 접착패드(11)에 접착되도록 (도1에서 보인 화살표 방향으로) 홀(20)을 횡단하는 와이어(23)부분을 처리한다. 이어서, 납땜볼(24)이 와이어(23)에 형성된다. 인쇄회로기판(3)에는 납땜볼(24)과 접착되는 회로선(31)이 형성되어있어, 납땜볼(24)과 와이어(23)를 통해 회로선(31)과 접착패드(11)사이에 전기적인 접속이 설정된다.

그러나, 이와같은 종래의 반도체디바이스(1)는 다음과 같은 일부 결점을 가지고 있다.

1. 와이어(23)와 접착패드(11)간 접속을 설정하기 위해서는 값비싼 와이어-접착 머신이 필요로 되어, 생산비용을 증대시킨다. 또한, 와이어-접착 작업시 와이어-접착의 불충분으로 인해 제품 불량이 발생된다.

2. 와이어(23)가 공기에 노출되므로 산화 및 부식이 발생되어 반도체 디바이스(1)의 신뢰성에 영향을 끼치게 된다.

3. 인쇄회로기판(3)상의 회로선(3)과 반도체칩(10)간 접속을 설정하기 위해서는 납땜볼(24)이 필요로 된다. 납땜볼(24)은 떨어지거나 또는 전기적 접속을 불안정하게 하여 생산양품율에 악 영향을 야기할 수 있다.

4. 인쇄회로기판(3)과 반도체칩(10)을 접속하는데 납땜볼(24)이 사용되므로, 상기 기판(3)과 반도체칩(10)간의 접촉영역이 비교적 작고 이들간의 바람직하지못한 분리가 발생될 수 있다.

그러므로, 본 발명의 주된 목적은 상기 종래기술과 관련된 문제점들을 극복할 수있는 반도체 디바이스 및 그 제조방법을 제공하는 것이다.

본 발명의 한 양상에 따르면, 반도체 디바이스는 그 위에 복수의 접착패드가 제공된 패드장착면을 갖는 반도체칩을 구비하고;

서로 대향하는 제1 및 제2 접착면을 갖는 유전막층을 구비하며, 상기 제1 접착면은 반도체칩의 패드장착면에 접착되고, 상기 유전막층에는 접착패드를 노출시키도록 상기 접착패드와 일치하는 위치에 복수의 홀이 형성되어 있으며, 상기 홀 각각은 벽으로 한정되며, 상기 벽은 상기 접착패드중 일치하는 패드와 함께 접촉수납공간을 형성하며;

상기 접촉수납공간들에 각각 위치되는 복수의 도전접촉부를 구비하고; 그리고

상기 유전막층의 제2접촉면에 접착되는 회로레이아웃면을 갖는 인쇄회로기판을 구비하며, 상기 회로레이아웃면에는 상기 도전접촉부에 접착되는 회로선이 형성되어 있어, 상기 접착패드와 전기적인 접속이 설정되게 된다.

본 발명의 다른 양상에 따르면, 반도체 디바이스를 제조하는 방법은 반도체칩의 패드장착면에 유전막층의 제1 접착면을 접착하는 단계를 구비하고, 상기 유전막층에는 접착패드들을 노출시키도록 상기 접착패드들과 일치하는 위치에 복수의 홀이 형성되어 있으며, 상기 홀 각각은 벽으로 한정되며, 상기 벽은 상기 접착패드들중 일치하는 패드와 함께 접촉수납공간을 형성하며;

상기 접촉수납공간들에 복수의 도전접촉부를 설치하는 단계를 구비하고; 그리고

상기 제1 접착면에 대향하는 상기 유전막층의 제2 접착면에 인쇄회로기판의 회로레이아웃면을 접착시키고, 그리고 상기 접착패드들과 전기적인 접속이 설정되도록 상기 회로레이아웃면에 형성된 회로선을 상기 도전접촉부들에 접착시키는 단계를 구비한다.

바람직하게, 상기 제2 접착면에는 도전접촉부의 융점보다 낮은 경화점을 갖는 열경화성 접착재가 제공된다. 따라서, 상기 유전막층에의 상기 인쇄회로기판의 접착 및 상기 도전접촉부에의 상기 회로선의 접착은 상기 회로레이아웃면이 상기 도전접촉부의 용융에 앞서 상기 제2 접착면에 이미 접착되게 하는 식으로 열경화 동작을 통해 동시에 수행될 수 있다.

도1은 종래의 반도체 디바이스를 예시하는 부분 확대된 개략도.

도2는 도1의 반도체 디바이스에 대한 개략도.

도3 내지 도5는 본 발명에 따른 반도체 디바이스의 제1 실시예를 제조하는 방법의 단계들을 예시하는 개략도.

도6은 본 발명에 따른 반도체 디바이스를 제조하는 제2 실시예의 중간 제작을 예시하는 개략도.

도7 및 도8은 본 발명에 따른 반도체 디바이스의 제3 실시예를 제조하는 방법에 있어서의 일부 단계를 예시하는 개략도.

본 발명의 기타 특징 및 장점들이 첨부도면을 참조로 한 다음의 바람직한 실시예의 상세한 설명을 통해 명확해질 것이다.

도3 내지 도5에서, 본 발명에 따른 반도체 디바이스(4)의 제1의 바람직한 실시예가 제1 반도체칩(40), 유전막층(5) 및 인쇄회로기판(6)을 구비하는 것으로 도시되어 있다.

반도체칩(40)은 그 위에 복수의 제1 접착패드(41)가 제공된 패드장착면(42)을 갖는다. 유전막층(5)은 서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는다. 열경화 동작시 제1 접착면(50)이 상기 반도체칩(40)의 상기 패드 장착면(42)에 접착될수 있도록 열경화성 접착재(55)가 상기 제1 접착면(50)상에 제공된다. 통상적인 레이저 절단기술을 활용하여, 상기 유전막층(5)에서 상기 접착패드(41)와 일치하는 위치에 복수의 홀(52)을 형성시킴으로써 상기 접착패드가 노출되도록 한다.

상기 홀(52) 각각은 벽(53)에 의해 한정되며, 이 벽은 상기 접착패드들(41)중 상기 일치한 패드와 함께 접촉수납공간을 형성한다. 복수의 도전접촉부(54)가 각각 상기 접촉수납공간들에 놓인다. 이 실시예에서, 주석볼(tin ball)이 상기 접촉수납공간 각각에 삽입되어 도전접촉부(54)로서 역할을 한다.

인쇄회로기판(6)은 상기 도전접촉부(54)에 연결되는 회로선들(61)이 형성된 회로레이아웃면(60)을 갖는다. 상기 도전접촉부들(54)을 상기 회로선들(61)에 접착하고 그리고 상기 유전막층(5)의 상기 제2 접착면(51)에 상기 회로레이아웃면(61)을 접착하기위해 열경화 동작이 수행된다. 바람직하게, 상기 제2접착면(51)에는 도전접착부(54)의 융점보다 낮은 경화점을 갖는 열경화성 접착재(55)가 제공된다. 따라서, 상기 회로레이아웃면(60)은 상기도전접착부(54)의 용융에 앞서 이미 상기 접착면(51)에 접착되어 상기 접촉부를 봉합하게되며, 그럼으로써 각 접촉부(54)의 용융이 각각의 접촉수납공간으로부터 흘러나오지 못하도록 하여 인접한 도전접촉부(54)들과의 바람직하지 못한 접속의 형성이 방지된다.

도6은 본발명에 따른 반도체 디바이스의 제2 실시예를 보인것으로써, 주석볼을 도전접촉부로서 사용하는 대신에, 도전성 실버 페이스트와 같은 도전 페이스트로 각각의 접촉부(54')를 형성한다.

도7 및 8은 본 발명에 따른 반도체칩 모듈의 제3 실시예를 보인것으로써, 각 접촉수납공간에 금 또는 알루미늄 볼과 같은 도전금속물질(56)을 설치함으로써 각 접촉부(54')를 형성한다. 이어서, 상기 인쇄회로기판(도시않됨)상에서 상기 회로선과 접착하기에 앞서 각 접촉부(54')를 완성하기위해 화학적인 일렉트로플레이팅 공정(chemical electroplating process)이 수행된다.

전술한 실시예들에서는 인쇄회로기판(6)에 단지 하나의 반도체칩(40)을 배치하는 것에 대해서만 기술하였지만은 실제로 필요에 따라 상기 기판(6)에 두개이상의 반도체칩(40)들을 장착할 수도 있다.

본 발명에 따른 반도체디바이스(4)의 일부 장점들은 다음과 같다.

1. 와이어-접착 머신이 불필요하므로, 생산비용이 크게 감소될 수 있다. 더욱이, 반도체 디바이스(4)의 생산양품율에 있어서의 와이어 접착의 역효과가 또한 제거된다.

2. 도전접촉부(54,54',54')가 봉합을 통해 인쇄회로 기판(6) 및 유전막층(5)으로 한정되므로, 도전 접촉부(54,54',54')가 산화 또는 부식으로부터 보호될 수 있다.

3. 인쇄회로기판(6)의 회로레이아웃면(60)과 유전막층(5)의 접착면(51)사이에 납땜볼이 존재하지 않으므로, 인쇄회로기판(6)이 서로간에 비교적 큰 접촉영역을 가지면서 유전막층(5)상에 직접 장착될 수 있으며, 그럼으로써 인쇄회로기판(6)이 유전막층(5)로부터 분리되는 것이 방지될 수 있다.

4. 본 발명의 반도체디바이스(4)에 도전접촉부(54, 54', 54')를 설계하므로, 납땜볼을 사용하는 종래의 반도체디바이스와 비교하여 생산양품률을 크게 높아진다.

지근까지 가장 실용적이고 바람직한 실시예들과 관계하여 본 발명을 기술하였지만은 본 발명은 전술한 실시에로만 한정됨이 없이 본 발명의 정신 및 범주내에서 모든 변형 및 균둥적인 배열이 가능하다.

Claims (11)

1. 그 위에 복수의 접착패드(41)가 제공된 패드장착면(42)을 갖는 반도체칩(40)을 구비하고;

   서로 대향하는 제1 및 제2 접착면(50, 51)을 갖는 유전막층(5)을 구비하며, 상기 제1 접착면(50)은 반도체칩(40)의 패드장착면(42)에 접착되고, 상기 유전막층(5)에는 접착패드(41)를 노출시키도록 상기 접착패드(41)와 일치하는 위치에 복수의 홀(52)이 형성되어 있으며, 상기 홀(52) 각각은 벽(53)으로 한정되며, 상기 벽(53)은 상기 접착패드(41)중 일치하는 패드와 함께 접촉수납공간을 형성하며;

   상기 접촉수납공간들에 각각 위치되는 복수의 도전접촉부(54, 54', 54')를 구비하고; 그리고

   상기 유전막층(5)의 제2접촉면(51)에 접착되는 회로레이아웃면(60)을 갖는 인쇄회로기판(6)을 구비하며, 상기 회로레이아웃면(60)에는 상기 접착패드(41)와 전기적인 접속이 설정되도록 상기 도전접촉부(54, 54', 54')에 접착되는 회로선(61)이 형성된 것을 특징으로하는 반도체 디바이스.
2. 제1항에 있어서,

   상기 제2 접착면(51)에는 상기 도전접촉부(54, 54', 54')의 융점보다 낮은 경화점을 갖는 열경화성 접착재(55)가 제공된 것을 특징으로하는 반도체 디바이스.
3. 제1항에 있어서,

   상기 도전접촉부(54, 54', 54')각각은 주석볼인 것을 특징으로하는 반도체 디바이스.
4. 제1항에 있어서,

   상기 도전접촉부(54')각각은 도전페이스트로 형성되는 것을 특징으로하는 반도체 디바이스.
5. 제1항에 있어서,

   상기 도전접촉부(54')각각은 상기 회로선(61)과 접착하기에 앞서 화학적인 일렉트로플레이팅 공정이 수행되는 도전물질(56)로 형성되는 것을 특징으로하는 반도체 디바이스.
6. 반도체칩(40)의 패드장착면(42)에 유전막층(5)의 제1 접착면(50)을 접착하는 단계를 구비하고, 상기 유전막층(5)에는 접착패드(41)를 노출시키도록 상기 접착패드(4)와 일치하는 위치에 복수의 홀(52)이 형성되어 있으며, 상기 홀(52) 각각은 벽(53)으로 한정되며, 상기 벽(53)은 상기 접착패드(41)중 일치하는 패드와 함께 접촉수납공간을 형성하며;

   상기 접촉수납공간들에 복수의 도전접촉부(54, 54', 54')를 설치하는 단계를구비하고; 그리고

   상기 제1 접착면(50)에 대향하는 상기 유전막층(5)의 제2 접착면(51)에 인쇄회로기판(6)의 회로레이아웃면(60)을 접착시키고, 그리고 상기 접착패드(41)들과 전기적인 접속이 설정되도록 상기 회로레이아웃면(60)에 형성된 회로선(61)을 상기 도전접촉부(54, 54', 54')들에 접착시키는 단계를 구비하는 것을 특징으로 하는 반도체 디바이스 제조방법.
7. 제6항에 있어서,

   상기 제2 접착면(51)에는 도전접촉부(54, 54', 54')의 융점보다 낮은 경화점을 갖는 열경화성 접착재(55)를 제공하고, 상기 유전막층(5)에의 상기 인쇄회로기판(6)의 접착 및 상기 도전접촉부(54, 54', 54')에의 상기 회로선(61)의 접착을 상기 회로레이아웃면(60)이 상기 도전접촉부(54, 54', 54')의 융용에 앞서 상기 제2 접착면(51)에 이미 접착되게 하는 식으로 열경화 동작을 통해 동시에 수행하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
8. 제6항에 있어서,

   상기 반도체칩(40)에의 상기 유전막층(5)의 접착은 제1접착면(50)에 제공된 열경화성 접착재(55)를 열경화시킴으로써 달성되는 것을 특징으로하는 반도체 디바이스의 제조방법.
9. 제6항에 있어서,

   상기 도전접촉부(54, 54', 54') 각각은 주석볼인 것을 특징으로하는 반도체 디바이스의 제조방법.
10. 제6항에 있어서,

    상기 도전접촉부(54')각각은 도전페이스트로 형성하는 것을 특징으로하는 반도체 디바이스의 제조방법.
11. 제6항에 있어서,

    상기 도전접촉부(54')각각은 상기 회로선(61)과 접착하기에 앞서 화학적인 일렉트로플레이팅 공정이 수행되는 도전물질(56)로 형성하는 것을 특징으로하는 반도체 디바이스의 제조방법.