KR100301068B1 - 저 전력 소모형 버스 구동장치 및 방법 - Google Patents

저 전력 소모형 버스 구동장치 및 방법 Download PDF

Info

Publication number
KR100301068B1
KR100301068B1 KR1019990036533A KR19990036533A KR100301068B1 KR 100301068 B1 KR100301068 B1 KR 100301068B1 KR 1019990036533 A KR1019990036533 A KR 1019990036533A KR 19990036533 A KR19990036533 A KR 19990036533A KR 100301068 B1 KR100301068 B1 KR 100301068B1
Authority
KR
South Korea
Prior art keywords
bus
voltage
level
input data
control signal
Prior art date
Application number
KR1019990036533A
Other languages
English (en)
Other versions
KR20010019872A (ko
Inventor
윤성호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990036533A priority Critical patent/KR100301068B1/ko
Priority to US09/642,995 priority patent/US6326822B1/en
Priority to TW089116899A priority patent/TW518855B/zh
Priority to JP2000259789A priority patent/JP4468560B2/ja
Publication of KR20010019872A publication Critical patent/KR20010019872A/ko
Application granted granted Critical
Publication of KR100301068B1 publication Critical patent/KR100301068B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

데이타 버스를 통해 전달되는 버스 구동 전압의 레벨 변화 폭을 감소시켜 데이타 버스에서 소모되는 전력 소모를 줄일 수 있는 저 전력 소모형 버스 구동 장치 및 방법이 개시된다. 입력 데이타에 상응하는 제1 또는 제2 버스 구동 전압을 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 이 장치의 제1 전압 전달부는 상위 레벨을 갖는 입력 데이타에 해당하는 제1 버스 구동 전압을 제1 제어 신호에 응답하여 데이타 버스로 전달하고, 제2 전압 전달부는 제1 버스 구동 전압의 레벨보다 제1 소정 레벨만큼 적고, 입력 데이타의 하위 레벨에 해당하는, 레벨을 갖는 제2 버스 구동 전압을 제1 제어 신호에 응답하여 데이타 버스로 전달하고, 제1 제어 신호 발생부는 입력 데이타에 응답하여 제1 제어 신호를 출력하며, 전압 제거부는 데이타 버스로 전달되는 제1 버스 구동 전압으로부터 제1 소정 레벨 이상을 입력 데이타가 상위 레벨로부터 하위 레벨로 변환될 때 입력 데이타 및 제1 제어 신호에 응답하여 제거하는 것을 특징으로 한다.

Description

저 전력 소모형 버스 구동 장치 및 방법{Bus driving apparatus and method with consuming low power}
본 발명은 데이타 버스(data bus)를 사용하는 시스템에 관한 것으로서, 특히, 데이타 버스에서 소모되는 전력을 줄일 수 있는 저 전력 소모형 버스 구동 장치 및 방법에 관한 것이다.
현재, 팝 톱(palm top) 컴퓨터, 스마트 폰(smart phone) 또는 개인용 디지탈 어시스턴트(PDA:Personal Digital Assistant)등과 같은 휴대용 시스템들이 널리 사용되면서, 저 전력의 소모를 요구하는 집적회로의 수요가 급격하게 증가하고 있다. 왜냐하면, 이와 같은 휴대용 시스템에서 전지의 제한된 전력을 이용해서 일정한 수준의 동작 시간을 확보하는 것이 중요한 사항이기 때문이다.
이 때, 저 전력을 소모하는 집적 회로를 개발하기 위해서는, 데이타 버스에 의한 전력 소비를 줄이는 것이 중요한 방법들중의 하나가 된다. 왜냐하면, 버스에서 소모되는 전력이 집적회로 전체에서 소모되는 전력의 상당한 부분을 차지하기 때문이다. 일반적으로, 버스 구동 장치는 입력 데이타의 논리 레벨에 상응하여 버스 구동 전압을 생성하고, 생성된 버스 구동 전압을 데이타 버스를 통해 버스 수신장치(미도시)로 전송한다. 이 때, 버스 수신 장치(미도시)는 데이타 버스를 통해 수신한 버스 구동 전압을 원래의 입력 데이타로 복원한다. 이 때, 데이타 버스의 전력 소모는 버스 구동 전압의 논리 레벨이 변동될 때마다 데이타 버스의 긴 선에 의해 기생되는 기생 커패시터(Cw)에 전하가 충전 또는 방전됨으로써 일어난다.
종래의 버스 구동 장치에서 데이타 버스를 통해 버스 수신 장치로 전송되는 버스 구동 전압의 레벨 변화 폭(또는 버스 구동 전압의 스윙 폭)이 매우 컸다. 따라서, 전술한 기생 커패시터(Cw)에 많은 양의 전하가 충전 또는 방전을 하게 되므로, 데이타 버스에서 소비되는 전력이 커지게 되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 데이타 버스를 통해 전달되는 버스 구동 전압의 레벨 변화 폭을 감소시켜 데이타 버스에서 소모되는 전력 소모를 줄일 수 있는 저 전력 소모형 버스 구동 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 저 전력 소모형 버스 구동 장치에서 수행되는 버스 구동 방법을 제공하는 데 있다.
도 1은 본 발명에 의한 저 전력 소모형 버스 구동 장치의 바람직한 일실시예의 회로도이다.
도 2는 도 1에 도시된 버스 구동 장치에서 각 부의 타이밍도들이다.
도 3 (a) 및 (b)는 종래 및 본 발명에 의한 버스 구동 전압의 스윙 폭을 설명하기 위한 파형도들이다.
도 4는 도 1에 도시된 장치의 본 발명에 의한 변형된 실시예의 회로도이다.
도 5는 도 1 또는 도 4에 도시된 장치에서 수행되는 본 발명에 의한 버스 구동 방법을 설명하기 위한 플로우차트이다.
도 6은 본 발명에 의한 버스 구동 장치의 다른 실시예의 회로도이다.
도 7은 도 6에 도시된 버스 구동 장치의 각 부의 타이밍도들이다.
도 8은 본 발명에 의한 버스 구동 전압의 스윙 폭을 설명하기 위한 파형도이다.
도 9는 도 6에 도시된 장치의 본 발명에 의한 변형된 실시예의 회로도이다.
도 10은 도 6 또는 도 9에 도시된 장치에서 수행되는 본 발명에 의한 버스 구동 방법을 설명하기 위한 플로우차트이다.
도 11은 도 1에 도시된 버스 구동 장치를 이용하는 각 집적회로에서 소비되는 전력을 기생 커패시터의 커패시턴스 변화량에 따라 비교한 그래프이다.
도 12는 도 1에 도시된 버스 구동 장치를 이용하는 집적회로에서 소비되는 전력을 데이타 버스의 비트 수 변화량에 따라 비교한 그래프이다.
상기 과제를 이루기 위해, 입력 데이타에 상응하는 제1 또는 제2 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 본 발명에 의한 저 전력 소모형 버스 구동 장치는, 상위 레벨을 갖는 상기 입력 데이타에 해당하는 상기 제1 버스 구동 전압을 제1 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제1 전압 전달부와, 상기 제1 버스 구동 전압의 레벨보다 제1소정 레벨만큼 적고, 상기 입력 데이타의 하위 레벨에 해당하는, 레벨을 갖는 상기 제2 버스 구동 전압을 상기 제1 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제2 전압 전달부와, 상기 입력 데이타에 응답하여 상기 제1 제어 신호를 출력하는 제1 제어 신호 발생부 및 상기 데이타 버스로 전달되는 상기 제1 버스 구동 전압으로부터 상기 제1 소정 레벨 이상을 상기 입력 데이타가 상기 상위 레벨로부터 상기 하위 레벨로 변환될 때 상기 입력 데이타 및 상기 제1 제어 신호에 응답하여 제거하는 전압 제거부로 이루어지는 것이 바람직하다.
또는, 입력 데이타에 상응하는 제3 또는 제4 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 본 발명에 의한 저 전력 소모형 버스 구동 장치는, 하위 레벨을 갖는 상기 입력 데이타에 해당하는 상기 제3 버스 구동 전압을 제2 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제3 전압 전달부와, 상기 제3 버스 구동 전압의 레벨보다 제2 소정 레벨만큼 크고, 상기 입력 데이타의 상위 레벨에 해당하는, 레벨을 갖는 상기 제4 버스 구동 전압을 상기 제2 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제4 전압 전달부와, 상기 입력 데이타에 응답하여 상기 제2 제어 신호를 출력하는 제2 제어 신호 발생부 및 상기 데이타 버스로 전달되는 상기 제3 버스 구동 전압에 상기 제2 소정 레벨 이상을 상기 입력 데이타가 상기 하위 레벨로부터 상기 상위 레벨로 변환될 때 상기 입력 데이타 및 상기 제2 제어 신호에 응답하여 가산하는 전압 가산부로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 상위 또는 하위 레벨을 갖는 입력 데이타에각각 상응하는 제1 또는 제2 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 본 발명에 의한 저 전력 소모형 버스 구동 방법은, 상기 입력 데이타의 레벨이 하강하였는가 상승하였는가를 판단하는 단계와, 상기 입력 데이타의 레벨이 상승하였으면, 공급 전압의 레벨을 상기 제1 버스 구동 전압의 레벨로서 결정하는 단계와, 상기 입력 데이타의 레벨이 하강하였으면, 상기 데이타 버스로 전달되는 상기 제1 버스 구동 전압의 레벨로부터 제1 소정 레벨 이상을 감소시키는 단계 및 상기 공급 전압보다 상기 제1 소정 레벨만큼 적은 레벨을 상기 제2 버스 구동 전압의 레벨로서 결정하는 단계로 이루어지는 것이 바람직하다.
또는, 하위 또는 상위 레벨을 갖는 입력 데이타에 각각 상응하는 제3 또는 제4 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 본 발명에 의한 저 전력 소모형 버스 구동 방법은, 상기 입력 데이타의 레벨이 하강하였는가 상승하였는가를 판단하는 단계와, 상기 입력 데이타의 레벨이 하강하였으면, 기준 전압의 레벨을 상기 제3 버스 구동 전압의 레벨로서 결정하는 단계와, 상기 입력 데이타의 레벨이 상승하였으면, 상기 데이타 버스로 전달되는 상기 제3 버스 구동 전압에 제2 소정 레벨 이상을 가산시키는 단계 및 상기 기준 전압보다 상기 제2 소정 레벨만큼 큰 레벨을 상기 제4 버스 구동 전압의 레벨로서 결정하는 단계로 이루어지는 것이 바람직하다.
본 발명을 설명하기에 앞서, 일반적으로 데이타 버스가 내장된 집적회로에서 소모되는 다음 수학식 1과 같이 표현되는 전력(P)을 다음과 같이 살펴본다.
수학식 1에 기재된 f는 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전송되는 버스 구동 전압의 주파수(이하, 스위칭 주파수라 함)를 나타내고, Cw는 데이타 버스의 긴 선에 기생되는 기생 커패시터(Cw)를 나타내고, Vswing는 버스 구동 전압의 레벨 변화 폭으로서 기생 커패시터(Cw)에 충전 또는 방전되는 전하의 변화량에 상응하는 스윙 전압을 나타내고, VDD는 공급 전압을 각각 나타낸다.
종래의 버스 구동 장치는 단순한 상보형 모스 트랜지스터의 구조를 갖기 때문에, 스윙 전압(Vswing)과 공급 전압(VDD)이 동일하여 데이타 버스를 갖는 집적회로에서 소비되는 전력(P)은 다음 수학식 2와 같이 표현되었다.
한편, 수학식 1로부터 알 수 있듯이, 집적회로의 전력 소모를 줄이기 위해서는 데이타 버스에 존재하는 기생 커패시터(Cw)의 커패시턴스와 스윙 전압(Vswing)의 레벨 및 공급 전압(VDD)의 레벨을 줄여야 한다. 그러나, 기생 커패시터(Cw)의 커패시턴스는 데이타 버스의 길이에 의해 결정되고, 공급 전압(VDD) 역시 고정된 값으로 주어진다. 따라서, 후술되는 본 발명에 의한 버스 구동 장치는 데이타 버스의 스윙 전압(Vswing)인 버스 구동 전압의 스윙 폭을 작게함으로써, 데이타 버스 및버스 구동 장치를 포함하는 집적회로에서 소모되는 전력을 줄이도록 하였다.
이하, 본 발명에 의한 저 전력 소모형 버스 구동 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 저 전력 소모형 버스 구동 장치의 바람직한 일실시예의 회로도로서, 제1 제어 신호 발생부(10), 제1 및 제2 전압 전달부들(12 및 14) 및 제1 전압 제거부(16)로 구성된다. 도 1에 도시된 기생 커패시터(Cw) 및 후술되는 기생 커패시터(Cw)들은 외부에 장착되는 이산(discrete) 소자가 아니라 데이타 버스 선(wire)에 기생되는 커패시터로서 본 발명에 의한 버스 구동 장치의 부하로서 작용한다. 따라서, 기생 커패시터(Cw)의 연결관계를 점선으로 표시하였다.
도 1을 참조하면, 제1 전압 전달부(12)는 제1 제어 신호 발생부(10)로부터 발생되는 제1 제어 신호(C1)에 응답하여 공급 전압(VDD)을 출력단자 OUT를 통해 제1 버스 구동 전압으로서 데이타 버스(미도시)를 거쳐 버스 수신 장치(미도시)로 전달한다. 이 때, 제2 전압 전달부(14)는 제1 제어 신호(C1)에 응답하여 공급 전압(VDD)의 레벨보다 제1 소정 레벨(VTN) 만큼 적은 레벨을 갖는 전압(VDD-VTN)을 출력단자 OUT를 통해 제2 버스 구동 전압으로서 데이타 버스(미도시)를 거쳐 버스 수신 장치(미도시)로 전달한다. 여기서, 버스 수신 장치는 전술한 바와 같이 데이타 버스를 통해 수신한 전압(VDD또는 VDD-VTN)을 원래의 신호 레벨을 갖는 전압(VDD또는 Vss)으로 복원한다.
제1 제어 신호 발생부(10)는 입력 데이타(DIN)의 레벨에 상응하여 생성한제1 제어 신호(C1)를 제1 및 제2 전압 전달부들(12 및 14)과 제1 전압 제거부(16)로 각각 출력한다.
제1 전압 제거부(16)는 데이타 버스를 통해 전달되는 제1 버스 구동 전압으로부터 제1 소정 레벨의 전압(VTN) 이상을 입력 데이타(DIN) 및 제1 제어 신호(C1)에 응답하여 제거한다. 즉, 제1 전압 제거부(16)는 기생 커패시터(Cw)에 충전된 제1 버스 구동 전압에 상응하는 전하량으로부터 입력 데이타(DIN) 및 제1 제어 신호(C1)에 응답하여 제1 소정 레벨 이상의 전압에 상응하는 전하량을 싱킹(sinking)한다. 여기서, 제1 전압 전달부(12)로부터 출력되는 제1 버스 구동 전압은 '고' 논리 레벨의 입력 데이타(DIN) 대신에 데이타 버스를 통해 버스 수신 장치(미도시)로 전달되는 전압을 의미하고, 제2 전압 전달부(14)로부터 출력되는 제2 버스 구동 전압은 '저'논리 레벨의 입력 데이타(DIN) 대신에 버스 수신 장치(미도시)로 전달되는 전압을 의미한다.
도 1에 도시된 장치의 동작을 세부적으로 살펴보면 다음과 같다.
도 2는 도 1에 도시된 버스 구동 장치에서 각 부의 타이밍도들로서, 실선(18)은 입력 데이타(DIN)의 타이밍도를 나타내고, 점선(26)은 제2 PMOS 트랜지스터(MP2)의 게이트로 인가되는 신호의 타이밍도를 나타내고, 일점 쇄선(28)은 출력단자 OUT를 통해 출력되는 제1 또는 제2 버스 구동 전압의 타이밍도를 각각 나타낸다.
도 1에 도시된 제1 제어 신호 발생부(10)는 도 2에 도시된 입력 데이타(DIN)(18)가 '고' 논리 레벨일 때 '저' 논리 레벨의 제1 제어 신호(C1)를 출력하고, 입력 데이타(DIN)가 '저' 논리 레벨일 때 '고' 논리 레벨의 제1 제어 신호(C1)를 출력한다. 이를 위해, 제1 제어 신호 발생부(10)는 입력 데이타(DIN)를 반전하고 반전된 입력 전압을 제1 제어 신호(C1)로서 출력하는 인버터(20)로 구현될 수 있다.
먼저, 도 2에 도시된 입력 데이타(DIN)(18)가 '고' 논리 레벨일 때, 제1 전압 전달부(12)는 '저' 논리 레벨의 제1 제어 신호(C1)에 응답하여 공급 전압(VDD)을 레벨 변화없이 그대로 데이타 버스(미도시)를 거쳐 제1 버스 구동 전압으로서 버스 수신 장치(미도시)로 전달한다. 이를 위해, 제1 전압 전달부(12)는 제1 제어 신호(C1)와 연결되는 게이트, 공급 전압(VDD)과 출력단자 OUT 사이에 연결되는 소스 및 드레인을 갖는 제1 PMOS 트랜지스터(MP1)로 구성된다. 여기서, 제1 PMOS 트랜지스터(MP1)는 턴 온되었을 때, 소스의 전압(VDD)을 레벨 변화없이 그대로 드레인으로 전달하는 특성을 갖는다. 따라서, 공급 전압(VDD)이 턴 온된 제1 PMOS 트랜지스터(MP1)를 거쳐 기생 커패시터(Cw)에 레벨 변화없이 그대로 충전될 수 있다. 여기서, 기생 커패시터(Cw)에 충전된 전압(VDD)은 도 2에 도시된 바와 같이 제1 버스 구동 전압(28)으로서 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치로 전달된다.
만일, 입력 데이타(DIN)가 '고' 논리 레벨(VDD)로부터 '저' 논리 레벨(VSS)로 전이한다면, 제1 전압 제거부(16)는 도 2 에 도시된 입력 데이타(DIN)(18)의 하강엣지에서, 소정 시간(td1) 동안 제2 PMOS 트랜지스터(MP2)를 턴 온시킨다. 이는, 제1 소정 시간(td1)동안에, 기생 커패시터(Cw)에 충전된 제1 버스 구동 전압(VDD)으로부터 제1 소정 레벨의 전압(VTN) 이상에 해당하는 전하가, 턴 온된 제2 PMOS 트랜지스터(MP2)를 통해 싱킹될 수 있도록 하기 위함이다. 이를 위해, 제1 전압 제거부(16)는 지연기(22), OR 게이트(24) 및 제2 PMOS 트랜지스터(MP2)로 구성된다. 지연기(22)는 '고' 논리 레벨의 제1 제어 신호(C1)를 제1 소정 시간(td1)동안 지연하여 OR 게이트(24)로 출력한다. 따라서, 제1 소정 시간(td1)동안 OR 게이트(24)는 지연기(22)에서 출력되는 '저' 논리 레벨의 신호와 '저' 논리 레벨의 입력 데이타(DIN)을 논리합하고, 논리합한 도 2에 도시된 결과(26)를 제2 PMOS 트랜지스터(MP2)의 게이트로 출력한다. 따라서, 논리합한 결과(26)와 연결되는 게이트, 출력단자 OUT와 기준 전압인 접지 사이에 연결되는 소스 및 드레인을 갖는 제2 PMOS 트랜지스터(MP2)는 제1 소정 시간(td1) 동안 턴 온되어 기생 커패시터(Cw)에 충전된 전압으로부터 제1 소정 레벨 이상 만큼의 전압이 싱킹될 수 있도록 한다. 여기서, 제1 소정 시간(td1)은 Cw에 충전된 전압이 공급 전압(VDD)으로부터 VDD-VTN이하로 감소되는데 요구되는 시간을 의미한다.
제2 전압 전달부(14)는 '고' 논리 레벨(VDD)의 제1 제어 신호(C1)에 응답하여 공급 전압(VDD)의 레벨을 제1 소정 레벨(VTN) 만큼 감소시키고, 감소된 레벨을 갖는공급 전압(VDD-VTN)을 출력단자 OUT를 통해 데이타 버스(미도시)를 거쳐 제2 버스 구동 전압(28)으로서 버스 수신 장치로 전달한다. 이를 위해, 제2 전압 전달부(14)는 제1 제어 신호(C1)와 연결되는 게이트, 공급 전압(VDD)과 출력단자(OUT) 사이에 연결되는 드레인 및 소스를 갖는 제1 NMOS 트랜지스터(MN1)로 구성된다. 전술한 제1 소정 레벨을 갖는 전압(VTN)은 제1 NMOS 트랜지스터(MN1)의 게이트-소스간 문턱 전압을 의미한다. 따라서, 턴 온된 제1 NMOS 트랜지스터(MN1)의 특성상, 제1 NMOS 트랜지스터(MN1)의 드레인 전압(VDD)으로부터 문턱 전압(VTN)만큼 레벨이 낮아진 전압(VDD-VTN)(28)이 제1 NMOS 트랜지스터(MN1)의 소스로 전달될 수 있다. 즉, 기생 커패시터(Cw)에 충전된 공급 전압(VDD)으로부터 전술한 제1 소정 레벨의 전압(VTN) 이상의 전압이 제1 전압 제거부(16)에 의해 제거된 후, 공급 전압(VDD)보다 제1 소정 레벨(VTN)만큼 적은 제2 버스 구동 전압(VDD-VTN)이 제2 전압 전달부(14)로부터 기생 커패시터(Cw)로 공급된다.
도 3 (a) 및 (b)는 종래 및 본 발명에 의한 버스 구동 전압의 스윙 폭을 설명하기 위한 파형도들로서, 도 3 (a)는 종래의 버스 구동 장치에 의해 발생되는 버스 구동 전압의 파형도를 나타내고, 도 3 (b)는 본 발명에 의한 버스 구동 장치로부터 발생되는 버스 구동 전압의 파형도를 각각 나타낸다.
도 3 (a)에 도시된 바와 같이, 종래의 버스 구동 장치는 입력 데이타(30)가'고' 논리 레벨(VDD)인 경우 '고' 논리 레벨(VDD)의 버스 구동 전압(32)을 출력하고, 입력 데이타(30)가 '저' 논리 레벨(Vss)인 경우 '저' 논리 레벨(Vss)의 버스 구동 전압(32)을 출력한다. 따라서 종래의 버스 구동 장치로부터 출력되는 버스 구동 전압의 스윙폭은 VDD-VSS가 된다. 그러나, 도 1에 도시된 본 발명에 의한 버스 구동 장치는 입력 데이타(DIN)(38)가 '고' 논리 레벨(VDD)인 경우 '고' 논리 레벨(VDD)의 제1 버스 구동 전압을 출력하고, 입력 데이타(DIN)(38)가 '저' 논리 레벨(Vss)인 경우 '저' 논리 레벨(VDD-VTN)의 제2 버스 구동 전압(34)을 출력한다. 따라서, 본 발명에 의한 버스 구동 장치로부터 출력되는 버스 구동 전압의 스윙 폭은 도 3 (a)에 도시된 바와 같이, VTN임을 알 수 있다. 즉, 도 1에 도시된 본 발명에 의한 버스 구동 장치의 스윙폭은 종래의 버스 구동 장치의 스윙폭보다 VDD-VTN-VSS만큼 감소되었음을 알 수 있다. 그러므로, 커패시터(Cw)에 충전 또는 방전되는 전하량이 종래보다 적어, 데이타 버스에서 소모되는 전력이 종래에 대비하여 현저하게 줄어들 수 있다.
한편, 전술한 바와 같이 버스 구동 전압의 스윙 폭(VTN)이 적을 경우, 버스 구동 전압은 데이타 버스를 통해 버스 수신 장치로 전송되는 과정에서 잡음에 의해 영향을 받을 수 있다. 따라서, 잡음 면역(noise immunity)을 증가시키기 위해, 다음과 같이 버스 구동 장치를 구현할 수 있다.
도 4는 도 1에 도시된 버스 구동 장치의 본 발명에 의한 변형된 실시예의 회로도로서, 제2 제어 신호 발생부(50), 제3 및 제4 전압 전달부들(52 및 54) 및 제2 전압 제거부(56)로 구성된다.
도 4에 도시된 제2 제어 신호 발생부(50), 제3 전압 전달부(52) 및 제2 전압 제거부(56)는 도 1에 도시된 제1 제어 신호 발생부(10), 제1 전압 전달부(12) 및 제1 전압 제거부(16)와 각각 구성이 동일하며, 동일한 역할을 수행한다. 이 때, 도 4에 도시된 인버터(40), OR 게이트(44), 지연기(42) 및 제4 PMOS 트랜지스터(MP4)는 도 1에 도시된 인버터(20), OR 게이트(24), 지연기(22) 및 제2 PMOS 트랜지스터(MP2)에 각각 상응하며 동일한 기능을 수행하므로 그 설명을 생략한다. 다만, 지연기(42)에서 제1 제어 신호(C1)를 지연하는 시간(td1')과 지연기(22)에서 제1 제어 신호(C1)를 지연하는 시간(td1)은 서로 다르며, 여기에 대해서는 후술된다. 또한, 도 4에 도시된 제4 전압 전달부(54)는 도 1에 도시된 제2 전압 전달부(14)와 달리, 제3 ∼ 제M(여기서, 3≤M≤5) NMOS 트랜지스터들(MN3, ..., MNN-1및 MNM)을 더 갖는다. 이 때, M이 5보다 크면 안되는 이유는, 즉, 제4 전압 전달부(54)에서 요구되는 NMOS 트랜지스터들의 갯수가 4개보다 많으면 안되는 이유는, (M-1)*VTN[여기서, VTN은 제2, 제3, ... 및 제M NMOS 트랜지스터들(MN2, MN3, ... 및 MNM) 각각의 게이트-소스간 문턱 전압에 해당한다.]가 입력 데이타(DIN)의 피크-피크간 레벨보다 커질 수 있기 때문이다. 여기서, 제3 ∼ 제M NMOS 트랜지스터들(MN3, ..., MNM-1및 MNM) 각각의 드레인과 게이트는 서로 연결되어 있고, 제3NMOS 트랜지스터(MN3)의 드레인은 제2 NMOS 트랜지스터(MN2)의 소스와 연결되고, 제X(4≤X≤M-1) NMOS 트랜지스터의 드레인과 소스는 제X-1 NMOS 트랜지스터의 소스와 제X+1 NMOS 트랜지스터의 드레인 사이에 각각 연결되고, 제M NMOS 트랜지스터(MNM)는 제M-1 NMOS 트랜지스터(MNM-1)의 소스와 출력단자 OUT 사이에 연결되는 드레인 및 소스를 갖는다. 이 때, 제1 소정 레벨을 갖는 전압은 제2 ∼ 제M NMOS 트랜지스터들(MN2, MN3, ..., MNM-1및 MNM)의 게이트-소스간 문턱 전압들을 합한 것에 해당한다.
도 4에 도시된 장치의 동작을 설명하면, '고' 논리 레벨의 입력 데이타(DIN)가 입력될 때 도 1에 도시된 장치와 마찬가지로, 제3 전압 전달부(52)의 제3 PMOS 트랜지스터(MP3)가 턴 온되어 공급전압(VDD)이 제1 버스 구동 전압으로서 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치로 출력된다. 그러나, 도 3 (b)에 도시된 입력 데이타(DIN)(38)가 '고' 논리 레벨에서 '저' 논리 레벨로 전이할 때, 도 4에 도시된 지연기(42)는 제1 제어 신호(C1)를 제1 소정 시간(td1')동안 지연하고, 지연된 결과를 OR 게이트(44)로 출력한다. 여기서, 제1 소정 시간(td1')은 Cw에 충전된 전압이 공급 전압(VDD)으로부터 VDD-(M-1)*VTN이하로 감소되는데 요구되는 시간을 의미한다. 이 때, 제4 전압 전달부(54)의 모든 NMOS 트랜지스터들이 턴 온되어, 제4 전압 전달부(54)는 공급 전압(VDD)으로부터 제1 소정 레벨[(M-1)*VTN]만큼 감소된 전압을 제2 버스 구동 전압으로서 출력단자 OUT를 통해 전달한다. 예를 들어, M=3인 경우에, 입력 데이타(DIN)(38)가 '저' 논리 레벨로 입력되면, 도 3 (b)에 도시된 바와 같이 제4 전압 전달부(54)는 2*VTN만큼 감소된 전압을 제2 버스 구동 전압(36)으로서 출력단자 OUT를 통해 전달한다.
결국, 도 4에 도시된 본 발명에 의한 장치의 스윙 폭은 (M-1)*VTN로서, 도 1에 도시된 장치의 스윙 폭(VTN)보다 크지만 잡음에 의한 영향을 훨씬 덜 받는 잇점이 있다. 따라서, 버스 구동 장치에서 중요하게 고려될 사항이 잡음에 의한 영향인가 전력 소모에 의한 영향인가에 따라 도 1 또는 도 4에 도시된 장치가 선택적으로 적용될 수 있다. 또한, 도 4에 도시된 본 발명에 의한 버스 구동 장치의 스윙폭은 종래의 버스 구동 장치의 스윙폭보다 VDD-(M-1)*VTN-VSS만큼 감소되었음을 알 수 있다. 그러므로, 커패시터(Cw)에 충전 또는 방전되는 전하량이 종래보다 적어, 데이타 버스에서 소모되는 전력이 종래에 대비하여 현저하게 줄어들 수 있다.
이하, 도 1 또는 도 4에 도시된 장치에서 수행되는 본 발명에 의한 저 전력 소모형 버스 구동 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 5는 도 1 또는 도 4에 도시된 장치에서 수행되는 본 발명에 의한 버스 구동 방법을 설명하기 위한 플로우차트로서, 입력 데이타(DIN)의 레벨 변화에 따라 버스 구동 전압의 레벨을 결정하는 단계(제60 ∼ 제66 단계)로 이루어진다.
도 5를 참조하면, 도 1 또는 도 4에 도시된 장치의 제어 신호 발생부(10 또는 50)는 입력 데이타(DIN)의 레벨이 상승하였는가 하강하였는가를 판단하고, 판단된 결과인 제1 제어 신호(C1)를 제1 또는 제3 전압 전달부(12 또는 52)와 제2 또는제4 전압 전달부(14 또는 54) 및 제1 또는 제2 전압 제거부(16 또는 56)로 각각 출력한다(제60 단계).
만일, 입력 데이타(DIN)의 레벨이 상승하였으면, 즉, 도 3 (b)에 도시된 입력 데이타(DIN)(38)가 '저' 논리 레벨(Vss)로부터 '고' 논리 레벨(VDD)로 상승하였으면, 공급 전압(VDD)의 레벨을 제1 버스 구동 전압의 레벨로서 결정한다(제66 단계). 여기서, 상위 레벨을 갖는 입력 데이타(DIN)에 해당하는 결정된 레벨을 갖는 제1 버스 구동 전압(VDD)은 '고' 논리 레벨의 입력 데이타(DIN) 대신에 데이타 버스(미도시)를 통해 버스 수신 장치(미도시)로 전달된다.
그러나, 입력 데이타(DIN)의 레벨이 하강하였으면, 즉, 도 3 (b)에 도시된 입력 데이타(DIN)가 '고' 논리 레벨(VDD)로부터 '저' 논리 레벨(VSS)로 하강하였으면, 제1 또는 제2 전압 제거부(16 또는 56)는 기생 커패시터(Cw)에 저장되며 데이타 버스를 통해 전달되는 제1 버스 구동 전압(VDD)으로부터 제1 소정 레벨(VTN또는 (M-1)*VTN)이상 만큼을 제1 소정 시간(td1또는 td1') 동안 감소시킨다(제62 단계). 제62 단계후에, 제2 또는 제4 전압 전달부(14 또는 54)로부터 전달된 제1 소정 레벨[VTN또는 (M-1)*VTN]만큼 적은 공급 전압[VDD-VTN또는 VDD-(M-1)*VTN]의 레벨을 제2 버스 구동 전압의 레벨로서 결정한다(제64 단계).
한편, 본 발명에 의한 버스 구동 장치의 다른 실시예의 구성 및 동작을 다음과 같이 설명한다.
도 6은 본 발명에 의한 버스 구동 장치의 다른 실시예의 회로도로서, 제3 제어 신호 발생부(70), 제5 전압 전달부(72), 제6 전압 전달부(74) 및 제1 전압 가산부(76)로 구성된다.
도 6에 도시된 제6 전압 전달부(74)는 하위 레벨을 갖는 입력 데이타(DIN)에 해당하는 제3 버스 구동 전압을 제2 제어 신호(C2)에 응답하여 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달한다. 이를 위해, 제6 전압 전달부(74)는 제2 제어 신호(C2)에 연결되는 게이트, 출력단자 OUT와 기준 전압(Vss) 사이에 연결되는 드레인 및 소스를 갖는 제M+2 NMOS 트랜지스터(MNM+2)로 구현될 수 있다.
제5 전압 전달부(72)는 제3 버스 구동 전압의 레벨(Vss)보다 제2 소정 레벨 (｜VTP｜)[여기서, ｜VTP｜는 제5 PMOS 트랜지스터(MP5)의 소스-게이트간 문턱 전압의 레벨의 절대값에 해당한다.]만큼 큰 레벨을 갖고, 상위 레벨을 갖는 입력 데이타(DIN)에 해당하는 제4 버스 구동 전압을 제2 제어 신호(C2)에 응답하여 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달한다. 이를 위해, 제5 전압 전달부(72)는 제2 제어 신호(C2)와 연결되는 게이트, 출력단자 OUT와 기준 전압(Vss) 사이에 연결되는 소스 및 드레인을 갖는 제5 PMOS 트랜지스터(MP5)로 구현될 수 있다.
제3 제어 신호 발생부(70)는 입력 데이타(DIN)에 응답하여 생성한 제2 제어 신호(C2)를 제5 및 제6 전압 전달부들(72 및 74) 및 제1 전압 가산부(76)로 출력한다. 이를 위해, 제3 제어 신호 발생부(70)는 입력 데이타(DIN)을 반전하고, 반전된 결과를 제2 제어 신호(C2)로서 출력하는 인버터(80)로 구현될 수 있다.
한편, 제1 전압 가산부(76)는 데이타 버스를 통해 버스 수신 장치(미도시)로 전달되는 제3 버스 구동 전압에 제2 소정 레벨 이상의 전압을 입력 데이타(DIN)가 하위 레벨로부터 상위 레벨로 변환될 때 입력 데이타(DIN) 및 제2 제어 신호(C2)에 응답하여 가산하는 역할을 한다. 이를 위해, 제1 전압 가산부(76)는 지연기(82), AND 게이트(84) 및 제M+1 NMOS 트랜지스터(MNM+1)로 구성된다. 여기서, 지연기(82)는 데이타 버스로 전달되는 제3 버스 구동 전압에 제2 소정 레벨(｜VTP｜) 이상의 전압을 가산하는데 요구되는 제2 소정 시간(td2)동안 제2 제어 신호(C2)를 지연하여 출력한다. AND 게이트(84)는 지연기(82)에서 지연된 결과와 입력 데이타(DIN)를 논리곱하고, 논리곱한 결과를 제M+1 NMOS 트랜지스터(MNM+1)의 게이트로 출력하는 역할을 한다. AND 게이트(84)에서 논리곱한 결과와 연결되는 게이트, 공급 전압(VDD)과 출력단자 OUT 사이에 연결되는 드레인 및 소스를 갖는 제M+1 NMOS 트랜지스터(MNM+1)는 게이트로 입력되는 논리곱한 결과에 응답하여 제2 소정 레벨(｜VTP｜) 이상의 전압에 상응하는 전하를 커패시터(Cw)에 충전시키는 역할을 한다.
도 7은 도 6에 도시된 버스 구동 장치의 각 부의 타이밍도들로서, 실선(90)은 입력 데이타(DIN)의 타이밍도를 나타내고, 점선(92)은 제M+1 NMOS 트랜지스터(MNM+1)의 게이트로 인가되는 신호의 타이밍도를 나타내고, 일점쇄선(94)은 출력단자 OUT를 통해 출력되는 제3 또는 제4 버스 구동 전압의 타이밍도를 각각 나타낸다.
먼저, 도 7에 도시된 '저' 논리 레벨의 입력 데이타(DIN)(90)가 도 6에 도시된 장치로 입력되면, '고' 논리 레벨의 제2 제어 신호(C2)가 발생된다. 따라서, '고' 논리 레벨의 제2 제어 신호(C2)에 응답하여 제5 PMOS 트랜지스터(MP5)는 턴 오프되고 제M+2 NMOS 트랜지스터(MNM+2)는 턴 온된다. 그러므로, NMOS 트랜지스터의 특성상, 제M+2 NMOS 트랜지스터(MNM+2)가 턴 온된 상태에서 드레인의 기준 전압(Vss)은 제3 버스 구동 전압(94)으로서 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달된다.
그러나, '고' 논리 레벨의 입력 데이타(DIN)(90)가 도 6에 도시된 장치로 입력되면, '저' 논리 레벨의 제2 제어 신호(C2)가 발생된다고 할지라도, 지연기(82)는 제2 소정 시간(td2) 동안 '고' 논리 레벨의 신호를 AND 게이트(84)로 출력한다. 따라서, 제2 소정 시간(td2) 동안, 제M+1 NMOS 트랜지스터(MNM+1)의 게이트에 도 7에 도시된 '고' 논리 레벨의 전압(92)이 인가되어 제M+1 NMOS 트랜지스터(MNM+1)는 턴 온 상태를 유지할 수 있으므로, 기생 커패시터(Cw)에 제2 소정 레벨의 전압(｜VTP｜) 이상에 해당하는 전하가 충전될 수 있다. 여기서, '저' 논리 레벨의 제2 제어 신호(C2)에 응답하여 제5 PMOS 트랜지스터(MP5)는 턴 온되고 제M+2 NMOS 트랜지스터(MNM+2)는 턴 오프된다. 그러므로, PMOS 트랜지스터의 특성상, 제5 PMOS트랜지스터(MP5)가 턴 온된 상태에서 기준 전압(Vss)보다 제2 소정 레벨(｜VTP｜)만큼 큰 레벨을 갖는 전압이 제4 버스 구동 전압(94)으로서 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달될 수 있다.
도 8은 본 발명에 의한 버스 구동 전압의 스윙 폭을 설명하기 위한 파형도로서, 실선(100)은 입력 데이타(DIN)의 파형도를 나타내고, 일점쇄선은 제3 또는 제4 버스 구동 전압의 파형도를 나타낸다.
종래의 버스 구동 장치로부터 출력되는 버스 구동 전압의 스윙폭은 전술한 바와 같이 VDD-Vss이다. 그러나, 도 6에 도시된 본 발명에 의한 버스 구동 장치는 입력 데이타(DIN)(100)가 '고' 논리 레벨인 경우 기준 전압(Vss)보다 제2 소정 레벨(｜VTP｜)만큼 큰 레벨을 갖는 제4 버스 구동 전압(104)을 출력하고, 입력 데이타(DIN)(100)가 '저' 논리 레벨(Vss)인 경우 '저' 논리 레벨(VSS)의 제3 버스 구동 전압(104)을 출력한다. 즉, 도 6에 도시된 본 발명에 의한 버스 구동 장치로부터 출력되는 버스 구동 전압의 스윙 폭은 ｜VTP｜로서 종래의 구동 장치보다 VDD-｜VTP｜-VSS만큼 감소되었음을 알 수 있다. 그러므로, 커패시터(Cw)에 충전 또는 방전되는 전하량이 종래보다 적으므로, 데이타 버스에서 소모되는 전력이 종래에 대비하여 현저하게 줄어들 수 있다.
한편, 버스 구동 전압의 스윙 폭(｜VTP｜)이 적을 경우, 버스 구동 전압이 전달되는 과정에서 잡음에 의해 영향을 받을 수 있다. 따라서, 잡음 면역을 증가시키기 위해서, 다음과 같이 버스 구동 장치를 구현할 수 있다.
도 9는 도 6에 도시된 장치의 본 발명에 의한 변형된 실시예의 회로도로서, 제4 제어 신호 발생부(110), 제7 전압 전달부(112), 제8 전압 전달부(114) 및 제2 전압 가산부(116)로 구성된다.
도 9에 도시된 제4 제어 신호 발생부(110), 제8 전압 전달부(114) 및 제2 전압 가산부(116)는 도 6에 도시된 제3 제어 신호 발생부(70), 제6 전압 전달부(74) 및 제1 전압 가산부(76)와 각각 동일한 구성을 가지며, 동일한 기능을 수행한다. 따라서, 도 9에 도시된 인버터(120), 지연기(122), AND 게이트(124) 및 제N+3 NMOS 트랜지스터(MNM+3)는 도 6에 도시된 인버터(80), 지연기(82), AND 게이트(84) 및 제N+1 NMOS 트랜지스터(MNN+1)에 각각 대응하며, 동일한 기능을 수행한다. 다만, 도 9에 도시된 지연기(122)에서 제2 제어 신호(C2)를 지연하는 시간(td2')과 도 6에 도시된 지연기(82)에서 제2 제어 신호(C2)를 지연하는 시간(td2)은 서로 다르며, 이에 대해서는 후술된다. 또한, 제7 전압 전달부(112)는 도 6에 도시된 제5 전압 전달부(72)와 달리, 제7 ∼ 제N(여기서, 7≤N≤9) PMOS 트랜지스터들(MP7, ..., MPN-1및 MPN)을 더 마련하고 있다. 이 때, N이 9보다 크면 안되는 이유는, 즉, 제7 전압 전달부(112)에서 요구되는 PMOS 트랜지스터들(MP6, MP7, ..., MPN-1및 MPN)의 갯수가 4개보다 많으면 안되는 이유는, (N-5)*｜VTP｜[여기서, ｜VTP｜는 제6, 제7, ..., 제N-1 및 제N PMOS 트랜지스터들(MP6, MP7, ..., MPN-1및 MPN) 각각의 소스-게이트간 문턱전압에 해당한다.]가 입력 데이타(DIN)의 피크-피크간 레벨을 초과할 수 있기 때문이다. 여기서, 제7 ∼ 제N PMOS 트랜지스터들(MP7, ..., MPN-1및 MPN) 각각은 서로 연결되는 드레인과 게이트를 갖고 있으며, 제7 PMOS 트랜지스터(MP7)는 제6 PMOS 트랜지스터(MP6)의 소스 및 제8 PMOS 트랜지스터의 드레인에 각각 연결되는 드레인 및 소스를 갖고, 제Y(8≤Y≤N-1) PMOS 트랜지스터는 제Y+1 PMOS 트랜지스터의 드레인과 제Y-1 PMOS 트랜지스터의 소스 사이에 연결되는 소스 및 드레인을 갖고, 제N PMOS 트랜지스터(MPN)는 출력단자 OUT와 제N-1 PMOS 트랜지스터(MPN)의 소스 사이에 연결되는 소스 및 드레인을 갖고 있다. 이 때, 제2 소정 레벨의 전압은 제6 ∼ 제N PMOS 트랜지스터들(MP6, MP7, ..., MPN-1및 MPN)의 소스-게이트간 문턱 전압(｜VTP｜)들을 합한 것에 해당한다.
도 9에 도시된 장치의 동작을 설명하면, 입력 데이타(DIN)(100)가 '저' 논리 레벨인 경우에는 도 6에 도시된 장치와 마찬가지로, '고' 논리 레벨의 제2 제어 신호(C2)에 응답하여 제M+4 NMOS 트랜지스터(MNM+4)만이 턴 온되고, 나머지 트랜지스터들(MP6∼ MPN및 MNN+3)은 턴 오프된다. 따라서, 제8 전압 전달부(114)부터 전달되는 기준 전압(Vss)이 제3 버스 구동 전압으로서 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치로 전달된다.
그러나, 입력 데이타(DIN)가 '저' 논리 레벨에서 '고' 논리 레벨로 전이할 때, 도 9에 도시된 지연기(122)는 제2 제어 신호(C2)를 제2 소정 시간(td2')동안 지연하고, 지연된 결과를 AND 게이트(124)로 출력한다. 여기서, 제2 소정 시간(td2')은 Cw에 제2 소정 레벨[(N-5)*｜VTP｜] 이상의 전압을 충전하는데 요구되는 시간을 의미한다. 따라서, 기생 커패시터(Cw)에 기준 전압(Vss)보다 제2 소정 레벨[(N-5)*｜VTP｜] 만큼 큰 레벨을 갖는 제4 버스 구동 전압이 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달된다. 예를 들어, N=7이고 입력 데이타(DIN)(100)가 '저' 논리 레벨로부터 '고' 논리 레벨로 전이한다고 할 때, 기준 전압(Vss)보다 제2 소정 레벨(2*｜VTP｜) 만큼 큰 레벨을 갖는 제4 버스 구동 전압(102)이 출력단자 OUT를 통해 데이타 버스를 거쳐 버스 수신 장치(미도시)로 전달된다.
결국, 도 9에 도시된 장치의 스윙 폭은 (N-5)*｜VTP｜로서, 도 6에 도시된 장치의 스윙 폭(｜VTP｜)보다 크지만 잡음에 의한 영향을 훨씬 덜 받는 잇점이 있다. 따라서, 버스 구동 장치에서 중요하게 고려될 사항이 잡음에 의한 영향인가 전력 소모에 의한 영향인가에 따라 도 6 또는 도 9에 도시된 장치가 선택적으로 적용될 수 있다. 또한, 도 9에 도시된 본 발명에 의한 버스 구동 장치의 스윙폭은 종래의 버스 구동 장치의 스윙폭(VDD-VSS)보다 VDD-(N-5)*｜VTP｜-VSS만큼 감소되었음을 알 수 있다. 그러므로, 커패시터(Cw)에 충전 또는 방전되는 전하량이 종래보다 적어, 데이타 버스에서 소모되는 전력이 종래에 대비하여 현저하게 줄어들 수 있다.
이하, 도 6 또는 도 9에 도시된 장치에서 수행되는 본 발명에 의한 저 전력소모형 버스 구동 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 10은 도 6 또는 도 9에 도시된 장치에서 수행되는 본 발명에 의한 버스 구동 방법을 설명하기 위한 플로우차트로서, 입력 데이타(DIN)의 레벨에 따라 버스 구동 전압의 레벨을 결정하는 단계(제130 ∼제136 단계)로 이루어진다.
도 10을 참조하면, 도 6 또는 도 9에 도시된 장치의 제3 또는 제4 제어 신호 발생부(70 또는 110)는 입력 데이타(DIN)의 레벨이 상승하였는가 하강하였는가를 판단하고, 판단된 결과인 제2 제어 신호(C2)를 제5 또는 제7 전압 전달부(72 또는 112)와 제6 또는 제8 전압 전달부(74 또는 114) 및 제1 또는 제2 전압 가산부(76 또는 116)로 각각 출력한다(제130 단계).
만일, 입력 데이타(DIN)의 레벨이 하강하였으면, 즉, 도 8에 도시된 입력 데이타(DIN)(100)가 '고' 논리 레벨(VDD)로부터 '저' 논리 레벨(Vss)로 하강하였으면, 기준 전압(VSS)의 레벨을 제3 버스 구동 전압의 레벨로서 결정한다(제136 단계). 여기서, 하위 레벨을 갖는 입력 데이타(DIN)(100)에 해당하는 결정된 레벨을 갖는 제3 버스 구동 전압(VSS)은 '저' 논리 레벨의 입력 데이타(DIN) 대신에 데이타 버스(미도시)를 통해 버스 수신 장치로 전달된다.
그러나, 입력 데이타(DIN)(100)의 레벨이 상승하였으면, 즉, 도 8에 도시된 입력 데이타(DIN)가 '저' 논리 레벨(Vss)로부터 '고' 논리 레벨(VDD)로 상승하였으면, 제1 또는 제2 전압 가산부(76 또는 116)는 데이타 버스를 통해 전달되는 제3 버스 구동 전압(VSS)에 제2 소정 레벨의 전압[｜VTP｜ 또는 (N-5)*｜VTP｜] 이상을제2 소정 시간(td2또는 td2') 동안 가산시킨다(제132 단계). 제132 단계후에, 제5 또는 제7 전압 전달부(72 또는 112)로부터 기준 전압(Vss)보다 제2 소정 레벨만큼 큰 전압[｜VTP｜+ Vss또는 (N-5)*｜VTP｜+ Vss]을 제4 버스 구동 전압의 레벨로서 결정한다(제134 단계).
결국, 도 1 또는 도 4에 도시된 장치 및 그 장치에서 수행되는 도 5에 도시된 본 발명에 의한 방법에 의해 발생되는 제1 버스 구동 전압의 레벨은 공급 전압(VDD)의 레벨과 동일하고 제2 버스 구동 전압의 레벨은 공급 전압(VDD)으로부터 제1 소정 레벨[VTN또는 (M-1)*VTN]만큼 적어진 레벨이다. 그러나, 이와는 달리 도 6 또는 도 9에 도시된 장치 및 그 장치에서 수행되는 도 10에 도시된 방법에 의해 발생되는 제3 버스 구동 전압의 레벨은 기준 전압(VSS)의 레벨과 동일하고, 제4 버스 구동 전압의 레벨은 ｜VTP｜+ Vss또는 (N-5)*｜VTP｜+ Vss과 동일함을 알 수 있다.
도 11은 데이타 버스의 비트 수가 32비트이고 스위칭 주파수(f)가 50㎒일 때, 도 1에 도시된 버스 구동 장치를 이용하는 각 집적회로에서 소비되는 전력을 기생 커패시터(Cw)의 커패시턴스 변화량에 따라 비교한 그래프로서, 횡축은 기생 커패시터(Cw)의 커패시턴스를 나타내고, 종축은 집적회로에서 소비되는 전력 소산을 각각 나타낸다.
도 11에 도시된 바와 같이, 데이타 버스를 갖는 집적회로가 도 1에 도시된 본 발명에 의한 버스 구동 장치를 이용하여 데이타를 데이타 버스를 통해 전송할경우, 0.5㎊이전까지는 종래의 버스 구동 장치를 이용했을 때 보다 더 많은 전력을 소모한다. 왜냐하면, 본 발명에 의한 버스 구동 장치가 종래의 버스 구동 장치보다 더 많은 트랜지스터들로 구성되기 때문이다. 그러나, 데이타 버스의 선이 증가함에 따라 증가하는 기생 커패시터(Cw)의 커패시턴스는 일반적으로 0.5㎊보다 큰 값을 가지므로, 본 발명에 의한 버스 구동 장치를 이용한 경우 종래의 버스 구동 장치를 이용했을 때 보다도 훨씬 전력의 소모가 줄어듬을 알 수 있다. 예를 들어, 본 발명에 의한 버스 구동 장치를 이용하는 집적회로의 전력 소모는, 기생 커패시터(Cw)의 커패시턴스가 1㎊이라면 35%, 기생 커패시터(Cw)의 커패시턴스가 1.5㎊이라면 55%까지 절감될 수 있다.
도 12는 기생 커패시턴스가 1㎊이고, 스위칭 주파수(f)가 50㎒일 때, 도 1에 도시된 버스 구동 장치를 이용하는 집적회로에서 소비되는 전력을 데이타 버스의 비트 수 변화량에 따라 비교한 그래프로서, 횡축은 비트 수를 나타내고 종축은 집적회로에서 소비되는 전력 소산을 각각 나타낸다.
일반적으로는, 기생 커패시터(Cw)의 커패시턴스가 일정하다고 할 때, 데이타 버스의 비트 수가 증가함에 따라 집적회로에서 소비되는 전력은 증가한다. 이 때, 도 12를 참조하면, 모든 비트 수에 대해서 본 발명에 의한 버스 구동장치를 이용한 집적회로가 종래의 버스 구동 장치를 이용한 집적회로 보다 35%의 전력을 더 적게 소비함을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 저 전력 소모형 버스 구동 장치및 방법은 데이타 버스를 통해 버스 수신 장치로 전달되는 버스 구동 전압의 스윙 폭이 종래의 버스 구동 전압의 스윙 폭보다 VDD-VTN-VSS, VDD-(M-1)*VTN-VSS, VDD-｜VTP｜-Vss 또는 VDD-(N-5)*｜VTP｜-Vss만큼 작기 때문에, 기생 커패서터(Cw)에 충전이나 방전되는 전하량이 적어, 집적회로에서 소비되는 전력을 매우 절감시킬 수 있는 효과가 있다.

Claims (14)

  1. 입력 데이타에 상응하는 제1 또는 제2 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 저 전력 소모형 버스 구동 장치에 있어서,
    상위 레벨을 갖는 상기 입력 데이타에 해당하는 상기 제1 버스 구동 전압을 제1 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제1 전압 전달부;
    상기 제1 버스 구동 전압의 레벨보다 제1 소정 레벨만큼 적고, 상기 입력 데이타의 하위 레벨에 해당하는, 레벨을 갖는 상기 제2 버스 구동 전압을 상기 제1 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제2 전압 전달부;
    상기 입력 데이타에 응답하여 상기 제1 제어 신호를 출력하는 제1 제어 신호 발생부; 및
    상기 데이타 버스로 전달되는 상기 제1 버스 구동 전압으로부터 상기 제1 소정 레벨 이상을 상기 입력 데이타가 상기 상위 레벨로부터 상기 하위 레벨로 변환될 때 상기 입력 데이타 및 상기 제1 제어 신호에 응답하여 제거하는 전압 제거부를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  2. 제1 항에 있어서, 상기 저 전력 소모형 버스 구동 장치는 상기 데이타 버스와 함께 집적회로에 내장되는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  3. 제1 항에 있어서 상기 제1 전압 전달부는
    상기 제1 제어 신호에 연결되는 게이트, 공급 전압과 상기 데이타 버스 사이에 연결되는 소스 및 드레인을 갖는 제1 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  4. 제1 항에 있어서, 상기 제2 전압 전달부는
    상기 제1 제어 신호와 연결되는 게이트, 상기 공급 전압과 상기 데이타 버스 사이에 연결되는 드레인 및 소스를 갖는 제1 NMOS 트랜지스터를 구비하고,
    상기 제1 소정 레벨은 상기 제1 NMOS 트랜지스터의 게이스-소스간 문턱 전압의 레벨에 해당하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  5. 제4 항에 있어서, 상기 제2 전압 전달부는
    각각은, 전기적으로 연결되는 드레인과 게이트를 갖는 제2 ∼ 제M(여기서, M은 2이상의 양의 정수) NMOS 트랜지스터들을 더 구비하고,
    상기 제2 NMOS 트랜지스터는 상기 제1 NMOS 트랜지스터의 소스와 연결되는 드레인을 갖고, 제X(3≤X≤M-1) NMOS 트랜지스터는 제X-1 NMOS 트랜지스터의 소스와 제X+1 NMOS 트랜지스터의 드레인 사이에 연결되는 드레인과 소스를 갖고, 제M NMOS 트랜지스터는 제M-1 NMOS 트랜지스터의 소스와 상기 데이타 버스 사이에 연결되는 드레인 및 소스를 갖으며,
    상기 제1 소정 레벨을 갖는 전압은 상기 제1 ∼ 제M NMOS 트랜지스터들의 게이트-소스간 문턱 전압들을 합한 것에 해당하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  6. 제1 항에 있어서, 상기 전압 제거부는
    상기 데이타 버스로 전달되는 상기 제1 버스 구동 전압으로부터 상기 제1 소정 레벨 이상을 제거하는데 요구되는 제1 소정 시간동안 상기 제1 제어 신호를 지연하여 출력하는 제1 지연기;
    상기 제1 지연기에서 지연된 결과와 상기 입력 데이타를 논리합하고, 논리합한 결과를 출력하는 논리합 수단; 및
    상기 논리합한 결과와 연결되는 게이트, 상기 데이타 버스와 기준 전압 사이에 연결되는 소스 및 드레인을 갖는 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  7. 입력 데이타에 상응하는 제3 또는 제4 버스 구동 전압을 상기 입력 데이타대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 저 전력 소모형 버스 구동 장치에 있어서,
    하위 레벨을 갖는 상기 입력 데이타에 해당하는 상기 제3 버스 구동 전압을 제2 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제3 전압 전달부;
    상기 제3 버스 구동 전압의 레벨보다 제2 소정 레벨만큼 크고, 상기 입력 데이타의 상위 레벨에 해당하는, 레벨을 갖는 상기 제4 버스 구동 전압을 상기 제2 제어 신호에 응답하여 상기 데이타 버스로 전달하는 제4 전압 전달부;
    상기 입력 데이타에 응답하여 상기 제2 제어 신호를 출력하는 제2 제어 신호 발생부; 및
    상기 데이타 버스로 전달되는 상기 제3 버스 구동 전압에 상기 제2 소정 레벨 이상을 상기 입력 데이타가 상기 하위 레벨로부터 상기 상위 레벨로 변환될 때 상기 입력 데이타 및 상기 제2 제어 신호에 응답하여 가산하는 전압 가산부를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  8. 제7 항에 있어서, 상기 저 전력 소모형 버스 구동 장치는 상기 데이타 버스와 함께 집적회로에 내장되는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  9. 제7 항에 있어서 상기 제3 전압 전달부는
    상기 제2 제어 신호에 연결되는 게이트, 상기 데이타 버스와 기준 전압 사이에 연결되는 드레인 및 소스를 갖는 제M+1 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  10. 제7 항에 있어서, 상기 제4 전압 전달부는
    상기 제2 제어 신호와 연결되는 게이트, 상기 데이타 버스와 기준 전압 사이에 연결되는 소스 및 드레인을 갖는 제3 PMOS 트랜지스터를 구비하고,
    상기 제2 소정 레벨은 상기 제3 PMOS 트랜지스터의 소스-게이트간 문턱 전압의 레벨에 해당하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  11. 제10 항에 있어서, 상기 제4 전압 전달부는
    각각은, 전기적으로 연결되는 드레인과 게이트를 갖는 제4 ∼ 제N(여기서, N은 4이상의 양의 정수) PMOS 트랜지스터들을 더 구비하고,
    상기 제4 PMOS 트랜지스터는 상기 제3 PMOS 트랜지스터의 소스와 연결되는 드레인을 갖고, 제Y(5≤Y≤N-1) PMOS 트랜지스터는 제Y+1 PMOS 트랜지스터의 드레인과 제Y-1 PMOS 트랜지스터의 소스 사이에 연결되는 소스 및 드레인을 갖고, 제N PMOS 트랜지스터는 상기 데이타 버스와 제N-1 PMOS 트랜지스터의 소스 사이에 연결되는 소스 및 드레인을 갖으며,
    상기 제2 소정 레벨의 전압은 상기 제3 ∼ 제N PMOS 트랜지스터들의 소스-게이트간 문턱 전압들을 합한 것에 해당하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  12. 제7 항에 있어서, 상기 전압 가산부는
    상기 데이타 버스로 전달되는 상기 제3 버스 구동 전압에 상기 제2 소정 레벨이상을 가산하는데 요구되는 제2 소정 시간동안 상기 제2 제어 신호를 지연하여 출력하는 제2 지연기;
    상기 제2 지연기에서 지연된 결과와 상기 입력 데이타를 논리곱하고, 논리곱한 결과를 출력하는 논리곱 수단; 및
    상기 논리곱한 결과와 연결되는 게이트, 공급 전압과 상기 데이타 버스 사이에 연결되는 드레인 및 소스를 갖는 제M+2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 장치.
  13. 상위 또는 하위 레벨을 갖는 입력 데이타에 각각 상응하는 제1 또는 제2 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 저 전력 소모형 버스 구동 방법에 있어서,
    상기 입력 데이타의 레벨이 하강하였는가 상승하였는가를 판단하는 단계;
    상기 입력 데이타의 레벨이 상승하였으면, 공급 전압의 레벨을 상기 제1 버스 구동 전압의 레벨로서 결정하는 단계;
    상기 입력 데이타의 레벨이 하강하였으면, 상기 데이타 버스로 전달되는 상기 제1 버스 구동 전압의 레벨로부터 제1 소정 레벨 이상을 감소시키는 단계; 및
    상기 공급 전압보다 상기 제1 소정 레벨만큼 적은 레벨을 상기 제2 버스 구동 전압의 레벨로서 결정하는 단계를 구비하는 것을 특징으로 하는 저 전력 소모형버스 구동 방법.
  14. 하위 또는 상위 레벨을 갖는 입력 데이타에 각각 상응하는 제3 또는 제4 버스 구동 전압을 상기 입력 데이타 대신에 데이타 버스를 통해 버스 수신 장치로 전달하는 저 전력 소모형 버스 구동 방법에 있어서,
    상기 입력 데이타의 레벨이 하강하였는가 상승하였는가를 판단하는 단계;
    상기 입력 데이타의 레벨이 하강하였으면, 기준 전압의 레벨을 상기 제3 버스 구동 전압의 레벨로서 결정하는 단계;
    상기 입력 데이타의 레벨이 상승하였으면, 상기 데이타 버스로 전달되는 상기 제3 버스 구동 전압에 제2 소정 레벨 이상을 가산시키는 단계; 및
    상기 기준 전압보다 상기 제2 소정 레벨만큼 큰 레벨을 상기 제4 버스 구동 전압의 레벨로서 결정하는 단계를 구비하는 것을 특징으로 하는 저 전력 소모형 버스 구동 방법.
KR1019990036533A 1999-08-31 1999-08-31 저 전력 소모형 버스 구동장치 및 방법 KR100301068B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990036533A KR100301068B1 (ko) 1999-08-31 1999-08-31 저 전력 소모형 버스 구동장치 및 방법
US09/642,995 US6326822B1 (en) 1999-08-31 2000-08-21 Apparatus and method for driving bus with low power consumption
TW089116899A TW518855B (en) 1999-08-31 2000-08-21 Apparatus and method for driving bus with low power consumption
JP2000259789A JP4468560B2 (ja) 1999-08-31 2000-08-29 省エネルギバス駆動装置及び駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036533A KR100301068B1 (ko) 1999-08-31 1999-08-31 저 전력 소모형 버스 구동장치 및 방법

Publications (2)

Publication Number Publication Date
KR20010019872A KR20010019872A (ko) 2001-03-15
KR100301068B1 true KR100301068B1 (ko) 2001-11-01

Family

ID=19609378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036533A KR100301068B1 (ko) 1999-08-31 1999-08-31 저 전력 소모형 버스 구동장치 및 방법

Country Status (4)

Country Link
US (1) US6326822B1 (ko)
JP (1) JP4468560B2 (ko)
KR (1) KR100301068B1 (ko)
TW (1) TW518855B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484973B1 (en) * 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
US9748002B2 (en) * 2013-10-23 2017-08-29 Etron Technology, Inc. System-in-package module with memory
US9893765B1 (en) 2017-03-21 2018-02-13 Globalfoundries Inc. Transmission system having duplicate transmission systems for individualized precharge and output timing
US10790307B2 (en) 2018-11-27 2020-09-29 Qorvo Us, Inc. Switch branch structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362997A (en) * 1992-12-16 1994-11-08 Aspen Semiconductor Corporation BiCMOS output driver
KR960009247B1 (en) * 1993-06-08 1996-07-16 Samsung Electronics Co Ltd Data output buffer of semiconductor integrated circuit
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
KR970005570B1 (ko) * 1994-07-14 1997-04-17 현대전자산업 주식회사 데이타 출력버퍼
KR0127220B1 (ko) * 1994-10-13 1998-04-02 문정환 메모리소자의 출력버퍼회로
DE19502117C2 (de) * 1995-01-24 2003-03-20 Infineon Technologies Ag Schutzanordnung gegen elektrostatische Entladungen in mit Feldeffekt steuerbaren Halbleiterbauelementen
US5627487A (en) * 1995-06-28 1997-05-06 Micron Technology, Inc. Charge conserving driver circuit for capacitive loads
TW308695B (en) * 1996-11-19 1997-06-21 United Microelectronics Corp Output buffer list
US5894238A (en) * 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
JP3468402B2 (ja) * 1997-12-26 2003-11-17 シャープ株式会社 パストランジスタ回路

Also Published As

Publication number Publication date
JP4468560B2 (ja) 2010-05-26
TW518855B (en) 2003-01-21
KR20010019872A (ko) 2001-03-15
JP2001111631A (ja) 2001-04-20
US6326822B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
US6897696B2 (en) Duty-cycle adjustable buffer and method and method for operating same
US4992677A (en) High speed MOSFET output buffer with low noise
US5644255A (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
US7058823B2 (en) Integrated circuit having programmable voltage level line drivers and method of operation
US20070103220A1 (en) Clock driver
US7224186B2 (en) Semiconductor circuit device
US5510739A (en) Circuit and method for enhancing logic transitions appearing on a line
KR19980047305A (ko) 액정 표시 장치용 레벨 시프트 회로
US4628218A (en) Driving circuit suppressing peak value of charging current from power supply to capacitive load
US7187197B2 (en) Transmission line driver
US5559461A (en) Drive circuit detecting slow signal transition
US6777981B2 (en) Level shifting circuit
US10892759B1 (en) Bus driver module with controlled circuit and transition controlled circuit thereof
KR100301068B1 (ko) 저 전력 소모형 버스 구동장치 및 방법
US6813204B2 (en) Semiconductor memory device comprising circuit for precharging data line
US6909265B2 (en) Method, apparatus and system for predictive power regulation to a microelectronic circuit
EP0901230B1 (en) Adiabatic charging logic circuit
US5739701A (en) Input/output buffer circuit having reduced power consumption
US6320446B1 (en) System for improving low voltage CMOS performance
JP3036482B2 (ja) 出力バッファ回路
US20070052446A1 (en) Driver circuit
US5793222A (en) Input circuit
EP0619652A2 (en) Data output circuit
US5105104A (en) Self-adjusting precharge level circuit
US20050207504A1 (en) Signal transmission circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee