KR100299513B1 - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100299513B1 KR100299513B1 KR1019990023187A KR19990023187A KR100299513B1 KR 100299513 B1 KR100299513 B1 KR 100299513B1 KR 1019990023187 A KR1019990023187 A KR 1019990023187A KR 19990023187 A KR19990023187 A KR 19990023187A KR 100299513 B1 KR100299513 B1 KR 100299513B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- insulating
- forming
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000003860 storage Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004090 dissolution Methods 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적화에 따른 내부 실린더형 스토리지 전극의 형성시 실린더 저부의 손상을 방지하면서 평평한 실린더 프로파일을 얻을 수 있는 반도체 메모리 소자의 제조방법을 제공한다.
본 발명에 따라, 반도체 기판 상에 제 1 절연막을 형성하고, 제 1 절연막을 기판의 일부가 노출되도록 식각하여 캐패시터용 콘택홀을 형성한다. 그런 다음, 콘택홀 표면 및 제 1 절연막 상부에 스토리지 전극용 도전막을 형성하고, 도전막이 형성된 콘택홀에만 매립되도록 감광막을 형성한 후, 감광막 상부 및 도전막 상부에 콘택홀을 완전히 매립하도록 제 2 절연막을 형성한다. 그리고 나서, 제 2 절연막 및 도전막을 제 1 절연막이 노출되도록 전면 식각하여 스토리지 전극을 형성하고, 제 1 및 제 2 절연막과 감광막을 제거한다.
Description
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히 반도체 메모리 소자의 내부 실린더형 스토리지 전극 형성방법에 관한 것이다.
메모리 소자의 집적도가 증가됨에 따라, 셀면적 및 셀 사이의 간격은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다.
최근 256메가 디램(Dynamic Random Access Memory; DRAM)급 이상의 메모리 소자에서는 캐패시터의 용량을 확보하기 위하여, 내부 실린더형 스토리지 전극(inner cyliner type stroage electrode)이 적용되고 있다.
도 1a 내지 도 1c는 상기한 내부 실린더형 스토리지 전극 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 제 1 절연막(11)을 형성하고, 제 1 절연막(11)을 기판(10)의 일부가 노출되도록 식각하여 캐패시터용 콘택홀을 형성한다. 상기 콘택홀 표면 및 제 1 절연막(11) 상부에 스토리지 전극용 도전막(12)을 형성한다. 그런 다음, 도전막(12)이 형성된 콘택홀에 매립되도록 도전막(12) 상부에 제 2 절연막(13)을 형성하고, 도 1b에 도시된 바와 같이, 제 2 절연막(13) 및도전막(12)을 제 1 절연막(11)의 표면이 노출되도록 순차적으로 전면 식각하여 도전막(12)을 분리시켜 내부 실린더형 스토리지 전극(12A, 12B)을 형성한다.
그리고 나서, 도 1c에 도시된 바와 같이, 제 1 및 제 2 절연막(11, 13)을 습식식각으로 제거한다. 이때, 제 1 및 제 2 절연막(11, 13)의 식각 선택비를 조절하여, 실린더 외부의 제 1 절연막(11)을 소정의 높이만큼 남길 수 있다.
한편, 고집적화에 따라 상기한 스토리지 전극이 차지하는 영역의 면적은 감소되는데 반하여, 캐패시터 용량 확보에 따른 높이는 높아지기 때문에, 실린더의 어스펙트비가 증가된다. 이에 따라, 실린더 내부를 채우는 제 2 절연막(13)의 매립특성이 저하되어, 도 2에 나타낸 바와 같이 제 2 절연막(13)에 보이드(V)가 발생된다. 또한, 이러한 보이드(V)는 이후 제 2 절연막(13)의 전면식각시 실린더 내부를보호하지 못하여, 도 3의 A에 나타낸 바와 같이, 실린더 저부가 손상되는 문제가 발생된다.
상기한 문제를 해결하기 위하여, 도 4에 도시된 바와 같이, 제 2 절연막(13) 대신에 감광막(50)을 실린더 내부에만 선택적으로 매립하는 방법이 제시되었다. 그러나, 감광막(50)은 실린더 높이보다 낮게 형성되고 실린더 높이만큼 높이를 조절하여 형성하기가 어렵기 때문에, 도전막의 전면식각후 도 5의 B에 도시된 바와 같이, 실린더의 프로파일이 평평하지 않고 스페이서 형상을 갖게 된다. 또한, 이러한 스페이서 형상의 실린더는 이후 전계집중을 야기시켜 유전체막의 파괴를 유발할 뿐만 아니라, 도 6a 및 도 6b에 도시된 바와 같이, 표면적 증대를 위하여 상기한 스페이서 형상의 실린더형 스토리지 전극에 반구형 그레인 (HSG; Hemi-Spherical Grain)을 형성하게 되면 불안정하게 되여, 예컨대 HSG가 쉽게 떨어져서 스토리지 전극 사이에 브리지를 유발할 확률이 높아지게 된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 고집적화에 따른 내부 실린더형 스토리지 전극의 형성시 실린더 저부의 손상을 방지하면서 평평한 실린더 프로파일을 얻을 수 있는 반도체 메모리 소자의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 메모리 소자의 내부 실린더형 스토리지 전극 형성방법을 설명하기 위한 단면도.
도 2 및 도 3은 종래의 절연막에 발생된 보이드 및 실린더 저부 손상을 나타낸 단면도.
도 4 및 도 5는 종래의 감광막을 이용하여 실린더 내부를 채운 후의 단면도 및 실린더 형상을 나타낸 단면도.
도 6a 및 도 6b는 종래의 도 5에 나타낸 실린더 형상에 HSG를 적용한 경우를 나타낸 단면도.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 반도체 메모리 소자의 내부 실린더형 스토리지 전극 형성방법을 설명하기 위한 단면도.
도 8a 및 도 8b는 본 발명에 따른 실린더형 스토리지 전극을 나타낸 단면도.
도 9a 및 도 9b는 본 발명에 따른 스토리지 전극에 HSG막을 적용한 경우를 나타낸 단면도.
(도면의 주요부분에 대한 부호의 설명)
70 : 반도체 기판 71 : 제 1 절연막
72 : 도전막 72A, 72B : 스토리지 전극
73 : 감광막 74 : 제 2 절연막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 반도체 기판 상에 제 1 절연막을 형성하고, 제 1 절연막을 기판의 일부가 노출되도록 식각하여 캐패시터용 콘택홀을 형성한다. 그런 다음, 콘택홀 표면 및 제 1 절연막 상부에 스토리지 전극용 도전막을 형성하고, 도전막이 형성된 콘택홀에만 매립되도록 감광막을 형성한 후, 감광막 상부 및 도전막 상부에 콘택홀을 완전히 매립하도록 제 2 절연막을 형성한다. 그리고 나서, 제 2 절연막 및 도전막을 제 1 절연막이 노출되도록 전면 식각하여 스토리지 전극을 형성하고, 제 1 및 제 2 절연막과 감광막을 제거한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 반도체 메모리 소자의 내부 실린더형 스토리지 전극 형성방법을 설명하기 위한 단면도이다.
도 7a를 참조하면, 반도체 기판(70) 상에 제 1 절연막(71)을 형성하고, 제 1절연막(71)을 기판(70)의 일부가 노출되도록 식각하여 캐패시터용 콘택홀을 형성한다. 여기서, 제 1 절연막(71)은 BPSG막, PSG막 또는 O3-TEOS막으로 형성한다. 그런 다음, 상기 콘택홀 표면 및 제 1 절연막(71) 상부에 스토리지 전극용 도전막(72)을 형성한다. 여기서, 도전막(72)은 불순물이 주입된 막으로서, 먼저 도핑되지 않은 도전막을 증착한 후 불순물을 이온주입 또는 확산방법으로 일정 두께만큼 주입하여 형성한다. 이때, 불순물로서 As과 P가 사용된다.
그런 다음, 도전막(22)이 형성된 콘택홀에 매립되도록 감광막(73)을 도포하고 선택적으로 광을 조사한 후 현상하여 콘택홀에만 남도록 일부 제거한 후 감광막(73)을 경화시킨다. 여기서, 감광막(73)은 용해억제형 I-라인 감광막이나 화학증폭형 DUV 감광막으로 형성한다. 또한, 감광막(73)의 경화는 100 내지 200℃의 온도범위에서 순차적으로 온도를 조절하여, 바람직하게 100℃, 150℃, 200℃로 조절하여 진행한다.
이때, 도 7a에 도시된 바와 같이, 감광막(73)이 콘택홀의 높이보다 낮게 형성되어 콘택홀 하부에만 매립된다. 그리고 나서, 콘택홀 상부를 완전히 매립하도록 기판 전면에 제 2 절연막(74)을 형성한다. 여기서, 제 2 절연막(74)은 BPSG막, PSG막 또는 O3-TEOS막을 이용하여 플라즈마 보조 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 300 내지 450℃의 온도에서 형성한다. 이때, 콘택홀 하부에 매립된 감광막(73)에 의해, 콘택홀의 높은 어스펙트비가 완화되어, 제 2 절연막(74)의 매립특성이 향상되므로 보이드 발생확률이 크게 감소된다.
그런 다음, 도 7b에 도시된 바와 같이, 제 2 절연막(74)을 도전막(72)의 표면이 노출되도록 전면식각하고, 이어서, 도 7c에 도시된 바와 같이, 제 1 절연막(71)의 표면이 노출되도록 도전막(72)을 전면 식각하여 내부 실린더형 스토리지 전극(72A, 72B)을 형성한다.
즉, 도 8a 및 도 8b는 식각후 형성된 스토리지 전극(72A, 72B)를 나타낸 단면도로서, 도 8a 및 도 8b에 도시된 바와 같이 보이드 및 실린더 저부의 손상이 발생되지 않는다. 예컨대, 제 2 절연막(74)에 보이드가 발생되더라도 하부의 감광막(73)에 의해 실린더 저부가 완전히 덮혀지기 때문에 식각에 따른 실린더 저부의 손상이 방지된다. 또한, 감광막(73)에 의해 채워지지 않은 실린더 상부가 제 2 절연막(74)에 의해 완전히 채워진 상태에서 식각이 진행되기 때문에, 프로파일이 평평한 실린더형 스토리지 전극(72A, 72B)을 얻을 수 있다.
그리고 나서, 도 7d에 도시된 바와 같이, 제 1 및 제 2 절연막(71, 74)을 HF나 BOE를 이용한 습식식각으로 제거하고 감광막(73)을 제거한다. 이때, 제 1 및 제 2 절연막(71, 74)의 습식식각 선택비를 제 2 절연막(74)이 빠르도록 조절하여, 실린더 외부의 제 1 절연막(71)을 소정의 높이만큼 남긴다.
또한, 표면적 증대를 위하여 상기한 스토리지 전극(72A, 72B) 표면에 HSG를 형성하게 되면, 도 9a 및 도 9b에 도시된 바와 같이, 반구형 그레인 (HSG; Hemi-Spherical Grain)을 형성하더라도 안정적으로 형성됨을 알 수 있다. 따라서, 종래와 같은 전극 사이의 브리지 문제가 발생되지 않는다.
상기한 본 발명에 의하면, 고집적화에 따른 높은 어스펙트비의 실린더를 감광막 및 절연막으로 완전히 채운 후 실린더 형성을 위한 식각을 진행하기 때문에, 보이드 발생이 최소화되고, 보이드가 발생되더라도 식각시 실린더 저부의 손상이 발생되지 않는다. 또한, 평평한 프로파일의 실린더형 스토리지 전극을 얻을 수 있기 때문에, 표면적 증대를 위한 HSG를 브리지 발생없이 용이하게 적용할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
Claims (7)
- 반도체 기판 상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막을 상기 기판의 일부가 노출되도록 식각하여 캐패시터용 콘택홀을 형성하는 단계;상기 콘택홀 표면 및 상기 제 1 절연막 상부에 스토리지 전극용 도전막을 형성하는 단계;상기 도전막이 형성된 콘택홀에만 매립되도록 감광막을 형성하는 단계;상기 감광막 상부 및 도전막 상부에 상기 콘택홀을 완전히 매립하도록 제 2 절연막을 형성하는 단계;상기 제 2 절연막 및 도전막을 상기 제 1 절연막이 노출되도록 전면 식각하여 스토리지 전극을 형성하는 단계; 및상기 제 1 및 제 2 절연막과 상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 감광막을 형성하는 단계는상기 도전막이 형성된 콘택홀에 매립되도록 감광막을 도포하는 단계;상기 감광막에 선택적으로 광을 조사한 후 현상하여 상기 콘택홀에만 매립되도로록 감광막의 일부를 제거하는 단계; 및상기 감광막을 경화하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리소자의 제조방법.
- 제 2 항에 있어서, 상기 감광막은 용해억제형 I-라인 감광막이나 화학증폭형 DUV 감광막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 감광막의 경화는 100 내지 200℃의 온도범위에서 순차적으로 온도를 조절하여 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 절연막은 BPSG막, PSG막 또는 O3-TEOS막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 5 항에 있어서, 상기 제 2 절연막은 플라즈마 보조 화학기상증착으로 300 내지 450℃의 온도에서 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항 또는 제 5 항에 있어서, 상기 제 1 및 제 2 절연막은 HF나 BOE를 이용한 습식식각으로 제거하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023187A KR100299513B1 (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
| US09/597,601 US6383867B1 (en) | 1999-06-21 | 2000-06-20 | Method of manufacturing semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023187A KR100299513B1 (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003056A KR20010003056A (ko) | 2001-01-15 |
| KR100299513B1 true KR100299513B1 (ko) | 2001-11-01 |
Family
ID=19593754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023187A KR100299513B1 (ko) | 1999-06-21 | 1999-06-21 | 반도체 메모리 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6383867B1 (ko) |
| KR (1) | KR100299513B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450679B1 (ko) * | 2002-07-25 | 2004-10-01 | 삼성전자주식회사 | 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법 |
| KR100546381B1 (ko) * | 2003-09-22 | 2006-01-26 | 삼성전자주식회사 | 습식식각 공정을 포함하는 반도체 소자의 제조방법 |
| JP4908748B2 (ja) * | 2003-09-22 | 2012-04-04 | 三星電子株式会社 | 半導体素子を製造するためのエッチング方法 |
| KR100623589B1 (ko) * | 2003-12-29 | 2006-09-18 | 주식회사 하이닉스반도체 | 실린더형 캐패시터의 제조 방법 |
| KR100567624B1 (ko) * | 2004-06-15 | 2006-04-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| KR100925031B1 (ko) * | 2007-06-11 | 2009-11-03 | 주식회사 하이닉스반도체 | 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법 |
| KR101044006B1 (ko) * | 2007-11-22 | 2011-06-24 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3294651B2 (ja) | 1993-01-11 | 2002-06-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3077454B2 (ja) | 1993-06-15 | 2000-08-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2972554B2 (ja) | 1995-05-31 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5607874A (en) | 1996-02-02 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a DRAM cell with a T shaped storage capacitor |
| US5856220A (en) * | 1996-02-08 | 1999-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating a double wall tub shaped capacitor |
| US5807775A (en) * | 1996-06-24 | 1998-09-15 | Vanguard International Semiconductor Corporation | Method for forming a double walled cylindrical capacitor for a DRAM |
| US5753547A (en) | 1997-01-28 | 1998-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of a cylindrical polysilicon module in dram technology |
| US5827766A (en) | 1997-12-11 | 1998-10-27 | Industrial Technology Research Institute | Method for fabricating cylindrical capacitor for a memory cell |
| JPH11187644A (ja) | 1997-12-18 | 1999-07-09 | Ishikawajima Harima Heavy Ind Co Ltd | 電源起動制御回路 |
| TW367616B (en) | 1998-02-06 | 1999-08-21 | United Microelectronics Corp | Manufacturing method for cylindrical capacitor |
| US5956587A (en) * | 1998-02-17 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for crown type capacitor in dynamic random access memory |
| US6020234A (en) | 1998-03-05 | 2000-02-01 | Taiwan Semiconductor Manufacturing Company | Increasing capacitance for high density DRAM by microlithography patterning |
| TW384544B (en) | 1998-04-23 | 2000-03-11 | United Silicon Inc | Method of manufacturing cylindrical capacitors |
| US6015733A (en) | 1998-08-13 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Process to form a crown capacitor structure for a dynamic random access memory cell |
-
1999
- 1999-06-21 KR KR1019990023187A patent/KR100299513B1/ko not_active IP Right Cessation
-
2000
- 2000-06-20 US US09/597,601 patent/US6383867B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003056A (ko) | 2001-01-15 |
| US6383867B1 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100568733B1 (ko) | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 | |
| KR100299513B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| US7749895B2 (en) | Capacitor of semiconductor device and method for fabricating the same | |
| US5457063A (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| US20060148168A1 (en) | Process for fabricating dynamic random access memory | |
| US7585780B2 (en) | Method for manufacturing semiconductor device | |
| KR101120182B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US8105913B2 (en) | Method of fabricating a capacitor of a semiconductor device | |
| KR100885483B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR100663338B1 (ko) | 메모리 셀의 캐패시터 제조 방법 | |
| KR100476399B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US6171903B1 (en) | Method for forming a cylinder-shaped capacitor using a dielectric mask | |
| US20220208764A1 (en) | Memory and fabrication method thereof | |
| US6297121B1 (en) | Fabrication method for capacitors in integrated circuits with a self-aligned contact structure | |
| KR100680964B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20040105540A (ko) | 커패시터를 구비한 반도체장치의 제조방법 | |
| KR100762869B1 (ko) | 캐패시터의 형성방법 | |
| US20100081248A1 (en) | Method for manufacturing semiconductor device | |
| TW508760B (en) | Capacitor of dynamic random access memory and its manufacturing method | |
| KR100618693B1 (ko) | 캐패시터의 스토리지노드 전극 형성방법 | |
| KR100929322B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0158908B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20050075865A (ko) | 반도체 장치의 커패시터 형성 방법 | |
| KR20090044569A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120524 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |