KR100298445B1 - 오실레이터회로 - Google Patents

Abstract

본 발명은 MCU와 같이 발진자를 사용하고 전력소모를 줄이기 위해 파워 세이브 모드가 있는 IC에서 파워 세이브 모드가 풀리면 발진자가 정상동작해야 하는 시간을 빠르게하여 정상동작에 걸리는 시간을 짧게 하고 그에 따라 전력소모를 줄이도록 한 오실레이터 회로에 관한 것으로서, 발진을 위한 크리스탈 발진자와, 상기 크리스탈 발진자에서 발진된 미세한 정현파를 받아 증폭하는 제 1 인버터와, 상기 제 1 인버터의 증폭을 위해 제 1 인버터의 입력과 출력을 연결하는 제 1 트랜스미션 게이트와, 상기 제 1 트랜스미션 게이트에 스톱 모드 신호의 반전된 신호를 인가하는 제 2 인버터와, 상기 제 1 인버터에서 증폭된 신호를 구형파로 전환하여 내부회로로 출력하는 제 3 인버터와, 스톱 모드 신호를 받아 크리스탈 발진자의 발진을 멈추게 하는 제 1 NMOS 트랜지스터와, 스톱 모드 신호가 릴레이 되는 것을 감지하는 에지 검출 회로와, 상기 에지 검출 회로의 출력을 받아 발진을 개시하는 링오실레이터와, 상기 링 오실레이터의 출력을 반전하여 입력단자에 입력하는 제 4 인버터와, 상기 에지 검출 회로의 출력이 하이시 제 4 인버터의 출력과 입력단자를 분리시키는 제 2 트랜스미션 게이트를 포함하여 구성되는 것을 특징으로 한다.

Description

오실레이터 회로{OSCILLATOR CIRCUIT}

본 발명은 오실레이터(Oscillator) 회로에 관한 것으로, 특히 전력소모를 줄임과 동시에 동작속도를 빠르게 하는데 적당한 오실레이터 회로에 관한 것이다.

이하, 첨부된 도면을 참고하여 종래 기술의 오실레이터 회로를 설명하면 다음과 같다.

도 1은 종래 기술의 오실레이터 회로를 나타낸 회로도이다.

도 1에서와 같이, IC 외부에 발진을 위한 크리스탈(Crystal) 발진자(11)와, 상기 크리스탈 발진자(11)에서 발진된 주파수가 IC 내부의 입력단자(Xin)에 입력되고 이를 증폭하기 위한 앰프(Amp)로 사용하는 제 1 인버터(X1)와, 상기 제 1 인버터(X1)가 앰프의 기능을 갖도록 하는 트랜스미션 게이트(12)와, 상기 제 1 인버터(X1)의 출력신호를 안정된 펄스(Pulse)로 만들어 내부회로로 출력하는 제 2 인버터(X2)와, 상기 트랜스미션 게이트(12)를 구성하는 NMOS 및 PMOS 트랜지스터의 게이트를 콘트롤하는 제 3 인버터(X3)와, 스톱 모드(Stop Mode)시(파워 세이브 모드 신호) 입력단자(Xin)에 들어오는 신호를 "L" 레벨로 만드는 풀다운 NMOS 트랜지스터(13)와, 상기 크리스탈 공진자(11)의 공진을 위한 제 1, 제 2 캐패시터(C1,C2)를 포함하여 구성된다.

여기서 상기 풀다운 NMOS 트랜지스터(13)는 소오스가 접지단(Vss)에 연결되고, 드레인이 입력단자(Xin)에 연결되며 게이트에는 스톱 모드시 IC 내부에 스톱 모드 신호(Stop_signal_IN)가 연결된다.

상기와 같이 구성된 오실레이터 회로의 동작을 설명하면 다음과 같다.

즉, IC 외부에 크리스탈 발진자(11)와 공진용의 제 1, 제 2 캐패시터(C1,C2)를 달고 IC에 전원전압(Vcc)을 인가하면 크리스탈 발진자(11)로부터 입력단자(Xin)에는 초기에 미세한 정현파가 발생된다.

먼저, 스톱 모드 신호가 "L"인 경우에는 입력단자(Xin)로 입력되는 미세한 정현파를 제 1 인버터(X1)의 입력과 출력을 트랜스미션 게이트(12)로 숏트(Sort)시킨다.

여기서 상기 트랜스미션 게이트(12)는 IMΩ정도의 저항을 갖도록 만들어져 있고, 스톱 모드 신호가 "L"이면 "ON" 상태가 된다.

이어, 상기 제 1 인버터(X1)의 입력과 출력이 트랜스미션 게이트(12)로 연결되므로 제 1 인버터(X1)는 증폭기로 동작하게 되어 크리스탈 발진자(11)에서 발진되는 미세한 정현파를 증폭시킨다.

이때 상기 제 1 인버터(X1)에서 증폭된 출력은 다시 제 1 인버터(X1)의 입력으로 피드백(Feedback)시킬 수 있도록 트랜스미TUS 게이트(12)가 계속 "ON"되어 있다.

그리고 상기 제 1 인버터(X1)의 출력이 정현파로 나오므로 로직 소자에 쓰기위해 제 2 인버터(X2)를 거쳐 구형파가 나오도록 한다.

여기서 풀다운 NMOS 트랜지스터(13)는 "OFF"상태이다.

한편, 스톱 모드 신호가 "H"인 경우에 트랜스미션 게이트(12)는 "OFF"되고 풀 다운 NMOS 트랜지스터(13)가 "ON"된다.

즉, 입력단자(Xin)로 들어오는 미세한 정현파를 제 1 인버터(X1)로 증폭할 수 없도록 피드백 경로를 "OFF"시키고 입력단자(Xin)에 들어오는 미세한 정현파를 강제로 "L"이 되도록 풀다운 NMOS 트랜지스터(13)가 동작한다.

따라서 제 2 인버터(X2)의 출력은 "L"이 되어진다.

도 2는 종래의 오실레이터 회로 사용할 때 입력과 출력에 대한 타이밍이다.

도 2에서와 같이 파워 세이브 모드를 빠져 나올시 오실레이터의 정상동작까지 걸리는 시간이 길어진다.

그러나 이와 같은 종래 기술의 오실레이터 회로에 있어서 다음과 같은 문제점이 있었다.

즉, 오실레이터가 정상 동작하려면 입력단자로 입력되는 미세한 정현파가 인버터를 거치고 다시 증폭된 신호가 피드백되어 입력단자로 입력되는 과정을 무한히 반복하여 인버터의 출력 파형이 전원전압에 근접할 때 오실레이터가 정상 동작한다고 말하여 이때까지 걸리는 발진 안정화되기까지의 시간이 수십 ㎲걸린다.

이 때문에 MCU에서와 같이 파워 세이브 모드가 있는 IC에서는 파워 세이브 모드를 빠져나올시 오실레이터의 정상동작가지 걸리는 시간이 길어 그때까지 IC는 어떤 동작도 않고 있다가 오실레이터가 정상 동작할 때 칩이 동작하므로 전력소모 및 속도가 저하된다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 MCU와 같이 발진자를 사용하고 전력소모를 줄이기 위해 파워 세이브 모드가 있는 IC에서 파워 세이브 모드가 풀리면 발진자가 정상 동작해야 하는 시간을 빠르게하여 정상동작에 걸리는 시간을 짧게 하고 그에 따라 전력소모를 줄이도록 한 오실레이터 회로를 제공하는데 그 목적이 있다.

도 1은 종래의 오실레이터 회로를 나타낸 회로도

도 2는 종래의 오실레이터 회로 사용할 때의 입력과 출력을 나타낸 타이밍도

도 3은 본 발명에 의한 오실레이터 회로를 나타낸 회로도

도 4는 본 발명에 의한 오실레이터 회로 사용할 때의 입력과 출력을 나타낸 타이밍도

도면의 주요부분에 대한 부호의 설명

21 : 크리스탈 발진자 22 : 제 1 트랜스미션 게이트

23 : 제 1NMOS 트랜지스터 24 : 에지 검출 회로

25 : 링 오실레이터 26 : 제 3 트랜스미션 게이트

상기와 같은 목적을 달성하기 위한 본 발명에 의한 오실레이터 회로는 발진을 위한 크리스탈 발진자와, 상기 크리스탈 발진자에서 발진된 미세한 정현파를 받아 증폭하는 제 1 인버터와, 상기 제 1 인버터의 증폭을 위해 제 1 인버터의 입력과 출력을 연결하는 제 1 트랜스미션 게이트와, 상기 제 1 트랜스미션 게이트에 스톱 모드 신호의 반전된 신호를 인가하는 제 2 인버터와, 상기 제 1 인버터에서 중폭된 신호를 구형파로 전환하여 내부회로로 출력하는 제 3 인버터와, 스톱 모드 신호를 받아 크리스탈 발진자의 발진을 멈추게 하는 제 1 NMOS 트랜지스터와, 스톱 모드 신호가 릴레이 되는 것을 감지하는 에지 검출 회로와, 상기 에지 검출 회로의 출력을 받아 발진을 개시하는 링 오실레이터와, 상기 링 오실레이터의 출력을 반전하여 입력단자에 입력하는 제 4 인버터와, 상기 에지 검출 회로의 출력이 하이시 제 4 인버터의 출력과 입력단자를 분리시키는 제 2 트랜스미션 게이트를 포함하여 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 오실레이터 회로를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의한 오실레이터 회로를 나타낸 회로도이다.

도 3에서와 같이, 발진을 위한 크리스탈 발진자(21)와, 상기 크리스탈 발진자(21)의 공진을 위한 제 1, 제 2 캐패시터(C1,C2)와, 상기 크리스탈 발진자(21)에서 발진된 미세한 정현파를 받아 증폭하는 제 1 인버터(X1)와, 상기 제 1 인버터(X1)의 증폭을 위해 제 1 인버터(X1)의 입력과 출력을 연결하는 제 1 트랜스미션게이트(22)와, 상기 제 1 트랜스미션 게이트(22)를 구성하는 NMOS 및 PMOS 트랜지스터의 게이트에 스톱 모드 신호의 반전된 신호를 인가하는 제 2 인버터(X2)와, 상기 제 1 인버터(X1)에서 증폭된 신호를 구형파로 전환하여 내부회로로 출력하는 제3 인버터(X3)와, 스톱 모드 신호가 "H"시 크리스탈 발진자(21)의 발진을 멈추게 하는 제 1 NMOS 트랜지스터(23)와, 스톱 모드 신호가 릴레이스(Release)되는 것을 감지하는 에지 검출 회로(24)와, 상기 에지 검출 회로(24)의 출력을 받아 발진을 개시하는 링 오실레이터(25)와, 상기 링 오실레이터(25)의 출력을 반전하여 입력단자( Xin)에 입력하는 제 4 인버터(X4)를 포함하여 구성된다.

여기서 상기 링 오실레이터(25)는 스톱 모드 신호가 "L"일 때 링 오실레이터(25)의 피드백 루프를 연결하는 제 2 트랜스미션 게이트(25a)와, 상기 제2 트랜스미션 게이트(25a)의 출력을 입력으로 반전시키어 출력하는 제 5 인버터(X5)와, 상기 제 5 인버터(X5)의 출력을 RC 딜레이시키는 제 1 , 제 2 RC 딜레이부(25b,25c)와, 상기 제 2 RC 딜레이부(25c)의 출력을 받아 피드백시키는 제 6인버터(X6)와, 상기 링 오실레이터(25)의 출력을 받아 입력단자(Xin)로 반전된 신호를 입력하는 제 4 인버터(X4)와, 상기 에지 검출 회로(24)의 출력이 "H"시 제 5 인버터(X5)의 출력이 플로팅 되는 것을 방지하는 제 2 NMOS 트랜지스터(25d)로 구성되어 있다.

또한, 상기 에지 검출 회로(24)의 출력이 "H"시 제 4 인버터(X4)의 출력과 입력단자(Xin)를 분리시키는 제 3 트랜스미션 게이트(26)로 구성된다.

한편, 상기 제 1, 제 2 RC 딜레이부(25b,25c)는 각각 하나의 저항(R1,R2) 및 하나의 캐패시터(C3,C4)로 구성된다.

그리고 여기서 미설명한 인버터 X7은 에지 검출 회로(24)의 출력신호와 함께 제 2 트랜스미션 게이트(25a)의 동작을 제어하고, 인버터 X8은 제 1 RC딜레이부(25b)신호를 반전시키어 제 2 RC 딜레이부(25c)로 출력한다.

상기와 같이 구성된 본 발명에 의한 오실레이터 회로의 동작을 설명하면 다음과 같이.

전원전압(Vcc)이 IC 회로에 인가되면 입력단자(Xin)와 출력단자(Xout)에는 전압이 인가되어 크리스탈 발진자(21)와 제 1, 제 2 캐패시터(C1,C2)에 의해 발진을 개진하여 미세한 발진자의 출력을 입력단자(Xin)에 인가된다.

먼저, 스톱 모드 신호가 "L"이면, 입력단자(Xin)에 인가된 발진자 출력(정현파)은 제 1 트랜스미션 게이트(22)가 "ON"되고 입력과 출력이 묶여 증폭기로 동작하는 제 1 인버터(X1)로 입력되어 증폭된 파형이 출력단자(Xout)로 출력되고, 이 정현파 출력이 크리스탈 발진자(21)에 인가되어 게속 발진될 수 있도록 하고, 상기 크리스탈 발진자(21)의출력이 다시 입력단자(Xin)에 인가되고 제 1 인버터(X1)에서 증폭되어 크리스탈 발진자(21)로 인가되는 폐회로를 거치면서 발진이 전원전압과 비슷하게 될 때까지 발진 정현파의 피크에서 피크전압이 증가하고 이후는 전원 전압에서 고정된다.

한편, 에지 검출 회로(24)는 "L"시는 어떤 펄스도 내지 않으므로 계속 "H"상태를 출력하고, 이 출력과 링 오실레이터(25)의 인버터(X7)의 출력에 의해 제 2 트랜스미션 게이트(25a)는 "OFF"상태가 되고, 제 2 NMOS 트랜지스터(25d)는 "ON"되어 제 5 인버터(X5)의 입력에 "L"이 인가되게 하여 링 오실레이터(25)가 동작하지 않고, 제 4 인버터(X4)의 출력이 입력단자(Xin)에 전달되지 않도록 제 3 트랜스미션 게이트(26)가 "OFF"된다.

그리고 스톱 모드 신호가 "H"이면, 제 1 NMOS 트랜지스터(23)가 "ON"되고, 제 1 트랜스미션 게이트(22)가 "OFF"되어 입력단자(Xin)가 "L"로 고정되고 피드백 되어 제 1 트랜스미션 게이트(22)가 "OFF"되므로 발진은 정지된다.

이때 에지 검출 회로(24)의 출력은 "H"로 되므로 링 오실레이트(25)의 발진을 위한 피드백 패스가 "OFF"되어 제 2 트랜스미션 게이트(25a), 제 3 트랜스미션게이트(26)도 "OFF"된다.

그리고 스톱 모드 신호가 "H"→"L"로 바뀔 때 에지 검출 회로(24)가 "L"신호를 출력하고, "L" 기간동안 제 2 트랜스미션 게이트(25a)가 "ON"되고, 링 오실레이터(25)의 제 2 NMOS 트랜지스터(25d)가 "OFF"되므로 링 오실레이터(25)가 발진을 시작한다.

이때 링 오실레이터(25)의 출력을 입력단자(Xin)에 연결해 주는 제 3 트랜지스미션 게이트(26)가 "ON"되어 있으므로 링 오실레이터(25)의 발진이 입력단자(Xin)에 전달되어 초기 크리스탈 발진자(21)가 발진을 개시하는 전압을 크게하여 빠른시간내에 발진이 정상적으로 되도록 하여주고 일정시간(네가티브 에지 검출의 출력이 "L"에서 "H"로 될 때까지)후 제 3 트랜스미션 게이트(26)이 인버터(X7)에 의해 "OFF"되어 이후로는 크리스탈 발진자(21)에 의한 발진만을 하게 된다.

도 4는 본 발명 의한 오실레이터 회로 사용할 때 입력과 출력을 나타낸 타이밍도이다.

도 4에서와 같이, 파워 다운 모드에서는 IC의 소비전력을 줄이기 위해 오실레이터의 발진을 정지시키고 파워 다운 모드 릴레이시는 다시 오실레이터를 가동시키는데 가동시 걸리는 시간을 짧게 할 수 있다.

이상에서와 같이 본 발명에 의한 오실레이터 회로에 있어서 파워 다운 모드에서는 IC의 소비전력을 줄이기 위해 오실레이터의 발진을 정지시키고 파워 다운모드 릴레이시는 다시 오실레이터를 가동시키는데 가동시 걸리는 시간을 짧게 할 수 있고, 그 시간이 짧을수록 소비전력이 감소되므로 베터리를 전원으로 사용하는 소자에서 유리하며 동작 시작 시간도 짧으므로 고속동작에 유리하다는 효과가 있다.

Claims (3)

1. 입력단자와 출력단자에 전원전압이 인가되어 발진하는 크리스탈 발진자와,

   상기 크리스탈 발진자에서 발진된 정현파를 받아 증폭하는 제 1 인버터와,

   상기 제 1 인버터의 증폭을 위해 제 1 인버터의 입력과 출력을 연결하는 제 1 트랜스미션 게이트와,

   상기 제 1 트랜스미션 게이트에 스톱 모드 신호의 반전된 신호를 인가하는 제 2 인버터와,

   상기 제 1 인버터에서 증폭된 신호를 구형파로 전환하여 내부회로로 출력하는 제 3 인버터와,

   상기 입력단자에 소오스가 연결되고 접지단에 드레인이 연결되며 게이트에 외부의 스톱 모드 신호가 인가되어 상기 크리스탈 발진자의 발진을 멈추게 하는 제 1 NMOS 트랜지스터와,

   상기 스톱 모드 신호가 딜레이되는 것을 감지하는 에지 검출 회로와,

   상기 에지 검출 회로의 출력을 받아 발진을 개시하는 링 오실레이터와,

   상기 링 오실레이터의 출력을 반전하여 입력단자에 입력하는 제 4 인버터와,

   상기 에지 검출 회로의 출력이 하이일 때 상기 제 4 인버터의 출력과 입력단자를 분리시키는 제 2 트랜스미션 게이트를 포함하여 구성되는 것을 특징으로 하는 오실레이터 회로.
2. 제 1 항에 있어서, 상기 링 오실레이터는

   스톱 모드 신호가 "L"일 때 링 오실레이터의 피드백 루프를 연결하는 제 3 트랜스미션 게이트와,

   상기 제 3 트랜스미션 게이트의 출력을 입력으로 반전시키어 출력하는 제 5 인버터와,

   상기 제 5 인버터의 출력을 RC 딜레이시키는 제 1, 제 2 RC 딜레이부와,

   상기 제 2 RC 딜레이부의 출력을 받아 피드백시키는 제 6 인버터와,

   상기 제 3 트랜스미션 게이트에 소오스가 연결되고 접지단에 드레인이 연결되며 상기 에지 검출 회로에 게이트가 연결되어 상기 에지 검출 회로의 출력이 "H"일 때 제 5 인버터의 출력이 플로팅 되는 것을 방지하는 제 2 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 오실레이터 회로.
3. 제 2 항에 있어서,

   상기 제 1, 제 2 RC 딜레이부는 각각 하나의 저항과 하나의 캐패시터로 구성되는 것을 특징으로 하는 오실레이터 회로.