KR100286326B1 - 인터리빙샘플링아나로그/디지탈변환기 - Google Patents

인터리빙샘플링아나로그/디지탈변환기 Download PDF

Info

Publication number
KR100286326B1
KR100286326B1 KR1019970068515A KR19970068515A KR100286326B1 KR 100286326 B1 KR100286326 B1 KR 100286326B1 KR 1019970068515 A KR1019970068515 A KR 1019970068515A KR 19970068515 A KR19970068515 A KR 19970068515A KR 100286326 B1 KR100286326 B1 KR 100286326B1
Authority
KR
South Korea
Prior art keywords
signal
output
unit
analog
logic
Prior art date
Application number
KR1019970068515A
Other languages
English (en)
Other versions
KR19990049556A (ko
Inventor
박용팔
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970068515A priority Critical patent/KR100286326B1/ko
Priority to DE19822784A priority patent/DE19822784C2/de
Priority to US09/172,075 priority patent/US6169504B1/en
Priority to JP10346399A priority patent/JPH11251909A/ja
Publication of KR19990049556A publication Critical patent/KR19990049556A/ko
Application granted granted Critical
Publication of KR100286326B1 publication Critical patent/KR100286326B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 2위상 클럭발생기를 사용한 인터리빙 샘플링 방법을 적용하여 정밀한 디지탈신호를 얻을 수 있을 뿐만 아니라, 설계비용을 줄일 수 있도록 한 인터리빙 샘플링 아나로그/디지탈 변환기에 관한 것이다.
이를위해 본 발명은 서로다른 위상을 갖는 제1,제2클럭신호(ph1,ph2)를 발생하는 2위상 클럭신호발생기(100)와, 상기 2위상 클럭신호발생기(100)로부터 출력되는 클럭신호(ph1,ph2)에 따라 로직 전체를 제어하는 로직제어부(200)와, 외부로부터 입력되는 아나로그신호(V1)를 각각의 기준전압들과 비교하여 출력하는 비교부(300)와, 상기 비교부(300)로부터 출력되는 신호들을 로직제어부(200)로부터 인가되는 제어신호에 따라 다음 로직으로 직접 또는 반전시켜 전송하는 전송부(400)와, 상기 전송부(400)로부터 전송되는 신호들을 로직제어부(200)로부터 인가되는 제어신호에 따라 디코딩하여 디지탈신호들을 외부로 출력하는 디코딩부(500)로 구성된다.

Description

인터리빙 샘플링 아나로그/디지탈 변환기{INTERLEAVING SAMPLING ANALOG/DIGITAL CONVERTER}
본 발명은 아나로그/디지탈 변환기에 관한 것으로, 특히 인터리빙 샘플링 방법을 이용한 인터리빙 샘플링 아나로그/디지탈 변환기(interleaving sampling Analog/Digital converter)에 관한 것이다.
종래의 아나로그/디지탈 변환기(Analog/Digital converter: 이하 A/D 변환기라 함)는 피이드백 형 A/D 변환기(feedback-type A/D converter), 병렬/플래쉬 A/D 변환기(parallel or flash A/D converter)등이 사용되고 있으며, 이는 책명 microelectronic circuits, 3-rd edition, 1990, P747(저자 sedra/smith)에 기재되어 있다. 종래의 A/D 변환기를 간략하게 설명하면 다음과 같다.
피이드백 형 A/D 변환기(feedback-type A/D converter)는 도1에 도시된 바와 같이, 외부로부터 입력되는 아나로그신호(V1)가 양(positive)의 단자(+)로 인가되고, 음(negative)의 단자(-)로는 기준전압(VR)이 인가되며, 그 기준전압(VR)과 아나로그신호(V1)를 비교하여 결과값을 출력하는 비교기(11)와, 그 비교기(11)로부터 출력되는 신호에 따라 업(up) 또는 다운(down) 카운팅하여 출력하는 카운터(12)와, 그 카운터(12)로부터 출력되는 디지탈신호를 아나로그신호로 변환하여 상기 비교기(11)로 출력하는 디지탈/아나로그변환기(Digital/analog converter; 이하 D/A변환기라 함)(13)로 구성된다. 여기서, 상기 카운터(12)로부터 출력되는 신호들이 디지탈신호(bit1∼bitN)로서 외부로 출력된다.
이와 같이 구성된 피이드백 형 A/D 변환기의 동작을 도1을 참조하여 설명하면 다음과 같다.
먼저, 비교기(11)는 D/A변환기(13)로부터 출력되는 신호(VR)를 기준전압으로 하여 외부로부터 입력되는 아나로그신호(V1)와 비교하고, 그 비교된 결과를 출력한다. 여기서, 그 비교기(11)는 외부로부터 입력되는 아나로그신호(V1)가 양(positive)이면 양의 값을 출력하고, 음(negative)이면 음의 값을 출력한다. 그리고, 최초의 비교는 D/A변환기(13)로부터 출력되는 신호(VR), 즉, 기준전압을 제로("0")로 하여 시작된다.
이어서, 상기 비교기(11)로부터 출력되는 신호를 받아 카운터(12)가 구동되는데, 그 비교기(11)로부터 출력되는 신호가 양이면 업(up)카운팅을 하고, 그 신호가 음이면 다운(down)카운팅을 하게된다. 이 카운터(12)의 카운팅 동작은 외부의 클럭발생기(미도시)로부터 입력되는 클럭신호(CLOCK)에 의해 제어된다.
그 카운터(12)로부터 출력되는 신호는 디지탈 신호로서 외부로 출력된다. 또한, 그 카운터(12)로부터 출력되는 디지탈신호는 D/A변환기(13)에서 아나로그신호로 변환되어 상기 비교기(11)로 입력된다.
그 비교기(11)는 D/A변환기(13)로부터 출력된 신호(VR)를 기준전압으로 사용하고 외부로부터 입력되는 아나로그신호(V1)를 비교하여 출력한다.
상기와 같은 과정은 그 비교기(11)의 출력이 제로("0")가 될 때까지 반복되고, 그 때의 카운터(12)는 디지털신호(bit1∼bitN)를 출력한다.
또한, 병렬/플래쉬 A/D 변환기(parallel or flash A/D converter)는 도2에 도시된바와 같이, 외부로부터 입력되는 아나로그신호(V1)가 음(negative)의 단자(-)로 인가되고, 양(positive)의 단자(+)로는 기준전압(VR1∼VR(2 n -1))이 각각 인가되며, 아나로그신호(V1)를 기준전압(VR∼VR(2 n -1))과 각기 비교하여 출력하는 비교기(20)들이 병렬로 연결되어 있고, 그 비교기(20)들로부터 출력되는 신호들을 입력받아 외부의 클럭발생기(미도시)로부터 입력되는 클럭신호에 따라 디코딩하여 디지탈신호(bit1∼bitN)를 출력하는 디코딩부(21)로 구성된다.
이와같이 구성된 종래의 병렬/플래쉬 A/D 변환기의 동작을 설명하면 다음과 같다.
도2에서, 외부로부터 아나로그신호(V1)가 입력되면 각각의 비교기(20)들은 외부의 기준전압발생기(미도시)로부터 입력되는 기준전압(VR1∼VR(2 n -1))과 비교하여, 그 결과를 출력한다.
이어서, 디코딩부(21)는 상기 각각의 비교기(20)로부터 입력되는 신호들을 디코딩하여 디지탈신호(bit1∼bitN)를 출력한다.
이때, 상기 비교기(20)들 및 디코딩부(21)는 도시되지 않은 외부의 클럭발생기로부터 출력되는 클럭신호에 의해 구동된다.
이와같이, 외부로부터 입력되는 아나로그신호(V1)는 상기 비교기(20)에서 비교과정을 통해서 이미 정해진 전압레벨(기준전압)에 따라 샘플링되고, 디코딩부(21)에서는 N비트의 디지탈신호로 변환되어 출력되는 것이다.
또한, 상기 샘플링 폭을 좁게하여 더 정밀한(예를들어 2배 정도) 디지탈신호를 얻고자 한다면, 2배의 비교기(20)들이 소요된다.
그러나, 상기와 같이 동작하는 종래의 A/D 변환기들은 1위상 클럭신호에 의해 동작되므로 정밀한 디지탈신호를 얻을 수 없을 뿐만 아니라, 정밀한 디지탈신호를 얻고자 한다면 많은 수의 비교기들이 소요되어 비용이 많이 발생하는 문제점이 있었다.
따라서, 본 발명의 목적은 2위상 클럭발생기를 사용한 인터리빙 샘플링 방법을 적용하여 정밀한 디지탈신호를 얻을 수 있을 뿐만 아니라, 설계비용을 줄일 수 있도록 한 인터리빙 샘플링 아나로그/디지탈 변환기를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 서로다른 위상을 갖는 제1,제2클럭신호를 발생하는 2위상 클럭신호발생기와, 상기 2위상 클럭신호발생기로부터 출력되는 클럭신호에 따라 로직 전체를 제어하는 로직제어부와, 외부로부터 입력되는 아나로그신호를 각각의 기준전압과 비교하여 출력하는 비교부와, 상기 비교부로부터 출력되는 신호를 로직제어부로부터 인가되는 제어신호에 따라 다음 로직으로 직접 전송하거나 반전시켜 전송하는 전송부와, 상기 전송부로부터 전송되는 신호를 로직제어부로부터 인가되는 제어신호에 따라 디코딩하여 디지탈신호를 외부로 출력하는 디코딩부로 구성된다.
도1은 종래기술의 피이드백 형 A/D 변환기를 보인 블럭도.
도2는 종래기술의 병렬/플래쉬 A/D 변환기를 보인 블럭도.
도3은 본 발명에 의한 인터리빙 샘플링 A/D 변환기를 보인 블록도.
도4a,도4b는 도3에 있어서, 2위상클럭발생기로부터 출력되는 클럭신호들을 보인 파형도.
도5는 도3에 있어서, 아나로그신호가 샘플링되는 형태를 보인 그래프.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100 : 2위상클럭발생기 200 : 로직제어부
300 : 비교부 300' : 비교기
400 : 전송부 410 : 단위전송부
420 : 1의보수변환회로 500 : 디코딩부
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
도3은 본 발명의 인터리빙 샘플링 방법을 사용한 인터리빙 샘플링 아나로그/디지탈 변환기로서, 이에 도시한 바와같이 서로다른 위상을 갖는 제1,제2클럭신호(ph1,ph2)를 발생하는 2위상 클럭신호발생기(2phase clock signal generator)(100)와, 상기 2위상 클럭신호발생기(100)로부터 출력되는 클럭신호(ph1,ph2)에 따라 로직 전체를 제어하는 로직제어부(control logic)(200)와, 외부로부터 입력되는 아나로그신호(V1)를 각각의 기준전압(VR1-VR(2 n -1))과 비교하여 출력하는 비교부(comparator unit)(300)와, 상기 비교부(300)로부터 출력되는 신호를 로직제어부(200)로부터 인가되는 제어신호들에 따라 다음 로직으로 직접 전송하거나 반전시켜 전송하는 전송부(transmission unit)(400)와, 상기 전송부(400)로부터 전송되는 신호를 로직제어부(200)로부터 인가되는 제어신호에 따라 디코딩하여 디지탈신호를 외부로 출력하는 디코딩부(500)로 구성된다.
상기 비교부(300)는 양(positive)의 단자(+)로는 기준전압(VR1∼VR(2 n -1))이 각각 인가되고, 음(negative)의 단자(-)로는 외부로부터 아나로그신호(V1)가 인가되며, 그 기준전압(VR1∼VR(2 n -1))과 아나로그신호(V1)를 비교하여 결과값을 출력하는 다수의 비교기(300')로 구성된다. 여기서, 상기 기준전압(VR1∼VR(2 n -1))은 검출하고자 하는 전압레벨이 사용자에 의해 정해지며, 별도의 기준전압발생부(미도시)로부터 입력된다.
상기 전송부(400)는 비교기(300')로부터 출력되는 신호들을 로직제어부(200)의 제어에 따라 디코딩부(500)로 직접 전송하거나 반전시켜 전송하는 단위 전송부(410)들로 구성되며, 그 단위 전송부(410)는 상기 비교기(300')로부터 출력되는 신호를 로직제어부(200)로부터 출력되는 제1제어어신호에 따라 직접 디코딩부(500)로 전송하는 제1전송게이트(T1)와, 그 비교기(300')로부터 출력되는 신호를 로직제어부(200)로부터 출력되는 제2제어신호에 따라 전송하는 제2전송게이트(T2) 및 그 제2전송게이트(T2)로부터 전송되는 신호를 반전시키는 인버터(IN)로 구성된다.
이와같이 구성된 본 발명의 동작 및 작용을 도3을 참조하여 설명하면 다음과 같다.
먼저, 외부로부터 아나로그신호(V1)가 각각의 비교기(300')로 입력되면, 그 비교기(300')는 외부의 기준전압발생부(미도시)로부터입력되는 기준전압(VR1∼VR(2 n -1))과 그 아나로그신호(V1)를 각기 비교하고, 그 비교한 결과를 출력한다.
여기서, 그 비교기(300')는 기준전압(VR1∼VR(2 n -1))과 아나로그신호(V1)를 비교하여 결과를 출력하는데, 그 기준전압(VR1∼VR(2 n -1)) 보다 아나로그신호(V1)가 크면 양(positive)의 값을 출력하고, 작으면 음(negative)의 값을 출력한다.
이어서, 제1전송게이트(T1)는 로직제어부(200)로부터 출력되는 제1제어신호에 따라 상기 비교기(300')로부터 출력되는 신호를 디코딩부(500)로 전송한다.
또한, 제2전송게이트(T2)는 로직제어부(200)로부터 출력되는 제2제어신호에 따라 상기 비교기(300')로부터 출력되는 신호를 인버터(IN)로 전송하고, 그 인버터(IN)는 그 신호를 반전시켜 디코딩부(500)로 출력한다.
이때, 제1전송게이트(T1)로부터 전송되는 신호와 제2선송게이트(T2)로부터 전송되는 신호는, 도4a 및 도4b에 도시된 바와 같이 2위상 클럭신호발생기(100)로부터 출력되는 제1,제2클럭신호(ph1, ph2)에 의해 그 클럭신호(ph1, ph2)의 위상차이 만큼의 시간차이의 간격을 두고 전송되는 것이다. 따라서, 제2클럭신호(ph2)에 의해 한 번 더 샘플링을 하는 결과를 얻을 수 있다.
또한, 상기 로직제어부(200)는 2위상 클럭신호발생기(100)로부터 출력되는 제1,제2클럭신호(ph1, ph2)에 따라 제1,제2,제3제어신호들을 출력하여 로직 전체를 제어한다.
그리고, 제2전송게이트(T2)와, 그 제2전송게이트(T2)로부터 전송되는 신호를 반전시키는 인버터(IN)는 1의 보수변환회로(1's complementary conversion circuit)(420)로서 구성되며, 그 1의 보수변환회로(420)의 출력신호를 받는 디코딩부(500)는 그 신호를 로직제어부(200)로부터 출력되는 제어신호에 동기시켜 그 1의 보수변환회로(420)로부터 전송된 신호라는 것을 인식하게 된다.
따라서, 2위상 클럭신호발생기(100)로부터 출력되는 도4a의 제1클럭신호(ph1)에 의해 먼저 제1차샘플링이 진행되며, 그 제1차샘플링 진행사이에 도4b의 제2클럭신호(ph2)에 의해 제2차샘플링이 진행되도록 함으로써, 좀 더 정밀한 샘플링 결과를 얻을 수 있다.
이어서, 디코딩부(500)는 전송부(400)로부터 입력되는 신호들을 로직제어부(200)로부터 출력되는 제3제어신호에 따라 디코딩하여, 디지탈신호들을 외부로 출력한다.
그 디코딩부(500)로부터 출력되는 디지탈신호의 비트 수는 N+1개 가된다. 이때, 그 N비트는 사용자에 의해서 결정되며, 맨 마지막 비트(N+1번째)는 제1클럭신호(ph1)에 의해 발생되는 디지탈신호인지 제2클럭신호(ph2)에 의해 발생되는 디지탈신호인지를 표시하여준다(예를들어 그 N+1번째 비트가 "0"이면 제1클럭신호(ph1)에 의해 발생된 디지탈신호이고, "1"이면 제2클럭신호(ph2)에 의해 발생된 디지탈신호이다.)
여기서, 그 제3제어신호는 상기 2위상클럭신호발생기(100)로부터 출력되는 제1,제2클럭신호(ph1,ph2)가 합성되어 출력되는 것이다. 그리고 디코딩부(500)는 전송부(400)로부터 입력되는 신호를 그 제3제어신호에 동기시켜서 제1클럭신호(ph1)에 의해 샘플링되어 입력되는 신호인지, 제2클럭신호(ph2)에 의해 샘플링되어 입력되는 신호인지를 구분한다.
또한, 상기 2위상클럭신호발생기(100)가 이용되는 경우 보다 더 정밀하게 신호를 변환시키고자 한다면, 그 2위상클럭신호발생기(100) 대신에 N개의 서로 다른 위상을 가지는 클럭신호를 발생하는 N위상클럭신호발생기를 사용할 수 있다. 이때는 상기 1의 보수변환회로(420)가 클럭신호의 위상 수에 따라 N-1개 만큼 병렬로 구성되어야 한다.
도5는 아나로그신호가 샘플링되는 형태를 보인 그래프로서, A는 원래의 아나로그신호이고, B는 제1차 샘플링에 의한 결과이며, C는 제2차 샘플링에 의한 결과이다. 이와같이 제2차 샘플링에 의해 제1차샘플링 보다는 좀 더 정밀한 아나로그/디지탈 변환을 수행할 수 있으며, 변화가 심한 아나로그신호를 디지탈신호로 변환한 후 다시 아나로그신호로 변환할 경우에 유용하다.
이상에서 설명한 바와같이, 본 발명은 N위상클럭발생기를 이용함으로써 회로의
구성이 간단해 지고, 정밀한 아나로그/디지탈 변환기를 구현할 수 있는 효과가 있다.

Claims (3)

  1. 서로다른 위상을 갖는 제1, 제2 클럭신호를 발생하는 2위상 클럭발생기(100)와, 상기 2위상 클럭발생기(100)로부터 출력되는 제1, 제2 클럭신호에 따라 로직 전체를 제어하는 로직제어부(200)와, 외부로부터 입력되는 아나로그신호(V1)를 기준전압(VR1∼VR(2 n -1))과 각각 비교하여 출력하는 비교부(300)와, 상기 비교부(300)로부터 출력되는 각 신호를 상기 로직제어부(200)로부터 인가되는 제1, 제2 제어신호에 따라 직접 전송함과 아울러 반전시켜 전송하는 전송부(400)와, 상기 전송부(400)로부터 전송되는 신호를 상기 로직제어부(200)로부터 인가되는 제3제어신호에 따라 디코딩하여 디지탈신호를 외부로 출력하는 디코딩부(500)로 구성된 것을 특징으로 하는 인터리빙 샘플링 아나로그/디지탈 변환기.
  2. 제1항에 있어서, 상기 비교부(300)는 양(positive)의 단자(+)로는 기준전압(VR1∼VR(2 n -1))이 각각 인가되고, 음(negative)의 단자(-)로는 외부로부터 아나로그신호(V1)가 인가되며, 그 기준전압(VR1∼VR(2 n -1))과 아나로그신호(V1)를 각기 비교하여 결과값을 출력하는 다수의 비교기(300')로 구성된 것을 특징으로 하는 인터리빙 샘플링 아나로그/디지탈 변환기.
  3. 제1항에 있어서, 상기 전송부(400)는 비교부(300)로부터 출력되는 신호를 로직제어부(200)의 제1, 제2 제어신호에 따라 디코딩부(500)로 직접 전송하거나 반전시켜 전송하는 단위 전송부(410)들로 구성되며, 그 단위 전송부(410)는 상기 비교부(300)로부터 출력되는 신호를 로직제어부(200)로부터 출력되는 제1제어신호에 따라 디코딩부(500)로 전송하는 제1전송게이트(T1)와, 그 비교부(300)로부터 출력되는 신호를 로직제어부(200)로부터 출력되는 제2제어신호에 따라 전송하는 제2전송게이트(T2) 및 그 제2전송게이트(T2)로부터 전송되는 신호를 반전시켜 디코딩부(500)로 출력하는 인버터(IN)로 구성된 것을 특징으로 하는 인터리빙 샘플링 아나로그/디지탈 변환기.
KR1019970068515A 1997-12-13 1997-12-13 인터리빙샘플링아나로그/디지탈변환기 KR100286326B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970068515A KR100286326B1 (ko) 1997-12-13 1997-12-13 인터리빙샘플링아나로그/디지탈변환기
DE19822784A DE19822784C2 (de) 1997-12-13 1998-05-20 Analog-/Digitalwandler mit phasenversetzter Abtastung
US09/172,075 US6169504B1 (en) 1997-12-13 1998-10-14 Device and method for converting analog signal to digital signal using interleaving sampling
JP10346399A JPH11251909A (ja) 1997-12-13 1998-12-07 アナログ／ディジタル変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068515A KR100286326B1 (ko) 1997-12-13 1997-12-13 인터리빙샘플링아나로그/디지탈변환기

Publications (2)

Publication Number Publication Date
KR19990049556A KR19990049556A (ko) 1999-07-05
KR100286326B1 true KR100286326B1 (ko) 2001-04-16

Family

ID=19527258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068515A KR100286326B1 (ko) 1997-12-13 1997-12-13 인터리빙샘플링아나로그/디지탈변환기

Country Status (4)

Country Link
US (1) US6169504B1 (ko)
JP (1) JPH11251909A (ko)
KR (1) KR100286326B1 (ko)
DE (1) DE19822784C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845746B1 (ko) 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329942B1 (en) * 2000-01-31 2001-12-11 Texas Instruments Incorporated Parallel latch for high speed comparator using two modes of operation
JP2002063376A (ja) 2000-08-17 2002-02-28 Nec Corp アナログ−ディジタル変換サービス取引システムおよび方法
US6466150B1 (en) * 2000-10-25 2002-10-15 Qualcomm, Inc. Polar analog-to-digital converter
US6761115B2 (en) * 2001-05-07 2004-07-13 Heidelberger Drunkmaschinen Ag Clock generator for an imaging device using printing form angular position
US7388931B1 (en) 2002-06-12 2008-06-17 Marvell International Ltd. ADC architecture for wireless applications
CN100581052C (zh) * 2004-08-13 2010-01-13 深圳赛意法微电子有限公司 具有自适应的爬升和衰减时间的自动增益控制***
US7324037B1 (en) * 2006-07-14 2008-01-29 O2Micro International Ltd. Analog to digital converter with interference rejection capability
KR101192437B1 (ko) * 2008-12-18 2012-10-17 삼성전자주식회사 인터넷 전화 서비스 제공을 위한 송신장치, 음성데이터의 송신방법 및 수신방법
US8451160B1 (en) * 2010-05-17 2013-05-28 Marvell International Ltd. Low power high speed pipeline ADC
CN109660248B (zh) * 2018-12-11 2023-03-24 中山芯达电子科技有限公司 一种高精度以太网物理层转换电路
KR20220023911A (ko) * 2020-08-21 2022-03-03 삼성전자주식회사 반도체 장치 및 메모리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137831A (ja) * 1987-11-25 1989-05-30 Mitsubishi Electric Corp アナログーデジタル変換器
FR2652689A1 (fr) * 1989-10-02 1991-04-05 France Etat Convertisseur analogique/numerique a haute frequence de conversion.
JPH0595285A (ja) 1991-10-03 1993-04-16 Mitsubishi Electric Corp 電圧比較器
JPH05218868A (ja) 1992-02-03 1993-08-27 Hitachi Ltd 多段型ａｄ変換器
US5448239A (en) 1994-02-25 1995-09-05 Hewlett-Packard Company Analog-to-digital converter
US5680133A (en) * 1995-12-14 1997-10-21 Sony Corporation Analog-to-digital converter
FR2746987A1 (fr) * 1996-03-29 1997-10-03 Philips Electronics Nv Convertisseur analogique/numerique a frequence d'echantillonnage elevee

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845746B1 (ko) 2006-08-02 2008-07-11 삼성전자주식회사 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
US8054302B2 (en) 2006-08-02 2011-11-08 Samsung Electronics Co., Ltd. Digital to analog converter with minimum area and source driver having the same

Also Published As

Publication number Publication date
DE19822784C2 (de) 2002-11-07
US6169504B1 (en) 2001-01-02
JPH11251909A (ja) 1999-09-17
KR19990049556A (ko) 1999-07-05
DE19822784A1 (de) 1999-06-24

Similar Documents

Publication Publication Date Title
KR100286326B1 (ko) 인터리빙샘플링아나로그/디지탈변환기
JPH11103253A (ja) アナログ−デジタル変換器
US5463395A (en) Semi-flash type A/D converter employing a correction encoder for eliminating errors in the output signals due to noise, and a corresponding method therefor
US20160112058A1 (en) Ad converter
JP2714999B2 (ja) アナログ／デジタル変換器
KR100268886B1 (ko) 아날로그/디지탈 컨버터
US5966088A (en) Analog/digital converter and voltage comparator capable of fast producing of output offset voltage
JP2003046388A (ja) クロック同期装置
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
KR20000027231A (ko) 고속 저전력 폴딩 인터폴레이션 아날로그-디지털 변환기
KR100408688B1 (ko) 연산증폭기의 오프셋 전압을 보상하는 회로
WO1996037962A1 (en) Monolithic analog-to-digital converter
WO1996037962A9 (en) Monolithic analog-to-digital converter
JPH04129332A (ja) 逐次比較型ａ／ｄ変換装置
JPH0429258B2 (ko)
KR20020022159A (ko) 폴딩 인터폴레이션 아날로그 디지탈 변환기
KR950022158A (ko) 아날로그/디지탈 플래시 변환용 병합 디코딩 회로
KR100447235B1 (ko) 아날로그-디지털 변환장치
JP3461672B2 (ja) 逐次比較型ａ／ｄ変換器
JP2877983B2 (ja) Ａ／ｄコンバータ回路
KR19990045472A (ko) 동기 출력 신호를 갖는 아날로그-디지털 변환 장치
KR100189748B1 (ko) 고속 연속 근사 a/d 변환기
KR20010045351A (ko) 아날로그 디지탈 컨버터
JPH06311037A (ja) エンコーダ及びそれを使用した並列動作型ａ／ｄ変換器
SU1483438A1 (ru) Многофазный импульсный стабилизатор напр жени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee