KR100283107B1 - 반도체 소자의 구리배선 형성방법 - Google Patents

반도체 소자의 구리배선 형성방법 Download PDF

Info

Publication number
KR100283107B1
KR100283107B1 KR1019980062752A KR19980062752A KR100283107B1 KR 100283107 B1 KR100283107 B1 KR 100283107B1 KR 1019980062752 A KR1019980062752 A KR 1019980062752A KR 19980062752 A KR19980062752 A KR 19980062752A KR 100283107 B1 KR100283107 B1 KR 100283107B1
Authority
KR
South Korea
Prior art keywords
copper
layer
forming
seed layer
wiring
Prior art date
Application number
KR1019980062752A
Other languages
English (en)
Other versions
KR20000046076A (ko
Inventor
최경근
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019980062752A priority Critical patent/KR100283107B1/ko
Publication of KR20000046076A publication Critical patent/KR20000046076A/ko
Application granted granted Critical
Publication of KR100283107B1 publication Critical patent/KR100283107B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리(Cu) 배선 형성 방법에 관한 것으로, 비아홀 및 트렌치가 형성된 웨이퍼의 표면에 배리어 메탈층 및 구리 시드층을 형성하고, 급속 열 공정 처리하여 구리 시드층을 균일하고 조밀하게 하면서 핀홀이 없게 한 후, 비아홀 및 트렌치가 매립되도록 구리층을 형성하고, 화학적 기계적 연마 공정을 실시하여 비아홀 및 트렌치에 구리 플러그와 구리 배선을 형성하고, 구리 배선 상에 캡핑층을 형성하여 구리 배선을 완성시키므로써, 구리 시드층의 급속 열 공정 처리로 인해 이후에 형성되는 구리층의 구리 상이 (111)로 배향 성장되어 구리 배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.

Description

반도체 소자의 구리 배선 형성 방법
본 발명은 반도체 소자의 구리(Cu) 배선 형성 방법에 관한 것으로, 특히 구리 시드층(seed layer)을 형성한 후에 급속 열 공정(Rapid Thermal Process; RTP) 처리하여 구리 시드층을 균일하고 조밀하게 하면서 핀홀이 없게하므로써, 구리 시드층상에 형성되는 구리층의 구리 상이 (111)로 배향 성장되어 구리 배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선으로 널리 사용하는 금속으로 알루미늄(Al), 알루미늄 합금 및 텅스텐(W) 등이 있다. 그러나, 이러한 금속들은 반도체 소자가 고집적화됨에 따라 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다. 따라서, 금속배선의 대체 재료에 대한 개발 필요성이 대두되고 있는 실정이다. 대체 재료로 전도성이 우수한 물질인 구리(Cu), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 니켈(Ni) 등이 있으며, 이러한 물질들 중 비저항이 낮고, 전자 이동(electromigration; EM)과 스트레스 이동(stress migration; SM) 등의 신뢰성이 우수하며, 생산원가가 저렴한 구리 및 구리 합금이 널리 적용되고 있는 추세이다.
이러한 장점을 인해 반도체 소자 제조 공정시 금속 배선 및 플러그로 구리를 많이 사용한다. 구리를 사용하여 금속 배선 및 플러그를 형성함에 있어, 식각 공정을 실시하여야 하는데, 일반적인 식각 공정으로는 구리를 양호한 형상(profile)을 갖도록 식각하기 어려워 다마신(damascene) 공정을 적용하고 있다. 다마신 공정으로 구리층을 형성하는 방법은 전해도금(electroplating) 방법, 물질적 기상 증착(PVD) 방법, 화학적 기상 증착(CVD) 방법, 무전해 도금(electroless plating) 방법 등이 있다. 물리적 기상 증착 방법은 층덮힘이 불량하며, 무전해 도금 방법은 증착 속도가 매우 늦고 상용화된 장비가 없어 실제 사용이 어렵고, 화학적 기상 증착 방법은 구리 상이 (111) 및 (200) 등의 혼재된 상으로 증착되어 전자 이동의 신뢰성이 떨어지고, 증착 속도가 느리다는 단점이 있다. 따라서, 비아홀(또는 콘택홀)과 트렌치(trench)에 구리 시드층을 먼저 형성하고, 이후 구리 전해도금 방법으로 비아홀 및 트렌치를 매립하는 2단계 공정을 주로 적용하고 있다. 이 방법은 화학적 기상 증착 방법으로만 구리층을 형성하는 것보다 비용도 낮은 장점이 있다. 일반적으로 구리 시드층은 화학적 기상 증착이나 물리적 기상 증착 방법으로 형성하는데, 이후에 형성되는 구리층의 신뢰성은 구리 시드층의 형성 상태에 따라 좌우된다.
화학적 기상 증착이나 물리적 기상 증착 방법으로 형성된 구리 시드층은 그 상이 (111) 및 (200) 등의 혼재된 상태이며, 첨부된 도 1(b) 및 도 2에 나타난 바와 같이, 표면이 거칠고 핀홀(pin hole; 10)이 존재하고 있다. 이러한 상태에서 구리를 성장 시키면, 거친 표면과 핀홀(10)로 인하여 구리의 성장이 균일하지 않고 조밀하게 성장되지 못하며, 구리를 성장시켜 형성된 구리층은 그 상이 (111) 및 (200) 등이 혼재된 상으로 존재하게 되어 배선의 신뢰성을 저하시키는 문제가 있다.
따라서, 본 발명은 구리 시드층을 형성한 후에 급속 열 공정 처리하여 구리 시드층을 균일하고 조밀하게 하면서 핀홀이 없게하므로써, 구리 시드층상에 형성되는 구리층의 상이 우수한 (111) 우선 배향 방향으로 성장 되도록하여 구리 배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 구리 배선 형성 방법은 비아홀 및 트렌치가 형성된 기판이 제공되는 단계; 상기 기판 표면에 배리어 메탈층을 형성하는 단계; 상기 배리어 메탈층상에 구리 시드층을 형성하고, 상기 구리 시드층을 급속 열 공정 처리하는 단계; 상기 비아홀 및 트렌치가 매립되도록 구리 전해도금 방법으로 상기 구리 시드층상에 구리층을 형성하는 단계; 화학적 기계적 연마 공정으로 구리층을 연마하여 상기 비아홀 및 트렌치에 구리 플러그와 구리 배선을 형성하는 단계; 및 상기 구리 배선 상에 캡핑층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(f)는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2는 구리 시드층을 형성한 후의 AFM 사진.
도 3은 구리 시드층을 RTP 처리한 후의 AFM 사진.
〈도면의 주요 부분에 대한 부호의 설명〉
1: 기판 2: 도전층
3: 층간 절연막 4: 비아홀 (또는 콘택홀)
5: 트렌치 6: 배리어 메탈층
7: 구리 시드층 8: 구리층
8A: 구리 배선 8B: 구리 플러그
9: 캡핑층 10: 핀홀
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1(a) 내지 도 1(f)는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 도시한 소자의 단면도이고, 도 2는 구리 시드층을 형성한 후의 AFM(Atomic Force Microscope) 사진이며, 도 3은 구리 시드층을 RTP 처리한 후의 AFM 사진이다.
도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1)에 도전층(2)을 형성한다. 도전층(2)을 포함한 기판(1) 전체구조상에 층간 절연층(3)을 형성한다. 다마신 공정을 진행하기 위해 층간 절연층(3)에 비아홀 또는 콘택홀(4) 및 트렌치(5)를 형성한다.
상기에서, 층간 절연층(3)은 저 유전 상수 값을 갖는 유전체 물질로 형성하거나 실리콘 산화물 예를 들어, 고밀도 플라즈마(HDP) 또는 스핀 온 글라스(SOG)를 증착하여 형성한다.
도 1(b)를 참조하면, 비아홀(4) 및 트렌치(5)가 형성된 층간 절연층(3)의 표면에 배리어 메탈층(6)을 형성한다. 배리어 메탈층(6) 상에 구리를 전해도금하기 위한 구리 시드층(Cu seed layer; 7)을 형성시킨다.
상기에서, 배리어 메탈층(6)은 200 내지 500Å의 두께로 탄탈륨 나이트라이드(TaN)를 물리적 기상 증착 또는 화학적 기상 증착 방법으로 증착하여 형성되며, 이 배리어 메탈층(6)은 후에 형성되는 구리층으로부터의 구리 원자가 층간 절연층(3)으로 확산하는 것을 방지하는 역할을 한다. 구리 시드층(7)은 물리적 기상 증착 또는 화학 기상 증착 방법에 의해 200 내지 1000Å의 두께로 증착하여 형성시킨다. 이렇게 형성된 구리 시드층(7)은, 도 1(b) 도 2에 나타난 바와 같이, 그 상이 (111) 및 (200) 등의 혼재된 상태이며, 표면이 거칠고 조밀하지 않으며 핀홀(pin hole; 10)이 존재하고 있다. 이러한 상태에서 구리를 성장 시키면, 전술한 바와 같이, 거친 표면과 핀홀(10)로 인하여 구리의 성장이 균일하지 않고 조밀하게 성장되지 못하며, 구리를 성장시켜 형성된 구리층은 그 상이 (111) 및 (200) 등이 혼재된 상으로 존재하게 되어 배선의 신뢰성을 저하시킨다.
도 1(c)를 참조하면, 급속 열 공정 장비에서 300 내지 650℃의 온도, 질소(N2), 수소(H2) 또는 질소와 수소 혼합 가스(N2/H2) 분위기로 10 내지 300초 급속 열 공정 처리하여, 최초 형성된 구리 시드층(7)의 구리 원소를 표면 확산시켜 표면이 균일하고 조밀하면서 핀홀(10)이 없고, 또한 구리 원소의 배향성이 (111)으로 우선 배향된 새로운 구리 시드층(7)이 형성된다.
도 1(d)를 참조하면, 비아홀 및 트렌치가 매립되도록 구리 전해도금 방법으로 구리층(8)을 형성한다.
도 1(e)를 참조하면, 화학적 기계적 연마 공정으로 구리층(8)을 연마하여, 비아홀(4) 및 트렌치(5)에 구리 플러그(8B)와 구리 배선(8A)을 형성한다.
도 1(f)를 참조하면, 구리 배선(8A) 상에 캡핑층(capping layer; 9)을 형성하여 본 발명의 구리 배선(8A)을 완성시킨다.
상기에서, 캡핑층(9)은 배리어 메탈층(6)과 동일한 물질을 증착하여 형성되며, 역할 또한 배리어 메탈층(6)과 동일하다.
상술한 바와 같이, 본 발명은 물리적 기상 증착 또는 화학적 기상 증착 방법으로 형성된 구리 시드층을 급속 열 공정 처리하여 균일하고 조밀하면서 핀홀이 없고, 또한 구리 원소의 배향성이 (111)으로 우선 배향된 구리 시드층으로 변화시키므로써, 이후에 구리 전해도금 방법으로 형성되는 구리층의 구리 상이 (111)로 배향 성장되어 구리 배선의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 비아홀 및 트렌치가 형성된 기판이 제공되는 단계;
    상기 기판 표면에 배리어 메탈층을 형성하는 단계;
    상기 배리어 메탈층상에 구리 시드층을 형성하고, 상기 구리 시드층을 급속 열 공정 처리하는 단계;
    상기 비아홀 및 트렌치가 매립되도록 구리 전해도금 방법으로 상기 구리 시드층상에 구리층을 형성하는 단계;
    화학적 기계적 연마 공정으로 구리층을 연마하여 상기 비아홀 및 트렌치에 구리 플러그와 구리 배선을 형성하는 단계; 및
    상기 구리 배선 상에 캡핑층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 배리어 메탈층 및 상기 캡핑층 각각은 탄탈륨 나이트라이드(TaN)를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 구리 시드층은 물리적 기상 증착 방법 및 화학적 기상 증착 방법중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 급속 열 공정 처리는 급속 열 공정 장비에서 300 내지 650℃의 온도, 질소(N2), 수소(H2) 또는 질소와 수소 혼합 가스(N2/H2) 분위기로 10 내지 300초 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1019980062752A 1998-12-31 1998-12-31 반도체 소자의 구리배선 형성방법 KR100283107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062752A KR100283107B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 구리배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062752A KR100283107B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 구리배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000046076A KR20000046076A (ko) 2000-07-25
KR100283107B1 true KR100283107B1 (ko) 2001-04-02

Family

ID=19569368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062752A KR100283107B1 (ko) 1998-12-31 1998-12-31 반도체 소자의 구리배선 형성방법

Country Status (1)

Country Link
KR (1) KR100283107B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20060076437A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 콘택홀 형성방법
KR100862826B1 (ko) * 2007-04-27 2008-10-13 동부일렉트로닉스 주식회사 반도체 소자의 구리배선 형성방법

Also Published As

Publication number Publication date
KR20000046076A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US20040219783A1 (en) Copper dual damascene interconnect technology
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6713875B2 (en) Barrier layer associated with a conductor layer in damascene structures
US7304388B2 (en) Method and apparatus for an improved air gap interconnect structure
US20020089063A1 (en) Copper dual damascene interconnect technology
US7319071B2 (en) Methods for forming a metallic damascene structure
US20020167089A1 (en) Copper dual damascene interconnect technology
US9334572B2 (en) Interconnect structure and method of making same
KR100459332B1 (ko) 반도체소자의금속배선형성방법
KR100407681B1 (ko) 반도체 소자의 금속배선 형성방법
KR100499557B1 (ko) 반도체소자의 배선 형성방법
KR100283107B1 (ko) 반도체 소자의 구리배선 형성방법
KR100559030B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR100424714B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20030001103A (ko) 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
US7128946B2 (en) Plate for forming metal wires and method of forming metal wires using the same
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法
KR100453182B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR20020089777A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee