KR100279628B1 - PDPD screen magnifier - Google Patents

PDPD screen magnifier Download PDF

Info

Publication number
KR100279628B1
KR100279628B1 KR1019980047817A KR19980047817A KR100279628B1 KR 100279628 B1 KR100279628 B1 KR 100279628B1 KR 1019980047817 A KR1019980047817 A KR 1019980047817A KR 19980047817 A KR19980047817 A KR 19980047817A KR 100279628 B1 KR100279628 B1 KR 100279628B1
Authority
KR
South Korea
Prior art keywords
signal
receives
line
digital
microcomputer
Prior art date
Application number
KR1019980047817A
Other languages
Korean (ko)
Other versions
KR20000031669A (en
Inventor
신종근
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980047817A priority Critical patent/KR100279628B1/en
Publication of KR20000031669A publication Critical patent/KR20000031669A/en
Application granted granted Critical
Publication of KR100279628B1 publication Critical patent/KR100279628B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 피디피티브이의 화면확대주사장치에 관한 것으로, 종래에는 NTSC신호의 유효영상필드신호를 모두 디스플레이시킬 경우 언더스캔모드와 같은 형태로 화면의 상한/하한에서 불필요한 부분이 보이게 되는 문제점이 있었다. 따라서, 본 발명은 안테나를 통해 티브이신호를 채널 선택하여 수신하는 수신부와; 상기 수신부에서 채널 선택된 신호를 입력받아 이를 중간주파 및 증폭처리하여 루미넌스(Y)와 크로마신호(C)로 분리하여 출력하는 영상신호처리부와; 상기 영상신호처리부로부터 루미넌스와 크로마신호를 입력받아 이를 디코딩하는 디코더와; 상기 디코더로부터 출력된 신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환기와; 상기 아나로그/디지털변환부로부터 디지털신호를 입력받아 그 디지털신호를 배속변환 및 감마보정하고, 그 디지털신호를 임의의 2개의 주사선에 구분이 되지 않을 정도로 동일하게 주사할 수 있도록 소정 처리하는 영상신호라인정합블록부와; 상기 영상신호라인정합부로부터 신호를 입력받아 그에 따라 임의의 2개의 중간 주사선에 동일한 영상신호를 주사하여 패널에 디스플레이하는 피디피구동신호처리부로 구성함으로써 피디피나 브이지에이모드 패널에서 티브이신호나 브이씨알신호를 디스플레이할 경우 480라인 전체화면을 이용할 수 있도록 하여 피씨의 브이지에모드와 동시 사용시에도 화면크기의 변함이 없이 유효하게 패널 전체화면을 이용할 수 있는 효과가 있다.The present invention relates to a screen magnification scanning apparatus of PDPD, and conventionally, when all effective video field signals of an NTSC signal are displayed, there is a problem in that unnecessary parts are seen at the upper and lower limits of the screen in the same form as the underscan mode. Accordingly, the present invention includes a receiver for selecting and receiving a TV signal through an antenna; An image signal processor for receiving the channel-selected signal from the receiver and outputting the intermediate frequency and amplifying the signal into a luminance (Y) and a chroma signal (C); A decoder configured to receive luminance and chroma signals from the image signal processor; An analog / digital converter for receiving a signal output from the decoder and converting the signal into a digital signal; A video signal that receives a digital signal from the analog / digital converter and converts the digital signal by double speed conversion and gamma correction, and processes the digital signal in a predetermined manner so that the digital signal can be scanned equally so as to be indistinguishable from any two scan lines. A line matching block portion; It consists of a PD drive signal processor that receives a signal from the image signal line matching unit and scans the same image signal to two arbitrary intermediate scan lines and displays the same on a panel. When you display the 480-line full screen, you can use the full screen of the panel without changing the screen size even when used simultaneously with PC's VIE mode.

Description

피디피티브이의 화면확대주사장치PDPD screen magnifier

피디피티브이의 화면확대주사장치에 관한 것으로, 특히 피디피나 브이지에이모드 패널에서 티브이신호나 브이씨알신호를 디스플레이할 경우 480라인 전체화면을 이용할 수 있도록 하여 피씨의 브이지에이모드와 동시 사용시에도 화면크기의 변함이 없이 유효하게 패널 전체화면을 이용할 수 있도록 한 피디피티브이의 화면확대주사장치에 관한 것이다.The screen magnification scanning device of PDPD, especially when displaying TV signal or VR signal in PDPD or VA mode panel, it is possible to use 480 lines full screen so that the screen size can be used simultaneously with PC's VA mode. The present invention relates to a PD Scanning enlargement scanning device that enables the entire panel to be effectively used without change.

도1은 종래 피디피티브이의 구성을 보인 블록도로서, 이에 도시된 바와같이 안테나를 통해 티브이신호를 채널 선택하여 수신하는 수신부(10)와; 상기 수신부(10)에서 채널선택된 신호를 입력받아 이를 중간주파 및 증폭처리하여 루미넌스(Y)와 크로마신호(C)로 분리하여 출력하는 영상신호처리부(11)와; 상기 영상신호처리부(11)로부터 루미넌스와 크로마신호를 입력받아 이를 디코딩하는 디코더(12)와; 상기 디코더(12)로부터 출력된 신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환기(13)와; 상기 아나로그/디지털변환기(13)로부터 디지털신호를 입력받아 이를 배속변환하는 배속스캔부(14)와; 상기 배속스캔부(14)로부터 출력된 신호를 입력받아 이를 피디피특성에 맞는 감마로 보정하는 감마처리부(15)와; 피디피패널을 구동하는 구동신호(x,y,z)를 출력하는 피디피구동부(16)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.FIG. 1 is a block diagram showing a conventional PDPD, and includes a receiver 10 for selecting and receiving a TV signal through an antenna as shown in the figure; An image signal processing unit 11 receiving the channel selected signal from the receiving unit 10 and outputting the intermediate frequency and amplifying the signal into a luminance Y and a chroma signal C; A decoder 12 which receives the luminance and chroma signals from the image signal processor 11 and decodes them; An analog / digital converter 13 which receives a signal output from the decoder 12 and converts it into a digital signal; A double speed scan unit (14) for receiving a digital signal from the analog / digital converter (13) and converting the same speed; A gamma processing unit 15 which receives a signal output from the double speed scanning unit 14 and corrects it with a gamma suitable for a PD characteristic; An operation of a conventional apparatus configured as a PD drive unit 16 for outputting driving signals (x, y, z) for driving a PD panel will be described.

먼저, 수신부(10)는 안테나를 통해 티브이신호를 채널 선택하여 수신하고, 영상신호처리부(11)는 상기 수신부(10)로부터 수신신호를 입력받아 중간주파증폭처리 및 Y(루미넌스)/C(크로마신호)로 분리하여 이를 디코더(12)에 인가한다.First, the receiver 10 receives and selects a TV signal through an antenna, and the image signal processor 11 receives the received signal from the receiver 10 and performs intermediate frequency amplification and Y (luminance) / C (chroma). Signal) and apply it to the decoder 12.

이에 따라, 상기 디코더(12)는 상기 영상신호처리부(11)로부터 Y(루미넌스)/C(크로마신호)를 입력받아 이를 디코딩하여 원색신호(R.G.B) 또는 색차신호(R-Y,B-Y,Y)로 출력한다.Accordingly, the decoder 12 receives Y (luminance) / C (chroma signal) from the image signal processing unit 11 and decodes the same to output the primary color signal RGB or the color difference signal RY, BY, Y. do.

그러면, 아나로그/디지털변환기(13)는 상기 디코더(12)로부터 디코딩된 신호를 입력받아 이를 디지털신호로 변환하여 배속스캔부(14)에 인가하고, 이에 의해 상기 배속스캔부(14)는 상기 디지털신호를 입력받아 배속변환한다.Then, the analog / digital converter 13 receives the decoded signal from the decoder 12 and converts it into a digital signal and applies it to the double speed scan unit 14, whereby the double speed scan unit 14 The digital signal is input and converted into double speed.

상기 배속스캔부(14)의 동작을 NTSC신호를 예를 들어 설명한다.The operation of the double speed scanning unit 14 will be described taking an NTSC signal as an example.

NTSC신호는 1 필드 262.5라인중에서 유효화면 240개 정도가 배속변환되어 480라인으로 되는데, 즉 1개라인씩 중복되어 동일한 신호가 더 나온 신호로서 240라인이 480라인으로 변환된다.The NTSC signal is converted to 480 lines by 240 times the effective screens among 262.5 lines in one field. That is, 240 lines are converted to 480 lines by overlapping by one line.

이후, 감마처리부(15)는 상기 배속스캔부(14)의 출력신호를 입력받아 이를 피디피 패널특성에 맞는 감마보정하여 피디피구동부(16)에 인가하고, 이때 상기 피디피구동부(16)는 상기 감마처리부(15)의 출력신호를 입력받아 그에 따른 구동신호(x,y,z)를 피디피패널(17)에 인가한다.Subsequently, the gamma processing unit 15 receives the output signal of the double speed scan unit 14 and corrects the gamma according to the PD panel characteristics and applies it to the PD driving unit 16, wherein the PD driving unit 16 is the gamma processing unit. The output signal of (15) is input and the driving signals (x, y, z) corresponding thereto are applied to the PD panel 17.

그러면, 상기 피디피패널(17)의 수직 주사라인이 480이 통상인 경우에 NTSC용 티브이신호의 1필드의 유효주사선 262.5 라인중에서 240 라인이 무리없이 출력되고, 만약 피씨신호의 브이지에이모드인 경우는 480라인도 제대로 출력되는데, 이러한 수직주사선 480라인이 피씨 브이지에이용을 대비하면서 티브이신호를 배속하여 화면을 구동시키도록 한다.Then, when the vertical scanning line of the PDPC panel 17 is 480, 240 lines are output from 262.5 lines of effective scan line of one field of the NTSC TV signal without any problem. The 480 lines are also output properly, and the 480 lines of vertical scan lines are used to speed up the TV signal while preparing for the use of PC V.

그러나, 도2와 같이 티브이의 1필드의 영상신호가 모두 출력되게 되므로 오버스캔이 되지 못하고 또한 언더스캔이 되어서 상하로 필요없는 화면이 나오게 되며, 도3과 같이 브라운관에서 보다 실제의 화면이 훨씬 작게 보이도록 출력된다.However, as shown in FIG. 2, since all video signals of one field of the TV are outputted, overscan is not performed, and underscanning results in an unnecessary screen up and down. As shown in FIG. 3, the actual screen is much smaller than in the CRT. The output is shown.

상기와 같이 동작하는 종래 장치는 NTSC신호의 유효영상필드신호를 모두 디스플레이시킬 경우 언더스캔모드와 같은 형태로 화면의 상한/하한에서 불필요한 부분이 보이게 되는 문제점이 있었다.The conventional apparatus operating as described above has a problem in that unnecessary parts are displayed at the upper and lower limits of the screen in the same form as the underscan mode when all valid video field signals of the NTSC signal are displayed.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 피디피나 브이지에이모드 패널에서 티브이신호나 브이씨알신호를 디스플레이할 경우 480라인 전체화면을 이용할 수 있도록 하여 피씨의 브이지에이모드와 동시 사용시에도 화면크기의 변함이 없이 유효하게 패널 전체화면을 이용할 수 있도록 한 피디피티브이의 화면확대주사장치를 제공함에 그 목적이 있다.Therefore, the present invention devised in view of the above-described problems allows the 480-line full screen to be used when displaying a TV signal or a VRA signal in a PD or V-A mode panel, even when the PC's V-A mode is simultaneously used. Its purpose is to provide the screen enlargement screen of PDPD which makes it possible to effectively use the entire panel without changing the size.

도1은 일반적인 피디피티브이의 구성을 보인 블록도.1 is a block diagram showing the configuration of a typical PD.

도2는 도1에 있어서의 화면구성도.FIG. 2 is a screen configuration diagram in FIG. 1; FIG.

도3은 도1에 있어서, 브라운관에서의 화면구성도.3 is a screen configuration diagram of a CRT in FIG. 1;

도4는 본 발명 피디피티브이의 화면확대주사장치에 대한 구성을 보인 블록도.Figure 4 is a block diagram showing the configuration of the screen magnification scanning apparatus of the present invention PDPD.

도5는 도4에 있어서, 영상신호라인정합블록부의 구성을 보인 블록도.FIG. 5 is a block diagram showing the configuration of a video signal line matching block section in FIG. 4; FIG.

도6은 도5에 있어서, 각 부분의 파형도.FIG. 6 is a waveform diagram of each part in FIG. 5; FIG.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10:수신부 11:영상신호처리부10: Receiver 11: Video signal processor

12:디코더 13:아나로그/디지털변환기12: Decoder 13: Analog / Digital Converter

40:영상신호라인정합블록부 41:피디피구동신호처리부40: video signal line matching block section 41: PD drive signal processing section

17:피디피패널17: PD Panel

상기와 같은 목적을 달성하기 위한 본 발명의 목적은 안테나를 통해 티브이신호를 채널 선택하여 수신하는 수신부와; 상기 수신부에서 채널 선택된 신호를 입력받아 이를 중간주파 및 증폭처리하여 루미넌스(Y)와 크로마신호(C)로 분리하여 출력하는 영상신호처리부와; 상기 영상신호처리부로부터 루미넌스와 크로마신호를 입력받아 이를 디코딩하는 디코더와; 상기 디코더로부터 출력된 신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환기와; 상기 아나로그/디지털변환기로부터 디지털신호를 입력받아 그 디지털신호를 배속변환 및 감마보정하고, 그 디지털신호를 임의의 2개의 주사선에 구분이 되지 않을 정도로 동일하게 주사할 수 있도록 소정 처리하는 영상신호라인정합블록부와; 상기 영상신호라인정합부로부터 신호를 입력받아 그에 따라 임의의 2개의 중간 주사선에 동일한 영상신호를 주사하여 패널에 디스플레이하는 피디피구동신호처리부로 구성함을 특징으로 한다.An object of the present invention for achieving the above object is a receiver for selecting and receiving a TV signal through an antenna; An image signal processor for receiving the channel-selected signal from the receiver and outputting the intermediate frequency and amplifying the signal into a luminance (Y) and a chroma signal (C); A decoder configured to receive luminance and chroma signals from the image signal processor; An analog / digital converter for receiving a signal output from the decoder and converting the signal into a digital signal; A video signal line that receives a digital signal from the analog / digital converter, performs double speed conversion and gamma correction on the digital signal, and performs predetermined processing to scan the digital signal equally so as to be indistinguishable from any two scan lines. A matching block portion; And a PD drive signal processor that receives a signal from the image signal line matching unit and scans the same image signal to any two intermediate scan lines and displays the same on a panel.

이하, 본 발명에 의한 피디피티브이의 화면확대주사장치에 대한 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, operations and effects of the PD scan apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

도4는 본 발명 피디피티브이의 화면확대주사장치에 대한 구성을 보인 블록도로서, 이에 도시한 바와같이 안테나를 통해 티브이신호를 채널 선택하여 수신하는 수신부(10)와; 상기 수신부(10)에서 채널 선택된 신호를 입력받아 이를 중간주파 및 증폭처리하여 루미넌스(Y)와 크로마신호(C)로 분리하여 출력하는 영상신호처리부(11)와; 상기 영상신호처리부(11)로부터 루미넌스와 크로마신호를 입력받아 이를 디코딩하는 디코더(12)와; 상기 디코더(12)로부터 출력된 신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환기(13)와; 상기 아나로그/디지털변환기(13)로부터 디지털신호를 입력받아 그 디지털신호를 배속변환 및 감마보정하고, 그 디지털신호를 임의의 2개의 주사선에 구분이 되지 않을 정도로 동일하게 주사할 수 있도록 소정 처리하는 영상신호라인정합블록부(40)와; 상기 영상신호라인정합블록부(40)로부터 신호를 입력받아 그에 따라 임의의 2개의 중간 주사선에 동일한 영상신호를 주사하여 피디피패널(17)에 디스플레이하는 피디피구동신호처리부(41)로 구성한다.Figure 4 is a block diagram showing the configuration of the screen magnification scanning apparatus of the present invention PDPD, as shown in the receiving unit 10 for selecting and receiving a TV signal through the antenna; An image signal processor (11) which receives the channel selected signal from the receiver (10) and outputs the intermediate frequency and amplification process by separating the luminance (Y) and the chroma signal (C); A decoder 12 which receives the luminance and chroma signals from the image signal processor 11 and decodes them; An analog / digital converter 13 which receives a signal output from the decoder 12 and converts it into a digital signal; A digital signal is input from the analog / digital converter 13, and the digital signal is subjected to double speed conversion and gamma correction, and predetermined processing is performed so that the digital signal can be scanned equally so as not to be distinguished from any two scan lines. An image signal line matching block unit 40; The video signal line matching block unit 40 receives a signal from the video signal line matching block unit 40 and scans the same video signal to any two intermediate scan lines.

도5는 상기 영상신호라인정합블록부(40)의 구성을 보인 블록도로서,이에 도시한 바와같이 디지털영상신호를 입력받아 동기분리하는 동기분리부(50)와; 상기 동기분리부(50)의 동기신호를 입력받아 이를 카운트하여 그에 따른 제어신호를 출력하는 마이크로컴퓨터(51)와; 상기 디지털영상신호를 입력받아 이를 그대로 통과시키거나, 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 마이크로컴퓨터(51)의 소정 제어신호에 의해 1라인을 지연하는 1라인지연부(52)와; 상기 디지털영상신호를 입력받아 이를 그대로 통과시키거나, 상기 마이크로컴퓨터(51)가 (2+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 마이크로컴퓨터(51)의 소정 제어신호에 의해 1라인을 지연하는 1라인지연부(53)와; 상기 라인카운터(54)는 상기 1라인지연부(53)의 출력신호를 입력받아 이를 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 라인번째마다 발생하는 제어신호에 따른 신호를 출력하는 라인카운터(54)와; 상기 1라인지연부(52),(53)로부터 신호를 입력받아 이를 가산하여 그에 따른 신호를 출력하는 가산기(55)와; 상기 가산기(55)로부터 가산신호를 입력받아 이를 필드시간에 맞게 시간을 기입클럭주파수(Wclk)와 읽어내는 클럭주파수(Rclk)를 조정하여 그에 따른 신호를 출력하는 필드시간조정부(56)로 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.5 is a block diagram showing the configuration of the video signal line matching block unit 40, as shown in FIG. A microcomputer 51 which receives the synchronization signal of the synchronization separator 50 and counts it and outputs a control signal according to the synchronization signal; The digital video signal is received and passed through as it is, or the microcomputer 51 (1 + 40n) n = 0 to 11 A one-line delay unit 52 for delaying one line by a predetermined control signal of the microcomputer 51 when counting the synchronous signal to become; The digital video signal is received and passed through as it is, or the microcomputer 51 (2 + 40n) n = 0 to 11 A one-line delay unit 53 for delaying one line by a predetermined control signal of the microcomputer 51 when counting the synchronous signal to be; The line counter 54 receives the output signal of the first line delay unit 53 and the microcomputer 51 receives the output signal. (1 + 40n) n = 0 to 11 A line counter 54 for outputting a signal corresponding to a control signal generated every line second; An adder 55 which receives a signal from the first line delay units 52 and 53, adds the signal, and outputs the corresponding signal; The field time adjusting unit 56 receives the addition signal from the adder 55 and adjusts the write clock frequency Wclk and the clock frequency Rclk to read the time according to the field time, and outputs the corresponding signal. The operation of the present invention configured as described above will be described.

먼저, 수신부(10)는 안테나를 통해 티브이신호를 채널 선택하여 수신하고, 영상신호처리부(11)는 상기 수신부(10)로부터 수신신호를 입력받아 중간주파 증폭처리 및 Y(루미넌스)/C(크로마신호)로 분리하여 이를 디코더(12)에 인가한다.First, the receiver 10 receives and selects a TV signal through an antenna, and the image signal processor 11 receives the received signal from the receiver 10 and performs intermediate frequency amplification and Y (luminance) / C (chroma). Signal) and apply it to the decoder 12.

이에 따라, 상기 디코더(12)는 상기 영상신호처리부(11)로부터 Y(루미넌스)/C(크로마신호)를 입력받아 이를 디코딩하여 원색신호(R.G.B) 또는 색차신호(R-Y,B-Y,Y)로 출력한다.Accordingly, the decoder 12 receives Y (luminance) / C (chroma signal) from the image signal processing unit 11 and decodes the same to output the primary color signal RGB or the color difference signal RY, BY, Y. do.

그러면, 아나로그/디지털변환기(13)는 상기 디코더(12)로부터 디코딩된 신호를 입력받아 이를 디지털신호(영상신호)로 변환하여 영상신호라인정합블록부(40)에 인가한다.Then, the analog / digital converter 13 receives the decoded signal from the decoder 12 and converts it into a digital signal (video signal) and applies it to the video signal line matching block unit 40.

이에 의해, 상기 영상신호라인정합블록부(40)는 상기 아나로그/디지털변환기(13)로부터 디지털신호를 입력받아 그 디지털신호를 임의의 2개의 주사선에 구분이 되지 않을 정도로 동일하게 주사할 수 있도록 소정 처리하여 그에 따른 신호를 피디피구동처리부(41)에 인가하고, 그러면 상기 피디피구동처리부(41)는 상기 영상신호라인정합블록부(40)로부터 신호를 입력받아 그에 따라 임의의 2개의 중간 주사선에 동일한 영상신호를 주사하여 피디피패널(17)에 디스플레이한다.As a result, the image signal line matching block 40 receives the digital signal from the analog / digital converter 13 and scans the digital signal equally so as not to be distinguished from any two scan lines. A predetermined process is applied and a signal corresponding thereto is applied to the PD drive section 41, and then the PD drive section 41 receives a signal from the image signal line matching block section 40, and accordingly to an arbitrary two intermediate scan lines. The same video signal is scanned and displayed on the PD panel 17.

따라서, 예를 들어 도4와 같이 피디피주사라인(Y1~Y480)에 Y1라인에 주사되는 신호를 Y2라인에도 주사하여 전체 480라인 일대를 기준으로 Y42라인에도 주사하는 형태로 기존의 배속 주사 효과를 나타낸다.Therefore, for example, as shown in FIG. 4, the signal scanned to the Y1 line to the PD scan lines (Y1 to Y480) is also scanned to the Y2 line, and also to the Y42 line based on the entire 480 line region, and the existing double speed scanning effect is achieved. Indicates.

여기서, 도5를 참조하여 상기 영상신호라인정합블록부(40)의 동작을 상세히 설명한다.Herein, an operation of the image signal line matching block unit 40 will be described in detail with reference to FIG. 5.

먼저, 동기분리부(50)는 영상신호를 입력받아 동기분리하여 이를 마이크로컴퓨터(51)에 인가하고, 그러면 상기 마이크로컴퓨터(51)는 상기 동기분리부(50)로부터 동기신호를 입력받아 이를 카운트하게 된다.First, the synchronizing separator 50 receives an image signal and synchronizes the image signal and applies it to the microcomputer 51. Then, the microcomputer 51 receives the synchronizing signal from the synchronizing separator 50 and counts it. Done.

한편, 1라인지연부(52)는 상기 영상신호를 입력받아 이를 그대로 통과시키고, 만약 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 소정 제어신호를 출력하게 되고 그 소정 제어신호에 의해 1라인지연부(52)는 1라인 지연동작을 하게 되는데, 즉 1라인지연부(52)는 (1+40n)n=0∼11 라인번째의 동기신호를 1 라인씩 지연시켜 도6의 (a)와 같은 신호를 가산기(55)에 출력한다.On the other hand, the one line delay unit 52 receives the video signal and passes it as it is, if the microcomputer 51 (1 + 40n) n = 0 to 11 When the synchronous signal is counted, a predetermined control signal is output at that time, and according to the predetermined control signal, the one line delay unit 52 performs one line delay operation, that is, the one line delay unit 52 (1 + 40n) n = 0 to 11 Delaying the line-synchronous signal by one line outputs a signal as shown in FIG. 6A to the adder 55. FIG.

또한, 1라인지연부(53)는 영상신호를 입력받아 평상시에는 그대로 통과시키고, 만약 상기 마이크로컴퓨터(51)가 (2+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 소정 제어신호를 출력하게 되고 그 소정 제어신호에 의해 상기 1라인지연부(53)는 1 라인 지연동작을 하게 되는데, 즉 1라인지연부(53)는 (2+40n)n=0∼11 번째의 동기신호를 1라인씩 지연시켜 도6의 (b)와 같은 신호를 라인카운터(54)에 출력한다.In addition, the one line delay unit 53 receives the video signal and passes it through as usual, and if the microcomputer 51 (2 + 40n) n = 0 to 11 When the synchronous signal is counted, a predetermined control signal is output at that time, and according to the predetermined control signal, the one line delay unit 53 performs one line delay operation, that is, the one line delay unit 53 (2 + 40n) n = 0 to 11 The second synchronization signal is delayed by one line, and a signal as shown in Fig. 6B is output to the line counter 54.

이에 따라, 상기 라인카운터(54)는 상기 1라인지연부 (1+40n)n=0∼11 (53)의 도6의 (b)와 같은 신호를 입력받아 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 라인번째마다 발생하는 제어신호에 의해 도6의 (c)와 같은 신호를 가산기(55)에 출력한다.Accordingly, the line counter 54 is the one line delay unit (1 + 40n) n = 0 to 11 The microcomputer 51 receives a signal as shown in (b) of FIG. (1 + 40n) n = 0 to 11 The control signal generated every line line outputs a signal as shown in FIG. 6C to the adder 55. FIG.

그러면, 상기 가산기(55)는 상기 1라인지연부(52)로부터 도6의 (a)와 같은 신호와 상기 라인카운터(54)로부터 도6의 (c)와 같은 신호를 입력받아 이를 가산하여 그에 따른 신호를 필드시간조정부(56)에 인가하고, 이에 의해 상기 필드시간조정부(56)는 상기 가산기(55)로부터 가산신호를 입력받아 이를 필드시간에 맞게 시간을 조정하여 그에 따른 신호를 피디피구동신호처리부(41)로 전송한다.Then, the adder 55 receives a signal such as (a) of FIG. 6 from the first line delay unit 52 and a signal such as (c) of FIG. 6 from the line counter 54 and adds the same. The field time adjusting unit 56 receives the addition signal from the adder 55, adjusts the time according to the field time, and converts the corresponding signal into the PDP driving signal. Transfer to processing unit 41.

상기에서, 필드시간조정부(56)는 가산기(55)에서 합성된 영상신호를 입력받아 피디피패널(17) 또는 엘씨디화면의 필드시간에 맞게 시간조정을 하는 것인데, 라인지연신호를 합산하였으므로 전체라인의 수가 늘어났으며 또한 필드단위로 보면 1/60초에서 12개의 주사선에 해당하는 시간(NTSC의 경우에 63.5 μs × 12)이 늘어나 1 필드시간에 맞지 않으므로 필드시간조정부(56)에서 라인메모리를 사용하여 기입클럭주파수(Wclk)와 읽어내는 클럭주파수(Rclk)를 조정한다.In the above, the field time adjusting unit 56 receives the video signal synthesized by the adder 55 and adjusts the time according to the field time of the PD panel 17 or the LCD screen. The number is increased and the field time is 1/60 seconds to 12 scan lines (63.5 for NTSC). μs × 12) increases, so that the field time adjusting unit 56 adjusts the write clock frequency Wclk and the read clock frequency Rclk by using the line memory.

예를들어, 기입부분의 총시간이 1/60초 + 63.5 μs × 12이고, 읽어내는 시간이 1/60초라면 기입클럭주파수(Wclk)와 읽어내는 클럭주파수(Rclk)의 비율로 조정하면 된다.For example, the total time of the entry part is 1/60 second + 63.5 μs × If it is 12 and the reading time is 1/60 second, it is good to adjust by the ratio of the write clock frequency Wclk and the clock frequency Rclk to read.

이상에서 상세히 설명한 바와같이 본 발명은 피디피나 브이지에이모드 패널에서 티브이신호나 브이씨알신호를 디스플레이할 경우 480라인 전체화면을 이용할 수 있도록 하여 피씨의 브이지에모드와 동시 사용시에도 화면크기의 변함이 없이 유효하게 패널 전체화면을 이용할 수 있는 효과가 있다.As described in detail above, the present invention enables a 480-line full screen to be used when displaying a TV signal or a VRA signal in a PD or VA mode panel, so that the screen size does not change even when used with the VG mode of the PC. Effectively, the panel full screen is available.

Claims (2)

안테나를 통해 티브이신호를 채널 선택하여 수신하는 수신부(10)와; 상기 수신부(10)에서 채널 선택된 신호를 입력받아 이를 중간주파 및 증폭처리하여 루미넌스(Y)와 크로마신호(C)로 분리하여 출력하는 영상신호처리부(11)와; 상기 영상신호처리부(11)로부터 루미넌스와 크로마신호를 입력받아 이를 디코딩하는 디코더(12)와; 상기 디코더(12)로부터 출력된 신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환기(13)와; 상기 아나로그/디지털변환기(13)로부터 디지털신호를 입력받아 그 디지털신호를 배속변환 및 감마보정하고, 그 디지털신호를 임의의 2개의 주사선에 구분이 되지 않을 정도로 동일하게 주사할 수 있도록 소정 처리하는 영상신호라인정합블록부(40)와; 상기 영상신호라인정합블록부(40)로부터 신호를 입력받아 그에 따라 임의의 2개의 중간 주사선에 동일한 영상신호를 주사하여 피디피패널(17)에 디스플레이하는 피디피구동신호처리부(41)로 구성한 것을 특징으로 하는 피디피티브이의 화면확대주사장치.A receiver 10 for selecting and receiving a TV signal through an antenna; An image signal processor (11) which receives the channel selected signal from the receiver (10) and outputs the intermediate frequency and amplification process by separating the luminance (Y) and the chroma signal (C); A decoder 12 which receives the luminance and chroma signals from the image signal processor 11 and decodes them; An analog / digital converter 13 which receives a signal output from the decoder 12 and converts it into a digital signal; A digital signal is input from the analog / digital converter 13, and the digital signal is subjected to double speed conversion and gamma correction, and predetermined processing is performed so that the digital signal can be scanned equally so as not to be distinguished from any two scan lines. An image signal line matching block unit 40; And a PD drive signal processor 41 which receives a signal from the image signal line matching block 40 and scans the same image signal to any two intermediate scan lines and displays the same on the PD panel 17. PDPD screen magnifier. 제 1 항에 있어서, 영상신호라인정합블록부(40)는 디지털영상신호를 입력받아 동기분리하는 동기분리부(50)와; 상기 동기분리부(50)의 동기신호를 입력받아 이를 카운트하여 그에 따른 제어신호를 출력하는 마이크로컴퓨터(51)와; 상기 디지털영상신호를 입력받아 이를 그대로 통과시키거나, 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 마이크로컴퓨터(51)의 소정 제어신호에 의해 1라인을 지연하는 1라인지연부(52)와; 상기 디지털영상신호를 입력받아 이를 그대로 통과시키거나, 상기 마이크로컴퓨터(51)가 (2+40n)n=0∼11 가 되는 동기신호를 카운트하게 되면 그때 마이크로컴퓨터(51)의 소정 제어신호에 의해 1라인을 지연하는 1라인지연부(53)와; 상기 라인카운터(54)는 상기 1라인지연부(53)의 출력신호를 입력받아 이를 상기 마이크로컴퓨터(51)가 (1+40n)n=0∼11 라인번째마다 발생하는 제어신호에 따른 신호를 출력하는 라인카운터(54)와; 상기 1라인지연부(52)와 상기 라인카운터(54)로부터 신호를 입력받아 이를 가산하여 그에 따른 신호를 출력하는 가산기(55)와; 상기 가산기(55)로부터 가산신호를 입력받아 이를 필드시간에 맞게 시간을 기입클럭주파수(Wclk)와 읽어내는 클럭주파수(Rclk)를 조정하여 그에 따른 신호를 출력하는 필드시간조정부(56)로 구성한 것을 특징으로 하는 피디피티브이의 화면확대주사장치.The image signal line matching block unit 40 includes: a synchronization separator 50 for receiving and separating the digital image signal; A microcomputer 51 which receives the synchronization signal of the synchronization separator 50 and counts it and outputs a control signal according to the synchronization signal; The digital video signal is received and passed through as it is, or the microcomputer 51 (1 + 40n) n = 0 to 11 A one-line delay unit 52 for delaying one line by a predetermined control signal of the microcomputer 51 when counting the synchronous signal to become; The digital video signal is received and passed through as it is, or the microcomputer 51 (2 + 40n) n = 0 to 11 A one-line delay unit 53 for delaying one line by a predetermined control signal of the microcomputer 51 when counting the synchronous signal to be; The line counter 54 receives the output signal of the first line delay unit 53 and the microcomputer 51 receives the output signal. (1 + 40n) n = 0 to 11 A line counter 54 for outputting a signal corresponding to a control signal generated every line second; An adder 55 which receives a signal from the first line delay unit 52 and the line counter 54, adds the signal, and outputs the corresponding signal; The field time adjusting unit 56 receives the addition signal from the adder 55 and adjusts the write clock frequency Wclk and the clock frequency Rclk to read the time according to the field time, and outputs the corresponding signal. PDPD screen magnification scanning device characterized in that.
KR1019980047817A 1998-11-09 1998-11-09 PDPD screen magnifier KR100279628B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047817A KR100279628B1 (en) 1998-11-09 1998-11-09 PDPD screen magnifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047817A KR100279628B1 (en) 1998-11-09 1998-11-09 PDPD screen magnifier

Publications (2)

Publication Number Publication Date
KR20000031669A KR20000031669A (en) 2000-06-05
KR100279628B1 true KR100279628B1 (en) 2001-02-01

Family

ID=19557593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047817A KR100279628B1 (en) 1998-11-09 1998-11-09 PDPD screen magnifier

Country Status (1)

Country Link
KR (1) KR100279628B1 (en)

Also Published As

Publication number Publication date
KR20000031669A (en) 2000-06-05

Similar Documents

Publication Publication Date Title
US6441857B1 (en) Method and apparatus for horizontally scaling computer video data for display on a television
US6219101B1 (en) Method and apparatus for video flicker filter
US6819305B2 (en) Method and apparatus for detection of a video display device
US6310659B1 (en) Graphics processing device and method with graphics versus video color space conversion discrimination
KR100186409B1 (en) Circuit for processing pip image signal suitable type in the tv and pc
KR100312392B1 (en) Digital TV Unit
JP3847826B2 (en) Subtitle data display control device
US5999227A (en) Special features for digital television
KR100332329B1 (en) Image signal converting apparatus
KR100275700B1 (en) Apparatus for coverting the format of video signal
KR960007545B1 (en) Main screen position recompensating circuit & method
KR19980052322A (en) TV automatic aspect ratio detection and correction device
KR100279628B1 (en) PDPD screen magnifier
KR20020032307A (en) Display panel with ratio of matrix-arrayed pixels set to predetermined value, and display device using such display panel
JPH11275602A (en) Transmission method, and output device and receiving device and recording medium thereof
US20030001969A1 (en) Video signal processing apparatus
JPH10510957A (en) Video data timing signal supply controller
KR940007547B1 (en) Apparatus for displaying one type two ntsc/hdtv screens on the other type hdtv/ntsc screens
US5485218A (en) Image processor for producing even field video data based on odd field video data
KR100219129B1 (en) Method and device for automatic conversion of aspect ratio
JPH02119470A (en) Television receiver
JPH10187104A (en) Signal adjusting circuit for image display device
KR920009876B1 (en) Pip (picture in picture) device of teletext
KR100565626B1 (en) Apparatus and Method for Over Scan of Video Device
KR900004959B1 (en) Moving picture image contours correcting circuit of codel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee