JP3246137B2 - Field emission cathode and method of manufacturing field emission cathode - Google Patents
Field emission cathode and method of manufacturing field emission cathodeInfo
- Publication number
- JP3246137B2 JP3246137B2 JP28726493A JP28726493A JP3246137B2 JP 3246137 B2 JP3246137 B2 JP 3246137B2 JP 28726493 A JP28726493 A JP 28726493A JP 28726493 A JP28726493 A JP 28726493A JP 3246137 B2 JP3246137 B2 JP 3246137B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- mask
- electrode layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はコールドカソードとして
知られている電界放出カソードに係るものであり、特に
集束電極を有する電界放出カソード及びその製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission cathode known as a cold cathode, and more particularly to a field emission cathode having a focusing electrode and a method of manufacturing the same.
【0002】[0002]
【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出(Field Emission)と呼
び、このような原理で電子を放出するカソードを電界放
出カソード(Field Emission Cathode)、あるいは電界
放出素子と呼んでいる。2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m], electrons pass through the barrier due to the tunnel effect, and electrons are emitted in a vacuum even at room temperature. This is called field emission (Field Emission), and a cathode that emits electrons based on such a principle is called a field emission cathode (Field Emission Cathode) or a field emission element.
【0003】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放出カソードからなる面放出型の電
界放出カソードを作製することが可能となっており、電
界放出カソードを基板上に多数個形成したものは、その
各エミッタから放出された電子を蛍光面に照射すること
によって平面型の表示装置や各種の電子装置を構成する
電子供給手段として期待されている。In recent years, it has become possible to manufacture a surface emission type field emission cathode composed of a micron-sized field emission cathode by making full use of semiconductor fine processing technology. A large number of field emission cathodes are formed on a substrate. This is expected as an electron supply means for constituting a flat display device or various electronic devices by irradiating electrons emitted from the respective emitters to the phosphor screen.
【0004】このような電界放出カソードの一例とし
て、スピント(Spindt)型と呼ばれる電界放出カソード
(以下、FECと記す)の斜視図を図9に示す。この図
において、基板111上にカソード電極112が形成さ
れており、このカソード電極112の上に絶縁層113
及びゲート電極114が順次形成されている。そして、
ゲート電極114と絶縁層113とに形成された開口部
116内にエミッタコーン115が形成され、このエミ
ッタコーン115の先端部分が開口部116から臨んで
いる。このFECにおいては、微細加工技術を用いるこ
とによりエミッタコーン115とゲート電極114との
距離をサブミクロンとすることができるため、エミッタ
コーン115とゲート電極114間に僅か数十ボルトの
電圧を印加することにより、エミッタコーン115から
電子を放出させることができるようになる。[0004] As an example of such a field emission cathode, a perspective view of a field emission cathode (hereinafter referred to as FEC) called a Spindt type is shown in FIG. In this figure, a cathode electrode 112 is formed on a substrate 111, and an insulating layer 113 is formed on the cathode electrode 112.
And a gate electrode 114 are sequentially formed. And
An emitter cone 115 is formed in an opening 116 formed in the gate electrode 114 and the insulating layer 113, and a tip portion of the emitter cone 115 faces from the opening 116. In this FEC, the distance between the emitter cone 115 and the gate electrode 114 can be made submicron by using a fine processing technique. Therefore, a voltage of only several tens of volts is applied between the emitter cone 115 and the gate electrode 114. As a result, electrons can be emitted from the emitter cone 115.
【0005】したがって、図9に示すように、上記のF
ECがアレイ状に多数個形成されている基板111の上
方に蛍光材料が塗布されているアノード基板117を配
置し、電圧VGE、VA を印加すると放出された電子によ
って蛍光材を発光させることができ、表示装置とするこ
とができる。Therefore, as shown in FIG.
An anode substrate 117 coated with a fluorescent material is disposed above a substrate 111 on which a large number of ECs are formed in an array, and when the voltages V GE and VA are applied, the emitted fluorescent material emits light. And a display device can be obtained.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、図9に
示すFECにおける電子の放出角度は、一般にエミッタ
コーンとゲート電極との相対位置関係、ゲート印加電圧
及びエミッタコーンの先端曲率半径によって変化し、集
束性を上げることが困難であるという問題点があった。
また、アノード電圧が高電圧(数十kV)の場合、その
影響がエミッタコーンに対して大きいため、カソード電
極とアノード電極間にある程度のギャップが必要であっ
た。However, the emission angle of electrons in the FEC shown in FIG. 9 generally varies depending on the relative positional relationship between the emitter cone and the gate electrode, the gate applied voltage, and the radius of curvature of the tip of the emitter cone. There is a problem that it is difficult to improve the performance.
In addition, when the anode voltage is high (several tens of kV), the effect is large on the emitter cone, so that a certain gap is required between the cathode electrode and the anode electrode.
【0007】これを解決するために、図10に示すよう
な集束電極を有するFECが本件出願人によって、特願
平5−191848号として出願されている。この図1
0に示すFECは、ガラス等の基板101の上にカソー
ド電極102の導体がスパッタにより形成され、このカ
ソード電極102の一部あるいは全部の上に抵抗層10
3が形成されている。この抵抗層103の上には第1絶
縁層104及びゲート電極105がスパッタ等により形
成され、さらにその上に第2絶縁層106及び集束電極
107がスパッタ等により形成されている。To solve this problem, an FEC having a focusing electrode as shown in FIG. 10 has been filed by the present applicant as Japanese Patent Application No. 5-191848. This figure 1
In the FEC shown in FIG. 0, a conductor of a cathode electrode 102 is formed by sputtering on a substrate 101 made of glass or the like, and a resistance layer 10 is formed on part or all of the cathode electrode 102.
3 are formed. A first insulating layer 104 and a gate electrode 105 are formed on the resistance layer 103 by sputtering or the like, and a second insulating layer 106 and a focusing electrode 107 are formed thereon by sputtering or the like.
【0008】また、第1絶縁層104及びゲート電極1
05に形成された第2開口部109の中にはエミッタコ
ーン108が形成されている。そして、第2絶縁層10
6と集束電極107には第1開口部110が形成されて
おり、エミッタ108から放出された電子はこの第1開
口部110を通り、集束電極により集束されて上方へ放
出されるようにされている。この第2絶縁層106と集
束電極107に形成された第1開口部110の径D2
は、図示するようにエミッタコーン108が形成されて
いる第2開口部109の径D1 の1.2〜2.0倍と一
回り大きく形成されている。これは、集束性を向上する
ためである。The first insulating layer 104 and the gate electrode 1
An emitter cone 108 is formed in the second opening 109 formed at 05. Then, the second insulating layer 10
6 and the focusing electrode 107 are formed with a first opening 110. Electrons emitted from the emitter 108 pass through the first opening 110 and are focused by the focusing electrode and emitted upward. I have. The diameter D 2 of the first opening 110 formed in the second insulating layer 106 and the focusing electrode 107
Is 1.2 to 2.0 times the slightly larger diameter D 1 of the second opening 109 that emitter cones 108 are formed as shown. This is to improve the convergence.
【0009】ところが、このFECは図示するように、
径の異なる第1開口部及び第2開口部を有していること
から、その製造方法が複雑になるという問題点があっ
た。そこで、本発明は集束電極を有する電界放出カソー
ドをなるべく容易に製造することを目的としている。さ
らに、本発明は集束電極を有する他の構成の電界放出カ
ソード及びその製造方法を提供することを目的としてい
る。However, this FEC is, as shown in the figure,
Since the first opening and the second opening having different diameters are provided, there is a problem that the manufacturing method is complicated. Therefore, an object of the present invention is to manufacture a field emission cathode having a focusing electrode as easily as possible. Still another object of the present invention is to provide a field emission cathode having another configuration having a focusing electrode and a method of manufacturing the same.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出カソードの製造方法においては、
径の小さい第2開口部を形成するために、予めリング状
のマスクをゲート電極上に形成するようにしたものであ
る。さらに、本発明の電界放出カソードは複数のエミッ
タコーンが形成されるブロック毎に集束電極を設けるよ
うにしたものである。In order to achieve the above object, a method of manufacturing a field emission cathode according to the present invention comprises:
In order to form a second opening having a small diameter, a ring-shaped mask is previously formed on the gate electrode. Further, in the field emission cathode of the present invention, a focusing electrode is provided for each block in which a plurality of emitter cones are formed.
【0011】[0011]
【作用】本発明の製造方法によれば、集束電極を有する
電界放出カソードを容易に製造することができる。ま
た、複数のエミッタコーンからなるブロック毎に集束電
極を設けるようにすると、さらに容易に製造することが
できるようになる。本発明の集束電極を有する電界放出
カソードによれば、エミッタから放出された電子の広が
りを集束電極の径程度に押さえられるため、アノード電
極をカソード電極に近づける必要がなくなる。このた
め、アノード・カソード間の耐電圧を低下させることな
くクロストークを防止できる。従って、本発明の集束電
極を有する電界放出カソードを画像表示装置に用いる
と、高精細かつ高輝度の画像を得ることが出来るように
なる。According to the manufacturing method of the present invention, a field emission cathode having a focusing electrode can be easily manufactured. In addition, if a focusing electrode is provided for each block composed of a plurality of emitter cones, manufacture can be further facilitated. According to the field emission cathode having the focusing electrode of the present invention, since the spread of the electrons emitted from the emitter can be suppressed to about the diameter of the focusing electrode, it is not necessary to bring the anode electrode close to the cathode electrode. Therefore, crosstalk can be prevented without lowering the withstand voltage between the anode and the cathode. Therefore, when the field emission cathode having the focusing electrode of the present invention is used for an image display device, a high-definition and high-brightness image can be obtained.
【0012】[0012]
【実施例】図1ないし図3に、本発明の第1実施例の集
束電極を有する電界放出カソードの製造方法を示すが、
この製造方法によって作成される電界放出カソードは、
ほぼ図10に示す構成となる。まず、ガラス等の絶縁基
板1の上にスパッタ法によりカソード電極層2の導体膜
を成膜し、さらに均一な抵抗層3をカソード電極2上の
全面に形成する。この抵抗層3の上には第1絶縁層4と
ゲート電極層5の導体膜を積層する。なお、第1絶縁層
4は、例えばスパッタ法あるいはSiH4 とN2 O及び
N2 をガス種として使用してプラズマCVD法により作
製したSiO2 膜により成膜されている。この第1絶縁
層4の厚さは例えば約1.0ミクロンとされている。1 to 3 show a method for manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
The field emission cathode created by this manufacturing method is
The configuration is almost as shown in FIG. First, a conductive film of the cathode electrode layer 2 is formed on an insulating substrate 1 made of glass or the like by sputtering, and a uniform resistance layer 3 is formed on the entire surface of the cathode electrode 2. The first insulating layer 4 and the conductor film of the gate electrode layer 5 are laminated on the resistance layer 3. The first insulating layer 4 is formed by, for example, a sputtering method or an SiO 2 film formed by a plasma CVD method using SiH 4 , N 2 O, and N 2 as gas species. The thickness of the first insulating layer 4 is, for example, about 1.0 μm.
【0013】また、ゲート電極層5の導体膜の材料とし
てはTi,Cr,Nb,Mo,W等のいずれかを使用し
て、この材料をスパッタ法等により例えば約0.4ミク
ロンの厚さで第1絶縁層4の上に、図1(a)に示すよ
うに成膜されている。このゲート電極層5の上に、第1
絶縁層4及びゲート電極層5を加工する際に使用するエ
ッチャントに対し耐性のある材料からなるマスク層6
を、同図(b)に示すように物理蒸着法(PVD法)あ
るいは化学蒸着法(CVD法)により形成する。このマ
スク層6の材料は、例えば、ゲート電極5がNbの場合
はSF6 等を用いたドライエッチング法により、第1絶
縁層4がSiO2 の場合はCHF3 等を用いたドライエ
ッチング法により加工し、アルミニウムをマスク材とし
て用いる。The material of the conductor film of the gate electrode layer 5 is Ti, Cr, Nb, Mo, W, or the like, and the material is sputtered to a thickness of about 0.4 μm. Then, a film is formed on the first insulating layer 4 as shown in FIG. On this gate electrode layer 5, the first
A mask layer 6 made of a material resistant to an etchant used when processing the insulating layer 4 and the gate electrode layer 5
Is formed by physical vapor deposition (PVD) or chemical vapor deposition (CVD) as shown in FIG. The material of the mask layer 6 is, for example, by a dry etching method using SF 6 or the like when the gate electrode 5 is Nb, or by a dry etching method using CHF 3 or the like when the first insulating layer 4 is SiO 2. It is processed and aluminum is used as a mask material.
【0014】このマスク層6の上にはレジスト層7が塗
布されパターニングされた後、エッチングすることによ
り同図(c)に示すようにリング状のレジスト層7とす
る。次いで、基板1の上方からCl2 ,BCl3 等を用
いてドライエッチングすることにより、マスク層6は同
図(d)に示すようにリング状マスク8に加工されるよ
うになる。そして、基板1の上から第2絶縁層9及び集
束電極層10を、前記第1絶縁層4及びゲート電極層5
と同様な方法により、図2(a)に示すように積層す
る。次に、この集束電極層10上にレジスト層11を塗
布し、フォトリソグラフィ法及びエッチング法により、
前記リング状マスクの外径に合わせて開口を設け、基板
1の上からSF6 等を用いて集束電極層10をドライエ
ッチングし、さらにCHF3 等を用いて第2絶縁層9を
ドライエッチングすることにより、集束電極層10及び
第2絶縁層9に第1開口部12が、同図(b)に示すよ
うに形成される。この第1開口部12の開口径は約1.
5μm程度とされている。After a resist layer 7 is applied and patterned on the mask layer 6, it is etched to form a ring-shaped resist layer 7 as shown in FIG. Next, by performing dry etching from above the substrate 1 using Cl 2 , BCl 3, or the like, the mask layer 6 is processed into a ring-shaped mask 8 as shown in FIG. Then, the second insulating layer 9 and the focusing electrode layer 10 are separated from the substrate 1 by the first insulating layer 4 and the gate electrode layer 5.
By the same method as described above, the layers are stacked as shown in FIG. Next, a resist layer 11 is applied on the focusing electrode layer 10, and the photolithography method and the etching method are used.
An opening is provided in accordance with the outer diameter of the ring-shaped mask, the focusing electrode layer 10 is dry-etched from above the substrate 1 using SF 6 or the like, and the second insulating layer 9 is further dry-etched using CHF 3 or the like. Thereby, the first opening 12 is formed in the focusing electrode layer 10 and the second insulating layer 9 as shown in FIG. The opening diameter of the first opening 12 is about 1.
It is about 5 μm.
【0015】このとき、第1開口部10の底部にはエッ
チングの選択性によりリング状マスク8及びゲート電極
層5の導体膜の表面が露出される。次に、この露出した
リング状マスク8をマスクとして、ゲート電極層5がN
bの場合SF6 等を用いてドライエッチングし、さらに
第1絶縁層4がSiO2 の場合CHF3 を用いてドライ
エッチングすることにより、同図(c)に示すように第
2開口部13がゲート電極層5及び第1絶縁層4に形成
される。そして、従来のスピント型のFECと同様に剥
離層14を、レジスト層11の上平面及び第1開口部1
2の側面に斜め蒸着により被着させ、第1開口部12の
開口面積を第2開口部13の開口面積とほぼ同じとす
る。次に、剥離層14の上からモリブデン(Mo)等の
エミッタ材料を電子ビーム蒸着(EB蒸着)等により、
基板1に対し垂直方向から正蒸着を行う。すると、エミ
ッタ材料層15が剥離層14の上に形成されるに伴い、
開口部13内の抵抗層3上に円錐状のエミッタコーン1
6が、図3(a)に示すように形成される。At this time, the surfaces of the ring-shaped mask 8 and the conductive film of the gate electrode layer 5 are exposed at the bottom of the first opening 10 by etching selectivity. Next, using the exposed ring-shaped mask 8 as a mask, the gate electrode layer 5 is
In the case of b, dry etching is performed using SF 6 or the like, and when the first insulating layer 4 is SiO 2 , dry etching is performed using CHF 3 so that the second opening 13 is formed as shown in FIG. It is formed on the gate electrode layer 5 and the first insulating layer 4. Then, similarly to the conventional Spindt-type FEC, the release layer 14 is formed on the upper surface of the resist layer 11 and the first opening 1.
The first opening 12 is made to have an opening area substantially equal to the opening area of the second opening 13 by oblique deposition on the side surface of the second opening 12. Next, an emitter material such as molybdenum (Mo) is deposited on the release layer 14 by electron beam evaporation (EB evaporation) or the like.
The positive deposition is performed on the substrate 1 from the vertical direction. Then, as the emitter material layer 15 is formed on the release layer 14,
The conical emitter cone 1 is formed on the resistance layer 3 in the opening 13.
6 are formed as shown in FIG.
【0016】そして、基板1をリン酸中に浸し、剥離層
14と共にエミッタ材料層13を共に除去すると共に、
レジスト層11も除去する。これにより、同図(b)に
示すような集束電極を有するFECを得ることができ
る。このFECを上面から見ると図5に示すように、集
束電極層10に形成されて第1開口部12内にリング状
マスク8とエミッタコーン16を臨くことができる。こ
の基板1上には数万から数10万個のエミッタを同時に
作製することができ、集束性に優れたFECとすること
ができるため、表示装置に用いて好適なものとなる。ま
た、前記リング状マスク8の外径と第1開口部12の径
とは必ずしも一致させる必要はなく、図4に示すように
リング状マスク8の外形を大きくして、第1開口部12
を形成してもよい。このようにすると、第1開口部12
の位置合わせの精度を幾分下げることができる。Then, the substrate 1 is immersed in phosphoric acid to remove the emitter material layer 13 together with the release layer 14,
The resist layer 11 is also removed. This makes it possible to obtain an FEC having a focusing electrode as shown in FIG. When this FEC is viewed from above, as shown in FIG. 5, the ring-shaped mask 8 and the emitter cone 16 can be formed in the first opening 12 and formed in the focusing electrode layer 10. Since tens of thousands to hundreds of thousands of emitters can be simultaneously formed on the substrate 1 and an FEC having excellent convergence can be obtained, the FEC is suitable for use in a display device. The outer diameter of the ring-shaped mask 8 and the diameter of the first opening 12 do not necessarily have to match each other, and the outer shape of the ring-shaped mask 8 is increased as shown in FIG.
May be formed. By doing so, the first opening 12
, The accuracy of the alignment can be somewhat reduced.
【0017】ところで、集束電極層10に設けた第1開
口部12の径をゲート電極5に設けた第2開口部13の
径より大きくするのは、第1開口部の径D2 の第2開口
部13の径D1 に対する条件を変えると、エミッタコー
ン16から放出された電子の軌跡がかなり変化し、径D
2 が径D1 の1.2倍から2倍に設定した時に無効電流
が少なくなると共に、クロストークが発生しない良好な
特性が得られるためである。なお、集束電極層10とゲ
ート電極層5との距離を変化させてもエミッタコーン1
6から放出された電子の軌跡が変化することから、この
距離も変えるようにして無効電流をより減らし、より多
くの電子を集束電極層10により上方に向かわせるよう
にしてもよい。The reason why the diameter of the first opening 12 provided in the focusing electrode layer 10 is made larger than the diameter of the second opening 13 provided in the gate electrode 5 is that the diameter D 2 of the first opening is the second diameter. varying the conditions for the diameter D 1 of the opening 13, the trajectory of electrons emitted from the emitter cone 16 is considerably changed, the diameter D
2 with is reactive current is small when set to 2 times 1.2 times the diameter D 1, is because the good properties of crosstalk does not occur is obtained. Note that even if the distance between the focusing electrode layer 10 and the gate electrode layer 5 is changed,
Since the trajectory of the electrons emitted from 6 changes, the distance may also be changed to further reduce the reactive current and to cause more electrons to be directed upward by the focusing electrode layer 10.
【0018】ところで、カソード電極層2の上に抵抗層
3を設ける理由は次の通りである。一般的なFECにお
いてはコーン状のエミッタの先端とゲートとの距離がサ
ブミクロンという極めて短い距離とされていると共に、
数万個のエミッタが一枚の基板上に設けられるため、製
造の過程において塵埃等によりエミッタとゲートとが短
絡してしまうことがある。ゲートとエミッタとのひとつ
でも短絡していると、カソードとゲートとが短絡したこ
とになるため、すべてのエミッタに電圧が印加されなく
なり動作不能のFECとなってしまう欠点があった。The reason for providing the resistance layer 3 on the cathode electrode layer 2 is as follows. In a general FEC, the distance between the tip of the cone-shaped emitter and the gate is set to an extremely short distance of submicron.
Since tens of thousands of emitters are provided on one substrate, the emitter and the gate may be short-circuited due to dust or the like in a manufacturing process. If any one of the gate and the emitter is short-circuited, it means that the cathode and the gate are short-circuited, so that the voltage is not applied to all the emitters, resulting in an inoperable FEC.
【0019】また、FECの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードを破壊することがあった。
さらに、多数のエミッタのうち電子の放出しやすいエミ
ッタから集中して電子が放出されやすいため、そのエミ
ッタに電流が集中することになり、画面上に異常に明る
いスポットが発生することがあった。これらの欠点を防
ぐために、エミッタの下全面あるいは直下のみに抵抗を
設けるようにしている。In the initial operation of the FEC, local degassing occurs, and this gas may cause a discharge between the emitter and the gate or the anode, so that a large current flows to the cathode and destroys the cathode. was there.
Furthermore, since electrons tend to be emitted from one of the many emitters that emits electrons easily, the current is concentrated on the emitter and an abnormally bright spot may be generated on the screen. To prevent these drawbacks, a resistor is provided on the entire lower surface of the emitter or only directly below the emitter.
【0020】すなわち、前記したように抵抗層3の上に
エミッタコーン16を形成すると、エミッタコーン16
の放出電子が多くなると、電流に応じて抵抗層3での電
圧降下が大きくなるために、エミッタコーン16とゲー
ト電極層5間の印加電圧が低下し、エミッタコーン16
の電子放出を抑制する方向になり、エミッタコーン16
の電子放出の暴走を食い止めることによってエミッタコ
ーン16の破壊が抑えられる。That is, when the emitter cone 16 is formed on the resistance layer 3 as described above,
When the number of emitted electrons increases, the voltage drop in the resistance layer 3 increases in accordance with the current, so that the applied voltage between the emitter cone 16 and the gate electrode layer 5 decreases, and the emitter cone 16
In the direction of suppressing the electron emission of the emitter cone 16.
Of the emitter cone 16 can be suppressed by preventing the runaway of the electron emission.
【0021】さらに、あるエミッタに電流が集中した場
合はそのエミッタの下に設けられている抵抗層での電圧
降下が大きくなるため、そのエミッタ電位が上昇し、こ
のためゲート・エミッタ間の電圧が下降し、電流の集中
を防止することができるようになる。したがって、抵抗
をエミッタとカソードとの間に設けることにより、FE
Cの製造上の歩留りが向上したり、安定な動作を行わせ
たりすることができるようになる。Further, when a current is concentrated on a certain emitter, a voltage drop in a resistance layer provided under the emitter becomes large, so that the potential of the emitter rises. As a result, the voltage between the gate and the emitter becomes low. As a result, the current concentration can be prevented. Therefore, by providing a resistor between the emitter and the cathode, the FE
The production yield of C can be improved, and stable operation can be performed.
【0022】次に、本発明に係る電界放出カソードの第
2実施例の構成を図6及び図7に示す。これらの図に示
す電界放出カソードは、複数のエミッタコーンの形成さ
れたブロック毎に集束電極を設けるようにしたものであ
る。図6はFECの断面を示しており、ガラス等の絶縁
基板21の上にカソード電極層22の導体膜がスパッタ
法等により形成され、このカソード電極層22の一部あ
るいは全部の上に抵抗層23が形成されている。この抵
抗層23の上には第1絶縁層24及びゲート電極層25
がスパッタ法等により形成され、さらにその上に第2絶
縁層26及び集束電極層27がスパッタ法等により形成
されている。Next, the configuration of a second embodiment of the field emission cathode according to the present invention is shown in FIGS. In the field emission cathodes shown in these figures, a focusing electrode is provided for each block in which a plurality of emitter cones are formed. FIG. 6 shows a cross section of the FEC. A conductor film of a cathode electrode layer 22 is formed on an insulating substrate 21 such as glass by a sputtering method or the like, and a resistive layer is formed on part or all of the cathode electrode layer 22. 23 are formed. A first insulating layer 24 and a gate electrode layer 25 are formed on the resistance layer 23.
Is formed by a sputtering method or the like, and a second insulating layer 26 and a focusing electrode layer 27 are further formed thereon by a sputtering method or the like.
【0023】また、第2絶縁層26と集束電極層27に
は長方形状の第1開口部30が形成されており、この第
1開口部30の底部に形成されているマスク層28には
複数の第2開口部31が、抵抗層23に達するよう形成
されている。この第1絶縁層24及びゲート電極25に
形成された複数の第2開口部31の中にはエミッタコー
ン29がそれぞれ形成されており、複数のエミッタコー
ン29から放出された電子は第1開口部30の周囲に形
成されている集束電極層27により集束されて、図示す
るように上方へ放出されている。そこで、図示するよう
に集束電極層27上に蛍光体層32を塗布したアノード
電極33を設けるようにすると、アノード電極33に捕
集された電子により蛍光体層32が発光され、表示装置
とすることができる。このように、この実施例において
は、第1開口部30により複数のエミッタコーン29か
らなるブロックが構成されている。Further, a rectangular first opening 30 is formed in the second insulating layer 26 and the focusing electrode layer 27, and a plurality of mask layers 28 formed in the bottom of the first opening 30 are formed. Is formed so as to reach the resistance layer 23. An emitter cone 29 is formed in each of the plurality of second openings 31 formed in the first insulating layer 24 and the gate electrode 25, and electrons emitted from the plurality of emitter cones 29 pass through the first opening 31. It is focused by the focusing electrode layer 27 formed around 30 and emitted upward as shown in the figure. Therefore, as shown in the drawing, when the anode electrode 33 in which the phosphor layer 32 is applied on the focusing electrode layer 27 is provided, the phosphor layer 32 emits light by the electrons collected by the anode electrode 33, thereby forming a display device. be able to. Thus, in this embodiment, the first opening 30 forms a block including the plurality of emitter cones 29.
【0024】図7は図6に示すFECの斜視図であり、
集束電極層27は第1開口部30が形成されることによ
り格子状に形成され、この格子の中のマスク層28に複
数の第2開口部31が設けられており、この第2開口部
31からエミッタコーン29の先端が臨んでいるのが分
かる。このようなFECにおいては、集束電極層27に
より区切られた、1ブロック内の複数のエミッタコーン
29から放出される電子の軌道は、そのブロックを取り
囲んでいる集束電極層27により上方に向かうよう修正
されるようになるため、電子の集束度を効率的に向上す
ることができる。また、集束電極はエミッタコーンの各
々に設ける場合に比べ、ブロック毎に設けるようにした
ので格子状の集束電極層27の寸法が大きくなるため、
製造を容易に行うことができる。FIG. 7 is a perspective view of the FEC shown in FIG.
The focusing electrode layer 27 is formed in a lattice shape by forming the first openings 30, and a plurality of second openings 31 are provided in the mask layer 28 in the lattice. It can be seen from FIG. 7 that the tip of the emitter cone 29 is facing. In such an FEC, the trajectories of electrons emitted from a plurality of emitter cones 29 in one block separated by the focusing electrode layer 27 are corrected so as to be directed upward by the focusing electrode layer 27 surrounding the block. Therefore, the degree of convergence of electrons can be efficiently improved. In addition, since the focusing electrode is provided for each block as compared with the case where the focusing electrode is provided for each of the emitter cones, the size of the grid-like focusing electrode layer 27 is increased.
It can be easily manufactured.
【0025】なお、このような構成のFECは前記図1
ないし図3に示す製造方法において、集束電極層および
第2絶縁層を複数のエミッタコーンからなるブロックに
区切れるようエッチングを行うようにして、ブロックに
対応する第1開口部を設けることにより、前記第1実施
例の製造方法と同様に製造することができる。この製造
方法の概略を述べると、絶縁基板21上にカソード電極
層22、第1絶縁層24、ゲート電極層25,マスク層
28を順次成膜し、絶縁基板21の表面に第1レジスト
層を形成し、この第1レジスト層を島状にパターニング
すると共に、この島状の中に複数のホールをパターニン
グした後、エッチングを行い上記マスク層28を多数の
ホールの形成された島状とする第1の工程。The FEC having such a structure is the same as that shown in FIG.
In the manufacturing method shown in FIG. 3, the focusing electrode layer and the second insulating layer are etched so as to be divided into blocks each including a plurality of emitter cones, and the first openings corresponding to the blocks are provided. It can be manufactured in the same manner as the manufacturing method of the first embodiment. The outline of this manufacturing method is as follows. A cathode electrode layer 22, a first insulating layer 24, a gate electrode layer 25, and a mask layer 28 are sequentially formed on an insulating substrate 21, and a first resist layer is formed on the surface of the insulating substrate 21. After the first resist layer is patterned into an island shape, a plurality of holes are patterned in the island shape, and then the mask layer 28 is etched to form an island shape having a large number of holes. Step 1.
【0026】第1の工程により得られた島状の上記マス
ク層28の上方より第2絶縁層26と集束電極層27を
順次成膜した後、その上に第2レジスト層を形成し、こ
の第2レジスト層に、少なくとも島状のマスク層の外周
辺に一致するような開口をパターニングした後、異方性
エッチングにより集束電極層27、第2絶縁層26に第
1開口部30を形成すると共に、この第1の開口部30
の底部にマスク層28及びゲート電極層25とを露出さ
せる第2工程と、マスク層28をマスクとして、ゲート
電極層25及び第1絶縁層24に異方性エッチングを施
し、複数の第2開口部31を形成する第3の工程と、絶
縁基板21の表面に剥離層を形成した後、エミッタ電極
材料を正蒸着して、複数の上記第2開口部31内にエミ
ッタコーン29を形成すると共に、剥離層を除去する第
4工程とにより上記第2実施例の電界放出カソードを製
造することができる。After the second insulating layer 26 and the focusing electrode layer 27 are sequentially formed from above the island-shaped mask layer 28 obtained in the first step, a second resist layer is formed thereon. After patterning an opening in the second resist layer so as to match at least the outer periphery of the island-shaped mask layer, the first opening 30 is formed in the focusing electrode layer 27 and the second insulating layer 26 by anisotropic etching. Together with this first opening 30
A second step of exposing the mask layer 28 and the gate electrode layer 25 on the bottom of the gate electrode layer 25 and anisotropically etching the gate electrode layer 25 and the first insulating layer 24 using the mask layer 28 as a mask to form a plurality of second openings. A third step of forming the portion 31, and after forming a release layer on the surface of the insulating substrate 21, the emitter electrode material is positively deposited to form the emitter cone 29 in the plurality of second openings 31 and And the fourth step of removing the peeling layer, the field emission cathode of the second embodiment can be manufactured.
【0027】次に、集束電極を有する電界放出カソード
の第3実施例の製造方法を図8を参照しながら説明す
る。まず、(a)に示すようにガラス等の絶縁基板41
上に、カソード電極層42,抵抗層43,第絶縁層4
4,ゲート電極層45,マスク層46,第2絶縁層4
7,集束電極層48を前記第1実施例を同様の方法で順
次積層する。次に、集束電極層48上にレジスト層49
を塗布し、フォトリソグラフィ法およびエッチング法に
より開口部をレジスト層49に形成し、集束電極層48
がNbの場合は基板41の上からSF6 等を用いて集束
電極層48をドライエッチングし、第2絶縁層47がS
iO2 の場合はさらにCHF3 等を用いて第2絶縁層4
7をドライエッチングすることにより、集束電極層48
及び第2絶縁層47に第1開口部50が、同図(b)に
示すように形成される。なお、この第1開口部50の径
は最終開口径より若干小さめに設定しておく。Next, a method of manufacturing a field emission cathode having a focusing electrode according to a third embodiment will be described with reference to FIG. First, as shown in FIG.
The cathode electrode layer 42, the resistance layer 43, and the fourth insulating layer 4
4, gate electrode layer 45, mask layer 46, second insulating layer 4
7. The focusing electrode layer 48 is sequentially laminated in the same manner as in the first embodiment. Next, a resist layer 49 is formed on the focusing electrode layer 48.
Is applied, an opening is formed in the resist layer 49 by a photolithography method and an etching method, and the focusing electrode layer 48 is formed.
Is Nb, the focusing electrode layer 48 is dry-etched from above the substrate 41 using SF 6 or the like, and the second insulating layer 47 is
In the case of iO 2 , the second insulating layer 4 is further formed using CHF 3 or the like.
7 is dry-etched to form the focusing electrode layer 48.
A first opening 50 is formed in the second insulating layer 47 as shown in FIG. The diameter of the first opening 50 is set slightly smaller than the final opening diameter.
【0028】次いで、等方性エッチングによりアルミニ
ウム製のマスク層46をエッチングすると、マスク層4
8に開口部が設けられると共に、第1開口部50の側面
もエッチングされることにより第1開口部50の径が若
干広がるようになる。そして、開口の形成されたマスク
層46をマスクとして、ゲート電極層がNb等の場合は
ゲート電極層45をSF6 等を用いてドライエッチング
し、さらに第1絶縁層44がSiO2 の場合は第1絶縁
層44をCHF3 等を用いてドライエッチングすること
により、同図(c)に示すように第1開口部50に連接
して、第1開口部50より径の小さい第2開口部51が
抵抗層43に達するように形成される。Next, when the aluminum mask layer 46 is etched by isotropic etching, the mask layer 4 is removed.
8 is provided with an opening, and the side surface of the first opening 50 is also etched, so that the diameter of the first opening 50 slightly increases. Then, using the mask layer 46 in which the opening is formed as a mask, the gate electrode layer 45 is dry-etched using SF 6 or the like when the gate electrode layer is Nb or the like, and further when the first insulating layer 44 is SiO 2 . By dry-etching the first insulating layer 44 using CHF 3 or the like, the first insulating layer 44 is connected to the first opening 50 as shown in FIG. 51 is formed so as to reach the resistance layer 43.
【0029】そして、従来のスピント型のFECと同様
に剥離層を、レジスト層49の上平面及び第1開口部5
0の側面に斜め蒸着により被着させ、第1開口部50の
開口面積を第2開口部51の開口面積とほぼ同じとす
る。次に、剥離層の上からモリブデン(Mo)等のエミ
ッタ材料を電子ビーム蒸着(EB蒸着)等により、基板
41に対し垂直方向から正蒸着を行う。すると、エミッ
タ材料層が剥離層の上に形成されるに伴い、第2開口部
51内の抵抗層43上にコーン状のエミッタ52が形成
される。そして、剥離層およびレジスト層49を除去す
ることにより同図(d)に示すFECを製造することが
できる。この製造方法によれば、マスク層のエッチング
と同時に第1開口部を形成するようにしたため、セルフ
アラインメントを行うことが可能になると共に、工程数
を削減することができる。Then, similarly to the conventional Spindt-type FEC, a release layer is formed on the upper surface of the resist layer 49 and the first opening 5.
The oblique vapor deposition is performed on the side surface of the first opening 50 so that the opening area of the first opening 50 is substantially equal to the opening area of the second opening 51. Next, an emitter material such as molybdenum (Mo) is vapor-deposited on the substrate 41 from above in a direction perpendicular to the substrate 41 by electron beam vapor deposition (EB vapor deposition) or the like. Then, as the emitter material layer is formed on the release layer, a cone-shaped emitter 52 is formed on the resistance layer 43 in the second opening 51. Then, by removing the peeling layer and the resist layer 49, the FEC shown in FIG. According to this manufacturing method, since the first opening is formed at the same time as the etching of the mask layer, self-alignment can be performed and the number of steps can be reduced.
【0030】[0030]
【発明の効果】本発明の電界放出カソードの製造方法に
よれば、集束電極を有する電界放出カソードを容易に製
造することができる。また、複数のエミッタコーンから
なるブロック毎に集束電極を設けるようにすると、さら
に容易に製造することができるようになる。また、本発
明の集束電極を有する電界放出カソードによれば、エミ
ッタから放出された電子の広がりを集束電極の径程度に
押さえられるため、アノード電極をカソード電極に近づ
ける必要がなくなる。このため、アノード・カソード間
の耐電圧を低下させることなくクロストークを防止する
ことができる。従って、本発明の集束電極を有する電界
放出カソードを画像表示装置に用いると、高精細かつ高
輝度の画像を得ることが出来るようになる。According to the method for manufacturing a field emission cathode of the present invention, a field emission cathode having a focusing electrode can be easily manufactured. In addition, if a focusing electrode is provided for each block composed of a plurality of emitter cones, manufacture can be further facilitated. Further, according to the field emission cathode having the focusing electrode of the present invention, the spread of the electrons emitted from the emitter can be suppressed to about the diameter of the focusing electrode, so that it is not necessary to bring the anode electrode close to the cathode electrode. For this reason, crosstalk can be prevented without lowering the withstand voltage between the anode and the cathode. Therefore, when the field emission cathode having the focusing electrode of the present invention is used for an image display device, a high-definition and high-brightness image can be obtained.
【図1】本発明の集束電極を有する電界放出カソードの
第1実施例の製造方法を示す図である。FIG. 1 is a diagram showing a method for manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図2】本発明の集束電極を有する電界放出カソードの
第1実施例の製造方法を示す図である。FIG. 2 is a diagram illustrating a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図3】本発明の集束電極を有する電界放出カソードの
第1実施例の製造方法を示す図である。FIG. 3 is a view illustrating a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図4】本発明の第1実施例の変形例を示す図である。FIG. 4 is a diagram showing a modification of the first embodiment of the present invention.
【図5】本発明の第1実施例の上面図である。FIG. 5 is a top view of the first embodiment of the present invention.
【図6】本発明の第2実施例を示す図である。FIG. 6 is a diagram showing a second embodiment of the present invention.
【図7】本発明の第2実施例の斜視図である。FIG. 7 is a perspective view of a second embodiment of the present invention.
【図8】本発明の第3実施例の製造方法を示す図であ
る。FIG. 8 is a diagram showing a manufacturing method according to a third embodiment of the present invention.
【図9】従来の電界放出カソードの斜視図である。FIG. 9 is a perspective view of a conventional field emission cathode.
【図10】従来の集束電極を有する電界放出カソードの
断面図である。FIG. 10 is a cross-sectional view of a conventional field emission cathode having a focusing electrode.
1,21,41,111,101 基板 2,22,42,112,102 カソード電極層 3,23,43,103 抵抗層 4,24,44,104 第1絶縁層 5,25,45,114,105 ゲート電極層 6,28,46 マスク層 7,11,49 レジスト層 8 リング状マスク 9,26,47,106 第2絶縁層 10,27,48,107 集束電極層 12,30,50,110 第1開口部 13,31,51,109 第2開口部 14 剥離層 15 エミッタ材料層 16,29,52,115,108 エミッタコーン 32 蛍光体層 33,117 アノード電極 113 絶縁層 1, 21, 41, 111, 101 Substrate 2, 22, 42, 112, 102 Cathode electrode layer 3, 23, 43, 103 Resistive layer 4, 24, 44, 104 First insulating layer 5, 25, 45, 114, 105 Gate electrode layer 6, 28, 46 Mask layer 7, 11, 49 Resist layer 8 Ring mask 9, 26, 47, 106 Second insulating layer 10, 27, 48, 107 Focusing electrode layer 12, 30, 50, 110 First opening 13, 31, 51, 109 Second opening 14 Release layer 15 Emitter material layer 16, 29, 52, 115, 108 Emitter cone 32 Phosphor layer 33, 117 Anode electrode 113 Insulating layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 昌照 千葉県茂原市大芝629 双葉電子工業株 式会社内 (56)参考文献 特開 平7−29484(JP,A) 特開 平5−242794(JP,A) 特開 平5−266806(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H01J 1/304 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Masateru Taniguchi 629 Oshiba, Mobara-shi, Chiba Futaba Electronics Co., Ltd. (56) References JP-A-7-29484 (JP, A) JP-A-5-242794 (JP, A) JP-A-5-266806 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 9/02 H01J 1/304
Claims (5)
層、第1絶縁層、ゲート電極層,マスク層を順次成膜し
た積層基板に対して、 上記積層基板の表面に第1レジスト層を形成し、この第
1レジスト層をリング状にパターニングした後、エッチ
ングを行い上記マスク層をリング状とする第1の工程
と、 該第1の工程により得られたリング状の上記マスク層の
上方より第2絶縁層と集束電極層を順次成膜した後、そ
の上に第2レジスト層を形成し、この第2レジスト層
に、少なくともリング状の上記マスク層の周辺部が含ま
れるような開口部をパターニングした後、異方性エッチ
ングにより上記集束電極層、上記第2絶縁層に第1開口
部を形成すると共に、この第1開口部の底部に上記マス
ク層及び上記ゲート電極層を露出させる第2工程と、 上記マスク層でマスクされていない上記ゲート電極層及
び上記第1絶縁層の部分に異方性エッチングを施し、第
2開口部を形成する第3の工程と、 上記基板の表面に剥離層を形成した後、エミッタ電極材
料を正蒸着して、上記第2開口部内にコーン状のエミッ
タを形成すると共に、上記剥離層を除去する第4の工程
とからなることを特徴とする電界放出カソードの製造方
法。At least a first resist layer is formed on a surface of a laminated substrate on which a cathode electrode layer, a first insulating layer, a gate electrode layer, and a mask layer are sequentially formed on an insulating substrate. A first step of patterning the first resist layer in a ring shape and then etching the mask layer to form a ring shape; and a first step from above the ring-shaped mask layer obtained in the first step. (2) After sequentially forming an insulating layer and a focusing electrode layer, a second resist layer is formed thereon, and an opening is formed in the second resist layer so as to include at least a peripheral portion of the ring-shaped mask layer. After patterning, a first opening is formed in the focusing electrode layer and the second insulating layer by anisotropic etching, and a second opening for exposing the mask layer and the gate electrode layer at the bottom of the first opening. Process and A third step of performing anisotropic etching on portions of the gate electrode layer and the first insulating layer not masked by the mask layer to form a second opening, and forming a release layer on the surface of the substrate And then forming a cone-shaped emitter in the second opening by removing the emitter electrode material by forward evaporation to form a cone-shaped emitter in the second opening, and removing the release layer. Method.
1絶縁層,ゲート電極層,マスク層,第2絶縁層,集束
電極層が順次成膜されており、上記集束電極層及び第2
絶縁層に第1開口部が形成されることにより、上記集束
電極層及び上記第2絶縁層が格子状とされ、上記第1開
口部の底面に対応したマスク層、ゲート電極、第1絶縁
層に第2開口部を複数形成し、それぞれの第2開口部内
にコーン状のエミッタが形成されていることを特徴とす
る電界放出カソード。2. A method according to claim 1, wherein at least a cathode electrode layer, a first insulating layer, a gate electrode layer, a mask layer, a second insulating layer, and a focusing electrode layer are sequentially formed on the substrate.
By forming the first opening in the insulating layer, the focusing electrode layer and the second insulating layer are formed in a lattice shape, and the mask layer, the gate electrode, and the first insulating layer corresponding to the bottom surface of the first opening are formed.
A plurality of second openings are formed in the layer, and inside each second opening.
Field emission cathode, characterized in that the cone-shaped emitters are formed.
層、第1絶縁層、ゲート電極層,マスク層を順次成膜し
た積層基板に対して、 上記積層基板の表面に第1レジスト層を形成し、この第
1レジスト層を島状にパターニングすると共に、この島
状の中に複数のホールをパターニングした後、エッチン
グを行い上記マスク層を多数のホールの形成された島状
とする第1の工程と、 該第1の工程により得られた島状の上記マスク層の上方
より第2絶縁層と集束電極層を順次成膜した後、その上
に第2レジスト層を形成し、この第2レジスト層に、少
なくとも島状の上記マスク層の周辺部が含まれるような
開口部をパターニングした後、異方性エッチングにより
上記集束電極層、上記第2絶縁層に第1開口部を形成す
ると共に、この第1の開口部の底部に上記マスク層及び
上記ゲート電極層とを露出させる第2工程と、 上記マスク層をマスクとして、上記ゲート電極層及び上
記第1絶縁層に異方性エッチングを施し、複数の第2開
口部を形成する第3の工程と、 上記基板の表面に剥離層を形成した後、エミッタ電極材
料を正蒸着して、上記複数の上記第2開口部内にコーン
状のエミッタを形成すると共に、上記剥離層を除去する
第4工程とからなることを特徴とする電界放出カソード
の製造方法。A first resist layer is formed on a surface of the laminated substrate, wherein at least a cathode electrode layer, a first insulating layer, a gate electrode layer, and a mask layer are sequentially formed on the insulating substrate; A first step of patterning the first resist layer in an island shape, patterning a plurality of holes in the island shape, and then etching the mask layer to make the mask layer an island shape in which a large number of holes are formed. Forming a second insulating layer and a focusing electrode layer sequentially from above the island-shaped mask layer obtained in the first step, and then forming a second resist layer thereon; After patterning an opening such that at least a peripheral portion of the island-shaped mask layer is included in the layer, a first opening is formed in the focusing electrode layer and the second insulating layer by anisotropic etching, This first opening A second step of exposing the mask layer and the gate electrode layer to the bottom, and performing anisotropic etching on the gate electrode layer and the first insulating layer using the mask layer as a mask to form a plurality of second openings. Forming a release layer on the surface of the substrate, and then vapor-depositing an emitter electrode material to form a cone-shaped emitter in the plurality of second openings, and forming the release layer on the surface of the substrate. And a fourth step of removing the layer.
成膜する工程を含むことを特徴とする請求項1あるいは
3記載の電界放出カソードの製造方法。4. The method according to claim 1, further comprising the step of forming a resistive layer between said substrate and said cathode electrode layer.
形成されていることを特徴とする請求項2記載の電界放
出カソード。5. The field emission cathode according to claim 2, wherein a resistance layer is formed between said substrate and a cathode electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28726493A JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28726493A JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122179A JPH07122179A (en) | 1995-05-12 |
JP3246137B2 true JP3246137B2 (en) | 2002-01-15 |
Family
ID=17715155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28726493A Expired - Fee Related JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3246137B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3139375B2 (en) * | 1996-04-26 | 2001-02-26 | 日本電気株式会社 | Method of manufacturing field emission cold cathode |
JP3044603B2 (en) * | 1997-01-08 | 2000-05-22 | 双葉電子工業株式会社 | Method of manufacturing field emission device |
KR100375224B1 (en) * | 2001-01-02 | 2003-03-08 | 엘지전자 주식회사 | Method for manufacturing of electrode of field emission display |
JP3745348B2 (en) | 2003-06-16 | 2006-02-15 | キヤノン株式会社 | Electron emitting device, electron source, and manufacturing method of image display device |
KR20050034313A (en) * | 2003-10-09 | 2005-04-14 | 삼성에스디아이 주식회사 | Field emission display device and manufacturing method of the same |
KR20050104643A (en) * | 2004-04-29 | 2005-11-03 | 삼성에스디아이 주식회사 | Cathode substrate for electron emission display device, electron emission display devce, and manufacturing method of the display device |
KR20060095318A (en) * | 2005-02-28 | 2006-08-31 | 삼성에스디아이 주식회사 | Electron emission device and method for manufacturing the same |
KR100747251B1 (en) * | 2005-09-06 | 2007-08-07 | 엘지전자 주식회사 | Field Emission Display Apparatus and Making Method Thereof |
CN106098513B (en) * | 2016-07-07 | 2017-08-29 | 金陵科技学院 | The active display and its manufacture craft of the straight pentagonal pyramid cathode construction of slanted half-circle gate point |
CN106098512B (en) * | 2016-07-07 | 2017-08-04 | 金陵科技学院 | Tiltedly straight parallel fork gates the active display and its manufacture craft of the sharp triangle top-type cathode construction of mouth word |
CN114496764B (en) * | 2022-04-01 | 2022-07-26 | 深圳市时代速信科技有限公司 | Semiconductor device and preparation method thereof |
-
1993
- 1993-10-25 JP JP28726493A patent/JP3246137B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07122179A (en) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0545621B1 (en) | Method of forming a field emission device with integrally formed electrostatic lens | |
KR100403060B1 (en) | Patterned resistor suitable for electron-emitting device, and associated fabrication method | |
JP3895796B2 (en) | Multi-chip field effect electron-emitting device manufacturing method | |
KR100618531B1 (en) | Electron emission device, electron source, and image display having dipole layer | |
JPH0729484A (en) | Field emission cathode having focusing electrode, and its manufacture | |
US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
JP3246137B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
KR100343222B1 (en) | Method for fabricating field emission display | |
KR100235212B1 (en) | A field emission cathode and maunfacture thereof | |
US5969467A (en) | Field emission cathode and cleaning method therefor | |
KR100314830B1 (en) | Method for fabricating field emission display device | |
US6008062A (en) | Undercutting technique for creating coating in spaced-apart segments | |
JPH08236014A (en) | Field emission type electron gun | |
JP2910837B2 (en) | Field emission type electron gun | |
JP2737618B2 (en) | Field emission type electron source | |
US7112920B2 (en) | Field emission source with plural emitters in an opening | |
JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
JP2743794B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
JP3223650B2 (en) | Field emission cathode | |
JP3235652B2 (en) | Field emission cold cathode and method of manufacturing the same | |
US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
KR100278502B1 (en) | Manufacturing method of volcanic metal FEA with double gate | |
KR100397616B1 (en) | Method for manufacturing field effect electron emitting device | |
JP2956565B2 (en) | Method of manufacturing field emission cold cathode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |