KR100276567B1 - 반도체제조장비의파티클검출방법 - Google Patents

반도체제조장비의파티클검출방법 Download PDF

Info

Publication number
KR100276567B1
KR100276567B1 KR1019970081133A KR19970081133A KR100276567B1 KR 100276567 B1 KR100276567 B1 KR 100276567B1 KR 1019970081133 A KR1019970081133 A KR 1019970081133A KR 19970081133 A KR19970081133 A KR 19970081133A KR 100276567 B1 KR100276567 B1 KR 100276567B1
Authority
KR
South Korea
Prior art keywords
wafer
etching
semiconductor manufacturing
oxide film
deposited
Prior art date
Application number
KR1019970081133A
Other languages
English (en)
Other versions
KR19990060887A (ko
Inventor
류인철
홍상기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081133A priority Critical patent/KR100276567B1/ko
Publication of KR19990060887A publication Critical patent/KR19990060887A/ko
Application granted granted Critical
Publication of KR100276567B1 publication Critical patent/KR100276567B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 제조 장비의 파티클 검출 방법에 관한 것으로, 실리콘 베어 웨이퍼에 산화막을 일정 두께 형성하고, 이를 식각 타겟으로 반도체 제조 장비에 장착한 후 RF 식각하여 산화막이 식각되는 동시에 웨이퍼 표면은 흡착된 이물질의 제거와 함께 평탄해지며, 평탄해진 산화막의 표면 거칠기를 측정하여 파티클 오류를 줄일 수 있는 반도체 제조 장비의 파티클 검출 방법이 제시된다.

Description

반도체 제조 장비의 파티클 검출 방법{Method of detecting a particle in a semiconductor manufacture device}
본 발명은 반도체 제조 장비의 파티클 검출 방법에 관한 것으로, 특히 열산화막 웨이퍼(thermal oxide wafer)를 타겟으로 고주파(RF) 식각을 실시하여 웨이퍼의 표면 상태를 개선시켜 반도체 제조 장비의 오염 방지 및 반도체 제조 공정중의 정확한 금속 파티클을 측정할 수 있는 반도체 제조 장비의 파티클 검출 방법에 관한 것이다.
종래의 반도체 제조 장비의 파티클 검출 방법을 스퍼터링 장비를 이용한 금속 배선 형성 방법을 예로 설명하면 다음과 같다.
장벽 금속(barrier metal)층으로 Ti막 및 TiN막을 증착하고, 금속 배선 물질로 Al막을 증착한 후 반사 방지막으로 TiN막을 증착하여 금속 배션을 형성한다. 이러한 Ti막 또는 TiN막, 그리고 Al막의 증착 방법으로 스퍼터링(sputtering) 또는 반응 스퍼터링(reactive sputtering) 방법을 사용하고 있다. 스퍼터링 방법은 증착하고자 하는 물질이 장착된 고진공 상태를 유지하는 챔버내에 아르곤(Ar) 등의 불활성 가스를 주입하고, 불활성 가스를 이온화 및 가속화 과정을 통해 타겟 물질(target materal)에 충돌시켜 떨어져 나오는 물질을 웨이퍼에 직접 증착하는 방법이다. 반응 스퍼터링 방법은 타겟 물질을 챔버내 분위기에 의해 웨이퍼 표면에서 반응시키거나, 또는 그 반응된 물질을 웨이퍼에 증착하는 방법이다. 이 경우 반응 챔버의 상태를 고진공 상태로 유지하는 것이 필수적이다. 하지만, 아무리 고진공 상태일지라고 증착하고자 하는 물질 이외의 다른 물질, 예를 들어 반응 챔버 벽면을 구성하는 물질, 불활성 가스내의 불순물, 증착하고자 하는 웨이퍼 등에 불순물 등이 존재한다. 이러한 불순물은 챔버내의 증착 분위기를 변화시켜 다른 불순물이 파티클(particle) 형태로 웨이퍼에 증착될 수 있다.
이러한 불순물의 양을 알기 위해서 많은 방법이 사용될 수 있으나, 불순물이 실제 웨이퍼에 얼마나 증착되었는지는 증착시와 같은 조건에서 증착해야만 정확히 알 수 있다. 이를 위하여 여러 조건의 웨이퍼들이 사용되지만, 보통 실리콘 베어 웨이퍼(Si bare wafer) 또는 열산화막 웨이퍼(thermal oxide wafer)를 테스트 웨이퍼로 사용한다. 실리콘 베어 웨이퍼 또는 열산화막 웨이퍼를 사용하여 같은 조건에서 증착한 후 이들 테스트 웨이퍼 위의 파티클을 증착 전후로 비교하면 쉽게 챔버내의 환경이 안정된 상태인지 그렇지 않은지 알 수 있다. 하지만, 대기중에 노출된 실리콘 베어 웨이퍼의 경우 실리콘 원자가 쉽게 다른 물질과 결합한 상태로 있게 된다. 그래서 이런 부분은 증착 물질의 성장 핵 역할을 하게 되어 다른 부분보다 증착층의 성장 속도가 달라져서, 처음의 웨이퍼 표면의 상태보다 평평하지 않은 상태를 가지게 된다. 그런데 통상적으로 사용하는 파티클 검출기(particle detector)의 경우, 특정 파장의 레이저 빔(laser beam)을 웨이퍼 표면에 조사하여 표면에서 스캐터링(scattering)되는 정도를 감지하여 파티클을 인식하도록 되어 있다. 따라서 파티클 검출기에서 표면 거칠기(surface roughness)의 차이에 의해 파티클로 오인될 수 있다. 즉, 웨이퍼 표면 거칠기의 차이는 실제 증착시 발생한 파티클에 포함되어 실제 증착 챔버내의 증착 과정에서 발생한 파티클의 발생 정도를 알아보는데 방해가 된다. 또한 테스트 실리콘 베어 웨이퍼 위의 이물질인 유기물, 폴리머, 불균일 산화막 등이 스퍼터 장비의 오염을 가져올 수 있다. 이로 인해 이후 챔버내에서 진행되는 고집적 반도체 소자의 금속 배선을 위한 스퍼터링 또는 반응 스퍼터링 후 광식각 작업시 이물질에 의한 금속 배선의 단락을 야기할 수도 있다. 또한 금속 배선에 포함된 이물질은 고집적 반도체 소자의 금속 배선의 열악한 EM 특성을 가져 올 수 있다. 한편, 열산화막 웨이퍼의 경우 실리콘보다는 반응성이 낮은 SiO2가 표면에 있어서 다른 물질과의 반응이 억제되지만, 대기중의 이물질이 흡착되어 실리콘 베어 웨이퍼와 같은 결과를 야기시킬 수 있다. 또한 열산화 공정이 진행되면서 성장 모체인 실리콘 베어 웨이퍼의 불순물 등으로 인하여 부위별 성장 속도의 차이가 발생하여 표면 거칠기의 차이가 발생하게 된다. 이러한 표면에 핵 성장, 박막 성장 등의 과정을 거치면서 금속 배선이 증착되면 표면 거칠기가 더욱 커지게 되며, 이는 레이저 빔의 스캐터링에 영향을 미쳐 파티클로 오인될 수 있다.
따라서, 본 발명은 반도체 제조 장비의 오염 방지 및 반도체 제조시의 정확한 금속 파티클을 측정할 수 있는 반도체 제조 장비의 파티클 측정 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은 베어 웨이퍼에 산화막을 증착하는 단계와, 상기 산화막이 증착된 베어 웨이퍼를 식각 타겟으로 반도체 제조 장비에 장착하는 단계와, 상기 반도체 제조 장비에 불활성 가스를 주입하고 고주파 바이어스를 인가하여 플라즈마를 발생시키는 단계와, 상기 플라즈마에 의해 상기 베어 웨이퍼에 증착된 산화막이 식각되면서 표면에 흡착된 이물질이 제거되는 동시에 표면이 평탄해지는 단계와, 상기 평탄해진 웨이퍼를 이용하여 파티클을 검출하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 실리콘 베어 웨이퍼 상부에 산화막을 형성하고 RF 식각을 실시하기 전후의 표면 거칠기 변화 결과를 도시한 그래프.
도 2(a) 및 도 2(b)는 기존의 열산화막 웨이퍼와 본 발명에 따라 RF 식각을 실시한 열산화막 웨이퍼를 사용하여 벤더에 따른 반응 스퍼터링 챔버의 TiN 증착 전후의 파티클 모니터링 결과를 나타낸 그래프.
본 발명은 종래의 테스트 웨이퍼의 일종인 열산화막 웨이퍼, 실리콘 리치 산화막 웨이퍼, O3-TEOS 산화막 웨이퍼가 가지고 있는 표면에서의 이물질에 의한 오염을 줄이고, 표면의 토폴로지(topology) 개선에 의한 표면 평탄화를 위하여 RF 식각을 실시한다. 여기서 RF 식각은 다음과 같이 실시한다.
챔버에 아르곤 등의 불활성 가스를 주입시켜서 0∼1000W의 전력으로 RF 바이어스를 웨이퍼에 수직 방향으로 인가하여 플라즈마를 발생시킨 후 식각되는 물질이 스퍼터링 챔버에서는 Ti, Al 등의 목적 물질이었던 것과는 반대로 웨이퍼를 식각 타겟이 되도록 한다. 이때 챔버내의 플라즈마 밀도를 높이기 위하여 2차 RF 전력을 인가한다. 2차 RF 전력은 웨이퍼 위쪽에서 웨이퍼와 수평 방향으로 1000W 이하로 인가한다. 이때, 챔버내의 아르곤의 양은 20∼100SCCM(챔버 압력 기준으로는 30mTorr 이하)로 한다. 그러면, 웨이퍼 표면에 일렉트론 차징(electron charging) 현상으로 인하여 웨이퍼에 자기 바이어스 전압(self bias voltage)이 -3000∼0V로 걸리게 되면서 이온화된 아르곤 이온이 웨이퍼로 가속화되어 충돌하게 되어 식각 과정이 진행된다. 이때, 웨이퍼의 식각 두께는 웨이퍼 표면에 증착된 박막에 따라 달라질 수 있으나, 최소 25Å 정도 식각될 수 있도록 한다. 이러한 RF 바이어스에 의하여 웨이퍼 표면의 산화막이 식각되면서 표면의 이물질이 제거되는 동시에 표면 평탄화가 이루어진다. 그리고, 특정 파장의 레이저 빔을 평탄화된 산화막에 조사하여 표면 거칠기를 조사한다.
여기서, 웨이퍼 표면 거칠기 개선 등의 표면 개질화를 위해서는 RF 식각 타겟으로 웨이퍼에 산화막을 50∼500Å의 두께로 형성하고, 웨이퍼 표면의 유기물 불균질 산화막 등의 이물질을 동시에 제거하기 위해서는 웨이퍼에 산화막을 25∼500Å의 두께로 형성한다.
또한, 본 발명에서 제시된 방법은 상술한 부분에 한정되는 것이 아니라, Ti, TiN, Al 등의 금속을 증착한 후 증착된 금속의 파티클을 모니터링할 경우 사용될 수 있으며, 튜브(TUBE), RTA 등의 어닐 장비 및 산화막 식각 장비 등 반도체 제조 장비의 파티클 검출에 이용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 방법과 기존 방법의 차이점을 설명하면 다음과 같다.
도 1(a) 내지 도 1(c)는 실리콘 베어 웨이퍼 상부에 열산화막, 실리콘 리치 산화막, O3-TEOS 산화막을 형성하였을 경우 RF 식각 처리 전후의 표면 거칠기 변화 결과를 도시한 그래프로서, AFM을 이용하여 측정한 것이다.
도 1(a)는 실리콘 베어 웨이퍼 상부에 1000Å의 열산화막을 형성한 후 7.76Å/sec의 식각률로 RF 식각을 실시하기 전과 후의 웨이퍼 표면 거칠기를 나타낸 그래프이다. RF 식각 전 테스트 웨이퍼 중앙부의 제곱 평균 값(이하, Rms(c)라 함)은 1.4Å이고, 테스트 웨이퍼 우측부의 제곱 평균 값(이하, Rms(r)이라 함)은 1.3Å이며, 두께는 1007Å, 표준 편차(standard deviation)는 1.146%이다. 이 테스트 웨이퍼를 500W의 전력으로 RF 식각하고 200W의 전력으로 2차 RF 식각한다. RF 식각을 실시하면, Rms(c)는 0.8Å, Rms(r)은 0.7Å, 두께는 619Å, 표준 편차는 1.514%가 된다. 이때, 측정 면적은 1×1㎛2이다.
도 1(b)는 실리콘 베어 웨이퍼에 실리콘 리치 산화막을 6000Å의 두께로 형성한 후 8.97Å/sec의 식각률로 RF 식각을 실시하기 전과 후의 웨이퍼 표면 거칠기를 나타낸 것이다. RF 식각 전 Rms(c)는 29.7Å이고, Rms(r)은 30.1Å이며, 두께는 5875Å, 표준 편차는 3.997%이다. 이 테스트 웨이퍼를 500W의 전력으로 RF 식각하고 200W의 전력으로 2차 RF 식각한다. RF 식각을 실시하면, Rms(c)는 16.5Å, Rms(r)은 15.0Å, 두께는 5432Å, 표준 편차는 4.209%가 된다. 이때, 측정 면적은 5×5㎛2이다.
도 1(c)는 실리콘 베어 웨이퍼에 O3-TEOS 산화막을 10000Å의 두께로 형성한 후 7.22Å/sec의 식각률로 RF 식각을 실시하기 전과 후의 웨이퍼 표면 거칠기를 나타낸 것이다. RF 식각 전 Rms(c)는 27.6Å이고, Rms(r)은 28.9Å이며, 두께는 10135Å, 표준 편차는 1.731%이다. 이 테스트 웨이퍼를 500W의 전력으로 RF 식각하고 200W의 전력으로 2차 RF 식각한다. RF 식각을 실시하면, Rms(c)는 21.8Å, Rms(r)은 22.5Å, 두께는 9774Å, 표준 편차는 1.833%가 된다. 이때, 측정 면적은 5×5㎛2이다.
위의 세가지 예에서 알 수 있듯이 RF 식각을 실시한 후 웨이퍼 표면 거칠기는 상당히 감소되었다.
[표 1]은 TXRF를 이용하여 측정한 열산화막 웨이퍼의 RF 식각 전후의 표면 불순물(impurity) 변화를 나타낸 것이다.
불순물 원자 종류 S Cl K Ca Ti Cr Fe
RF 식각전(×E10/㎠) 150.56 238.3 54.5775 0.535 0.505 0.41 1.445
RF 식각후(×E10/㎠) 106.083 100.133 0 0 0.43 0.1325 1.3575
감소 비율(%) 29.54 57.98 100.0 100.0 14.85 69.68 6.06
위에 보인 결과에서 알 수 있듯이 웨이퍼 표면에 존재하는 불순물의 일종인 S, Cl 등이 감소된 결과를 나타낸다.
도 2(a) 및 도 2(b)는 서프스캔(surfscan)으로 측정한 기존의 테스터 웨이퍼의 일종인 열산화막 웨이퍼와 RF 식각을 실시한 열산화막 웨이퍼를 사용하여 벤더(vendor)에 따른 반응 스퍼터링 챔버의 TiN 증착 전후의 파티클 모니터링 결과를 나타낸 그래프이다.
열산화막 웨이퍼와 RF 식각을 실시한 열산화막 웨이퍼에 몇몇 벤더별로 동일한 조건에서 TiN막을 반응 스퍼터링 방법으로 850Å의 두께로 증착하여 증착 과정에서 발생된 웨이퍼 표면의 파티클을 서프스캔으로 측정한 결과이다. 열산화막 웨이퍼의 경우 벤더에 따른 파티클 발생 정도의 심한 차이를 나타내지만, RF 식각 과정을 거친 웨이퍼의 경우 벤더별 영향 또는 초기 표면 상태가 거의 배제되어 차이를 보이지 않는다. 또한 실제 증착 과정에서 발생된 평균 파티클 수 또한 RF 식각을 실시한 경우 훨씬 낮은 결과를 보였다.
초기 테스트 열산화막 웨이퍼의 표면을 균질한 SiO2막으로 개질화하여 정확한 금속 파티클 모니터링이 가능하며, 테스트 열산화막 웨이퍼상의 이물질을 제거하므로써 모니터링시 이물질 또는 이물질과의 반응에 의한 스퍼터링 또는 반응 스퍼터링 챔버의 오염을 줄일 수 있다. 또한 테스트 웨이퍼의 표면 거칠기 향상으로 보다 평평한 웨이퍼를 얻을 수 있어 보다 정확한 파티클 검출이 가능하며, 웨이퍼 벤더별 또는 보관 상태에 따른 각각의 웨이퍼에 있을 수 있는 표면 상태의 차이에 의한 핵 성장 자리등의 차이를 최소화함으로써 보다 안정된 파티클 검출을 할 수 있다. 또한 표면 거칠기에 의한 그릇된 파티클 검출을 미연에 방지할 수 있다. 부가적으로 스퍼터링 또는 반응 스퍼터링 챔버의 금속 파티클 모니터링시 이물질의 발생 및 유입을 억제함으로써 그 후 용기내에서 진행될 수 있는 고집적 반도체 소자에서 스퍼터링 또는 반응 스퍼터링에 의한 금속 배선 공정의 파티클에 의한 안정성을 높여 이후 광식각 작업에서 이물질에 의한 금속 배선의 단선, 고집적 반도체 소자의 EM 특성의 열악화를 미연에 방지할 수 있다.
또한, 기존의 열산화막을 테스트 웨이퍼로 하여 장비내 발생 파티클을 측정해 오던 튜브(TUBE), RTA 등의 어닐 장비 또는 산화막 식각 장비의 파티클 테스트를 더 정확히 할 수 있어 장비 상태 확인에 더 큰 정확성을 얻을 수 있다.

Claims (4)

  1. 베어 웨이퍼에 산화막을 증착하는 단계와,
    상기 산화막이 증착된 베어 웨이퍼를 식각 타겟으로 반도체 제조 장비에 장착하는 단계와,
    상기 반도체 제조 장비에 불활성 가스를 주입하고 고주파 바이어스를 인가하여 플라즈마를 발생시키는 단계와,
    상기 플라즈마에 의해 상기 베어 웨이퍼에 증착된 산화막이 식각되면서 표면에 흡착된 이물질이 제거되는 동시에 표면이 평탄해지는 단계와,
    상기 평탄해진 웨이퍼를 이용하여 파티클을 검출하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 제조 장비의 파티클 검출 방법.
  2. 제 1 항에 있어서, 상기 산화막은 25 내지 500Å의 두께로 증착되는 것을 특징으로 하는 반도체 제조 장비의 파티클 검출 방법.
  3. 제 1 항에 있어서, 상기 불활성 가스는 20 내지 100SCCM의 양으로 주입되는 것을 특징으로 하는 반도체 제조 장비의 파티클 검출 방법.
  4. 제 1 항에 있어서, 상기 고주파 바이어스는 50 내지 1000W의 전력으로 인가되는 것을 특징으로 하는 반도체 제조 장비의 파티클 검출 방법.
KR1019970081133A 1997-12-31 1997-12-31 반도체제조장비의파티클검출방법 KR100276567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081133A KR100276567B1 (ko) 1997-12-31 1997-12-31 반도체제조장비의파티클검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081133A KR100276567B1 (ko) 1997-12-31 1997-12-31 반도체제조장비의파티클검출방법

Publications (2)

Publication Number Publication Date
KR19990060887A KR19990060887A (ko) 1999-07-26
KR100276567B1 true KR100276567B1 (ko) 2000-12-15

Family

ID=19530491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081133A KR100276567B1 (ko) 1997-12-31 1997-12-31 반도체제조장비의파티클검출방법

Country Status (1)

Country Link
KR (1) KR100276567B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113969396B (zh) * 2020-07-22 2023-12-01 盛合晶微半导体(江阴)有限公司 控片的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法
JPH09260358A (ja) * 1996-03-25 1997-10-03 Mitsubishi Electric Corp 半導体製造装置並びに発塵評価装置および発塵評価方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法
JPH09260358A (ja) * 1996-03-25 1997-10-03 Mitsubishi Electric Corp 半導体製造装置並びに発塵評価装置および発塵評価方法

Also Published As

Publication number Publication date
KR19990060887A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US4871433A (en) Method and apparatus for improving the uniformity ion bombardment in a magnetron sputtering system
US5866483A (en) Method for anisotropically etching tungsten using SF6, CHF3, and N2
US7473377B2 (en) Plasma processing method
US5270263A (en) Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering
EP0472465A2 (en) Method of depositing insulating layer on underlaying layer using plasma-assisted CVD process using pulse-modulated plasma
US6423175B1 (en) Apparatus and method for reducing particle contamination in an etcher
US9005461B2 (en) Plasma monitoring method and plasma monitoring system
JP3959200B2 (ja) 半導体装置の製造装置
US7776748B2 (en) Selective-redeposition structures for calibrating a plasma process
Chung et al. Study of plasma arcing mechanism in high aspect ratio slit trench etching
US6645781B1 (en) Method to determine a complete etch in integrated devices
KR20020032342A (ko) 반도체 장치의 제조 방법
US7923268B2 (en) Method of measuring resistivity of sidewall of contact hole
US20050217795A1 (en) Method of plasma etch endpoint detection using a V-I probe diagnostics
KR100276567B1 (ko) 반도체제조장비의파티클검출방법
US7372582B2 (en) Method for fabrication semiconductor device
US8492174B2 (en) Etch tool process indicator method and apparatus
JP3258852B2 (ja) ドライエッチング装置の異常検出方法
JP3415074B2 (ja) X線マスクの製造方法およびその装置
US20030218144A1 (en) Apparatus and method for detecting tilt angle of a wafer platform
KR100704822B1 (ko) 반도체 장치의 제조 방법
US6184149B1 (en) Method for monitoring self-aligned contact etching
JPS597352B2 (ja) 高周波スパツタリング装置
US5966626A (en) Method for stabilizing a silicon structure after ion implantation
Pamler Advances in Auger microanalysis for semiconductor technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee