KR100274447B1 - 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 - Google Patents

다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 Download PDF

Info

Publication number
KR100274447B1
KR100274447B1 KR1019980053333A KR19980053333A KR100274447B1 KR 100274447 B1 KR100274447 B1 KR 100274447B1 KR 1019980053333 A KR1019980053333 A KR 1019980053333A KR 19980053333 A KR19980053333 A KR 19980053333A KR 100274447 B1 KR100274447 B1 KR 100274447B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
voltage controlled
phase voltage
output
Prior art date
Application number
KR1019980053333A
Other languages
English (en)
Other versions
KR20000038360A (ko
Inventor
정덕균
이경호
Original Assignee
이기섭
주식회사어드밴스트코아테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이기섭, 주식회사어드밴스트코아테크 filed Critical 이기섭
Priority to KR1019980053333A priority Critical patent/KR100274447B1/ko
Publication of KR20000038360A publication Critical patent/KR20000038360A/ko
Application granted granted Critical
Publication of KR100274447B1 publication Critical patent/KR100274447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 무선 통신 장치 및 방법에 관한 것으로, 특히 알에프 무선 신호를 수신하기 위한 국부 발진기와 주파수 혼합기, 베이스 밴드 디에스피 블록을 단일칩으로 집적화할 수 있는 통신 장치 및 방법을 제공한다.
본 발명에 따른 통신 장치는, 수신되는 알에프 신호보다 저주파 대역에 있는 주파수를 발진 주파수로 하는 다중 위상 전압 발진 신호를 클럭 입력으로 하여 수신 알에프 신호를 주파수 혼합함으로써, 씨모스 기술을 이용하여 단일칩으로 집적화 하는데 걸림돌이었던 씨모스 트랜지스터의 스위칭 속도의 한계 및 불량한 위상잡음 특성 문제를 극복하였다.

Description

다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조
본 발명은 무선 통신 장치 및 방법에 관한 것으로, 특히 알에프(radio frequency; RF) 수신을 위한 국부 발진기와 주파수 혼합기를 단일 기능 블록으로 구현시킨 무선 통신 장치 및 방법에 관한 것이다.
오늘날 무선 통신 기술은 전자 통신 산업 분야에 있어서 급속한 성장을 거듭하고 있다. 즉, 통신의 궁극 목표인 언제, 어디서나, 누구에게나 바로 정보를 전달할 수 있도록, 개인 휴대용 무선 통신 기술에 대한 지속적인 연구 개발은 질적인 면과 양적인 면에서 혁신적 변화를 일으키고 있다.
특히, 알에프 무선 통신 장치의 소형화 및 경량화를 위해서는 프론트엔드(font-end) 알에프 블록과 베이스 밴드(base-band) 디에스피(DSP; digital signal processing) 블록 등의 단일 원칩(one chip) 집적화가 요구된다.
그러나, 현재의 기술로서는 베이스 밴드의 디에스피 블록은 저전력 씨모스 기술(low-power CMOS Technology)로서 용이하게 구현이 가능하지만, 알에프 블록은 전술한 저전력 씨모스 기술로 구현하는 것이 용이하지 않다. 이것은 실리콘 씨모스 기술은 동작 주파수 특성이 매우 낮고(∼수백 MHz), 위상 잡음(phase noise) 특성이 불량하여, 높은 차단 주파수(cutoff frequency) 특성과 저잡음 특성(low noise characteristics)이 요구되는 알에프 수신 블록의 스펙을 만족시킬 수 없기 때문이다.
따라서, 시장에서 유통되고 있는 알에프 프론트 엔드 칩들은 대개가 값비싼 바이폴라(bipolar) 기술 또는 바이씨모스(BiCMOS) 기술을 이용하여 제작되고 있다. 그럼에도 불구하고, 알에프 프론트 엔드를 베이스 밴드 블록과 함께 씨모스 기술을 이용하여 원칩화하고자 하는 시도는 꾸준히 진행되고 있다. 이것은 알에프 프론트 엔드와 베이스 밴드 디에스피 블록의 원칩 설계가 기술적으로 매우 힘든 작업임에도 불구하고, 무선 송수신 단말을 소형화하고 경량화 하는데 필수적 요소가 되기 때문이다.
종래 기술에 따른 무선 송수신 장치는 대개의 경우 수퍼헤테로다인(superheterodyne) 방식에 의존하고 있는데, 그 기능 블록도를 제1도에 나타내었다. 제1도를 참조하면, 종래 기술에 따른 수퍼헤테로다인 송수신 시스템은 위상 비교기(100), 저대역 여과기(101), 전압 제어 발진기(VCO; voltage controlled oscillator, 102)로 구성된 피엘엘(PLL; phase locked loop, 105) 블록과, 주파수 혼합기(103, 104), 전력 증폭기(106), 저잡음 증폭기(107) 등으로 구성되어 있다.
피엘엘(105)은 레퍼런스 클럭에 의해 결정되는 변조 및 복조용 주파수 LO(f1) 를 발생시키게 되는데, 주파수 LO 는 통신 시스템에 따라 그 크기가 변하게 된다. 즉, 피씨에스 시스템 (PCS)에서는 LO 주파수를 1.8 GHz로 사용하고 있으며, IMT 2000 시스템에서는 LO 주파수를 2.0 GHz로 하고 있다.
무선 신호를 안테나(110)를 통하여 송신하기 위해서는 주파수 LO 를 이용하여 주파수 혼합기(103)를 통해 변조 단계를 거쳐서, 전력 증폭기(106)로 입력된다. 무선 데이터를 수신하는 과정에서는, 저잡음 증폭기(107)를 통해 수신된 알에프 신호를 변조 주파수와 동일한 초기의 주파수 LO 를 주파수 혼합기(104)에 주파수 혼합함으로써 복조된 베이스 밴드 신호를 얻게 된다.
제1도를 다시 참조하면, 알에프 무선 신호를 변조 또는 복조하기 위한 중심 블록은 전압 제어 발진기(VCO, 102)와 주파수 혼합기(104)로 구성되는데, 전술한 전압 제어 발진기(102)와 주파수 혼합기(104)를 씨모스로 단일칩 집적화하기에는 여러 가지 어려움이 있다. 즉, 씨모스 기술을 이용하여 전압 제어 발진기(102)를 구현할 경우 높은 위상 잡음 지수와 낮은 주파수 동작 특성으로 인하여 2.0GHz를 중심 주파수로 하는 LO 를 발생시키기에 어려움이 있다.
이에 따라, 종래 기술에 따르면 씨모스 전압 제어 발진기와 주파수 혼합기를 제2도에 도시한 방식으로 결합시킨 구조를 사용하고 있다. 즉, 종래 기술에 따른 씨모스 전압 제어 발진기(VCO, 120) 회로는 링 발진기(ring oscillator) 구조를 기본으로 한 자동 증폭기 지연 회로로 구성되어 있으며, 복조를 위한 클럭 LO 와 반전된 클럭 를 발생시킨다.
또한, 종래 기술에 따른 주파수 혼합기(121)로서는 길버트 승수기(Gilbert multiplier)가 사용되고 있으며, 전술한 전압 제어 발진기(120)로부터 LO 와 클럭을 받아 알에프 신호 RF 및 와 승적 계산(multiplication)을 수행하게 된다.
그러나, 전술한 바와 같이 종래 기술에 따라 2.0 GHz 대역에서 LO 를 발생시키는 것과 또한 2.0 GHz 대역에서 주파수 승적 계산을 수행하는 것은 씨모스 기술이 지니는 위상 잡음 문제와 저동작 주파수 특성으로 인하여 양호한 주파수 혼합 연산 결과를 기대할 수 없다.
따라서, 본 발명의 제1 목적은 알에프 무선 통신을 위한 전압 제어 발진기 및 주파수 혼합기를 단일 칩으로 집적화하기 위한 통신 장치 및 방법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 2.0 GHz 대역의 개인 휴대 통신을 위한 전압 제어 발진기 및 주파수 혼합기를 단일 칩으로 집적화하기 위한 통신 장치 및 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 무선 알에프 주파수가 구현하고자 하는 트랜지스터의 특성상 주파수 동작 속도와 잡음 특성이 양호하지 않은 시스템에 있어서, 알에프 송수신 프론트 엔드 전압 제어 발진기 및 주파수 혼합기를 단일 칩으로 집적화하기 위한 통신 장치 및 방법을 제공하는데 있다.
본 발명의 제4 목적은 상기 제1 목적에 부가하여, 알에프 무선 통신을 위한 발진기 및 주파수 혼합기 구조에 있어서, 알에프 신호와 국부 발진 신호 사이의 상호 교란을 최소화한 씨모스로 구현된 통신 장치 및 방법을 제공하는데 있다.
제1도는 종래 기술에 따른 수퍼헤테로다인 수신 회로를 나타낸 회로도.
제2도는 종래 기술에 따른 전압 제어 발진기 및 주파수 혼합기를 나타낸 회로도.
제3도는 본 발명의 제1 실시예에 따른 6위상 전압 제어 발진기 및 주파수 혼합기를 나타낸 회로도.
제4도는 본 발명의 제1 실시예에 따른 6위상 전압 제어 발진 신호 및 출력 신호의 타이밍도.
제5도는 본 발명의 제2 실시예에 따른 다중(N) 위상 전압 제어 발진기 및 주파수 혼합기를 나타낸 회로도.
〈도면의 주요 부분에 대한 설명〉
100 : 위상 비교기
101 : 저대역 여과기
102 : 전압 제어 발진기
103 : 주파수 혼합기
105 : 피엘엘
501 : 다중 위상 전압 제어 발진기
502 : 다중 위상 주파수 혼합기
상기 목적을 달성하기 위하여, 본 발명은 제1 주파수(f1)를 반송 주파수로 하는 수신 신호를 베이스 밴드로 복조하는 주파수 변환 방법에 있어서, 상기 제1 주파수(f1)를 반송 주파수로 하는 신호를 수신하는 단계; 상기 수신 신호의 제1 주파수(f1)보다 저주파인 제2 주파수(f2)를 발진 주파수로 하여, 각각 선정된 위상차(Δ)를 갖는 다수개(N)의 다중 위상 전압 제어 발진 신호를 발생하는 단계; 상기 제2 주파수(f2)의 다중 위상 전압 제어 발진 신호를 제1 주파수(f1)의 신호로 변환하는 단계; 상기 수신 신호를 상기 제1 주파수 신호와 혼합함으로써 베이스 밴드로 복조하는 단계; 상기 베이스 밴드로 복조된 신호를 저대역 여과하는 단계를 포함하는 주파수 변환 방법 주파수 변환 방법을 제공한다.
이하, 본 발명에 따른 주파수 변환 장치와 방법을 첨부하는 도면 제3도 내지 제5도를 참조하여 상세히 설명한다.
제3도는 본 발명의 제1 실시예에 따른 주파수 변환 장치의 구성 회로도를 나타낸 도면이다. 제3도를 참조하면, 본 발명의 제1 실시예에 따른 주파수 변환 장치는 수신된 알에프 신호를 대역 필터링 및 저잡음 증폭 과정을 거쳐서 복조 단계에 들어간다. 이를 위하여, 제3도에 도시한 회로도는 6위상 전압 제어 발진 회로(301) 및 주파수 혼합 회로(302)를 나타낸 도면이다.
6위상 전압 제어 발진 회로(301)의 양호한 실시예로서 3단계의 증폭기(303, 304, 305)를 케스케이드 방식으로 연결한 링 오실레이터 회로를 사용할 수 있다. 발진 회로(301)의 증폭기(303, 304, 305)는 각각의 출력단에서 정(正)의 출력 신호와 부(負)의 출력 신호를 발생시키며, 각각의 출력단에서 발생하는 6위상 전압 제어 발진 신호 들은 서로 선정된 크기Δ만큼의 위상차를 지니게 된다.
본 발명의 제1 실시예에 따른 위상차 Δ의 크기는 Δ=2π/6으로 선정될 수 있다. 또한, 6위상 발진 회로(301)에서 출력되는 와 사이에는 = L(3) , = L(4) , = L(5) 의 관계를 지니게 된다.
제3도에 도시한 6위상 주파수 혼합기(302)는 6위상 전압 제어 발진기(301) 회로가 출력하는 6위상 전압 제어 발진 신호 LO 및 를 클럭 신호로 이용하여, 수신 알에프 신호를 베이스 밴드로 복조하기 위한 회로 구성 방법의 제1 실시예를 제공하고 있다.
6위상 주파수 혼합기(302)는 제3도의 좌측 하단에 트랜지스터(310, 311, 312, 313, 314, 315, 316)로 구성되는 2입력 NAND 게이트의 3병렬 조합 회로와, 제3도의 우측 하단에 트랜지스터(317, 318, 319, 320, 321, 322, 323)로 구성되는 2입력 NAND 게이트의 3병렬 조합 회로와, 트랜지스터(324, 325, 326, 327)로 구성되는 2쌍의 차동증폭기 회로로 구성되어 있다.
트랜지스터(324, 325)로 구성되는 제1 차동증폭기의 정(正)의 입력단에는 수신 알에프 신호 가 인가되고, 부(負)의 입력단에는 반전된 알에프 신호 가 인가된다.
또한, 트랜지스터(326, 327)로 구성되는 제2 차동증폭기의 정(正)의 입력 단에는 반전된 알에프 신호 가 인가되고, 부(負)의 입력단에는 비반전된 알에프 신호 가 인가된다. 이어서, 제1 차동증폭기(324, 325)의 출력단 은 제2 차동증폭기의 트랜지스터(326)의 출력단과 연결되고, 제2 차동증폭기(326, 327)의 출력단 은 제1 차동증폭기의 트랜지스터(325)의 출력단과 연결된다.
한편, 트랜지스터(310, 311, 312, 313, 314, 315, 316)로 구성되는 제1 신호 변환 블록은 2입력 NAND 게이트 회로를 병렬 방식으로 3쌍을 연결한 형태를 취하고 있으며, 각각의 NAND 게이트 회로의 입력단에는 6위상 전압 제어 발진기(301)에서 출력되는 6위상 전압 제어 발진 신호가 클럭으로 입력된다.
본 발명의 바람직한 실시예에 따르면, 트랜지스터(310, 311)로 구성되는 제1 NAND 게이트의 입력에는 6위상 전압 제어 발진기(301)의 출력 신호인 LO(0) 와 를 각각 연결할 수 있다. 또한, 제2 NAND 게이트(312, 313) 및 제3 NAND 게이트(314, 315)의 입력단에는 6위상 전압 제어 발진기(301)의 출력신호 LO(2) 및 LO(4) 및 를 연결할 수 있다.
본 발명에 따른 양호한 실시예로서, 트랜지스터(317, 318, 319, 320, 321, 322, 323)로 구성되는 제2 신호 변환 블록은 2입력 NAND 게이트 회로를 병렬 방식으로 3쌍을 연결하는 방식으로 구성할 수 있으며, 전술한 제1 신호 변환 블록과 같은 방식으로 6위상 전압 제어 발진기(301)에서 출력되는 6위상 전압 제어 발진 신호가 클럭으로 입력된다.
본 발명에 따른 양호한 실시예로서, 트랜지스터(318, 319)로 구성되는 제4 NAND 게이트의 입력에는 6위상 전압 제어 발진기(301)의 출력 신호인 LO(1) 과 을 각각 연결하고, 제5 NAND 게이트(320, 321) 및 제6 NAND 게이트(322, 323)의 입력에는 LO(3) 및 LO(5) 및 을 연결할 수 있다.
한편, 제1 차동증폭기(324, 325)의 바이어스 전류 공급단(330)은 바이어스 전류 공급 트랜지스터(316)를 통하여 제1 신호 변환 블록의 출력 LOT와 연결되고, 제2 차동증폭기(326, 327)의 바이어스 전류 공급단(331)은 바이어스 전류 공급 트랜지스터(317)를 통해 제2 신호 변환 블록의 출력 와 전기적으로 접속된다.
제4도는 본 발명의 제1 실시예에 따른 주파수 변환 장치의 각 주요부분의 출력 신호의 파형을 나타낸 도면이다. 제4도를 참조하면, 6위상 전압 제어 발진기의 출력 신호 는 공히 수신되는 알에프 주파수 f1보다 저주파인 f2=f1/3의 주파수를 지니고 있고, 각각의 발진 신호는 서로 Δ만큼의 위상차를 지니고 있다.
본 발명의 제1 실시예에 따른 주파수 변환 장치는 그 발진 주파수(f2)를 알에프 주파수(f1)로부터 1/3만큼 저주파 대역으로 이동시킴으로써, 씨모스 기술을 이용하여 단일칩으로 집적화할 경우 씨모스 트랜지스터가 지니는 스위칭 동작 속도의 한계 및 위상 잡음 문제등을 해소할 수 있다.
제4도를 다시 참조하면, 6위상 전압 발진기(301)의 출력 신호(401, 402, 403, 404, 405, 406)를 6위상 주파수 혼합 회로에 각각 전술한 방식에 따라 클럭 입력하여 얻은 출력 신호 LOT (407) 및 (408)의 스위칭 주파수는 LO 및 의 3배 주파수로써 다시 f1의 주파수로 환원됨을 인식할 수 있다.
즉, LO(0) 가 HIGH이고 LO(1) 이 LOW( L(4) 이 HIGH인 경우와 동일하다)인 경우, LOT 는 LOW가 되고 는 HIGH가 된다. 또한, LO(1) 가 HIGH이고 L(2) 이 LOW( L(5) 이 HIGH인 경우와 동일하다)인 경우, LOT 는 HIGH가 되고 는 LOW가 된다. 이어서, L(2) 이 HIGH LO(3) 가 LOW( L(0) 이 HIGH인 경우와 동일하다)인 경우 LOT 는 LOW가 되고 는 HIGH가 된다.
또한, LO(3) 가 HIGH 이고 L(4) 이 LOW(즉, LO(1) 이 HIGH인 경우와 동일하다)인 경우 LOT 는 HIGH가 되고 는 LOW가 된다. 이어서, LO(4) 가 HIGH이고 LO(5) 가 LOW( LO(2) 이 HIGH인 경우와 동일하다)인 경우, LOT 는 LOW가 되고 는 HIGH가 된다. 마지막으로, LO(5) 가 HIGH이고 LO(0) 가 LOW(즉, LO(3) 이 HIGH인 경우), LOT 는 HIGH이고 는 LOW가 된다.
따라서, 본 발명의 제1 실시예에 따른 주파수 변환 장치는 f2=f1/3의 저주파로 게이트 회로를 순차적으로 스위칭 함으로써, 수신 알에프 신호와 f1주파수의 출력 파형(407, 408)을 승적하는 주파수 혼합 단계를 달성하게 된다.
제5도는 본 발명의 제2 실시예에 따른 주파수 변환 장치를 나타낸 도면으로서, 제2 실시예는 전술한 제1 실시예를 일반화하여 N 단계의 위상차를 지니는 다중 위상 주파수 변환 장치를 제공한다. 제5도를 참조하면, 본 발명의 제2 실시예에 따른 주파수 변환 장치는 다중 위상 전압 제어 발진기(501)와 주파수 혼합 회로(502)로 구성되어 있으며, 다중 위상 전압 제어 발진 회로(501)는 N 단계의 증폭기(503, 504, 505)를 케스케이드 방식으로 연결한 링 오실레이터 회로를 구성하고 있다.
다중 위상 전압 제어 발진 회로(501)의 각단의 증폭기는 정(正)과 부(負)의 출력 신호 및 를 발생시킨다. 다중 위상 전압 제어 발진 회로(501)가 출력하는 발진 신호 LO 및 의 발진 주파수는 수신되는 신호의 알에프 주파수 f1보다 저주파 대역인 f2=2×f1/N 크기의 주파수를 갖게 된다. 또한, 본 발명에 따른 양호한 실시예로서, 다중 위상 전압 제어 발진 신호 LO 및 는 서로 선정된 크기의 위상차(Δ=2π/N)의 값을 가질 수 있다.
제5도에 도시한 다중 위상 주파수 혼합기(502)는 N 위상 전압 제어 발진기(501)가 출력하는 N 위상 전압 제어 발진 신호 LO 및 를 클럭 신호로 이용하여, 수신 알에프 신호를 베이스 밴드로 복조하기 위한 회로 구성 방법을 제공하고 있다.
다중(N) 위상 주파수 혼합기(502)는 제5도의 좌측 하단에 트랜지스터(510, 511, 512, 513, 514, 515, 516)로 구성되는 2입력 NAND 게이트의 N 병렬 조합 회로와 제5도의 우측 하단에 트랜지스터(517, 518, 519, 520, 521, 522, 523)로 구성되는 2입력 NAND 게이트의 N 병렬 조합 회로와, 트랜지스터(524, 525, 526, 527)로 구성되는 2쌍의 차동증폭기 회로로 구성되어 있다.
트랜지스터(524, 525)로 구성되는 제1 차동증폭기의 정(正)의 입력단에는 수신 알에프 신호 가 인가되고, 부(負)의 입력단에는 반전된 알에프 신호 가 인가된다.
또한, 트랜지스터(526, 527)로 구성되는 제2 차동증폭기의 정(正)의 입력 단에는 반전된 알에프 신호 가 인가되고, 부(負)의 입력단에는 비반전된 알에프 신호 가 인가된다. 이어서, 제1 차동증폭기(524, 525)의 출력단 은 제2 차동증폭기의 트랜지스터(526)의 출력단과 연결되고, 제2 차동증폭기(326, 327)의 출력단 은 제1 차동증폭기의 트랜지스터(525)의 출력단과 연결된다.
한편, 트랜지스터(510, 511, 512, 513, 514, 515, 516)로 구성되는 제1 신호 변환 블록은 2입력 NAND 게이트 회로를 병렬 방식으로 3쌍을 연결한 형태를 취하고 있으며, 각각의 NAND 게이트 회로의 입력단에는 N위상 전압 제어 발진기(501)에서 출력되는 N위상 전압 제어 발진 신호가 클럭으로 입력된다.
본 발명의 바람직한 실시예에 따르면, 트랜지스터(510, 511)로 구성되는 제1 NAND 게이트의 입력에는 N위상 전압 제어 발진기(501)의 신호인 LO(0) 와 를 각각 연결할 수 있다. 또한, 제2 NAND 게이트(512, 513) 및 제3 NAND 게이트(514, 515)의 입력단에는 N위상 전압 제어 발진기(501)의 출력신호 LO(2) 및 LO(4) 및 를 연결할 수 있다. 이어서, N 병렬 NAND 게이트의 입력단에는 상기 방식의 N위상 전압 발진 신호가 입력된다.
본 발명에 따른 양호한 실시예로서, 트랜지스터(517, 518, 519, 520, 521, 522, 523)로 구성되는 제2 신호 변환 블록은 2입력 NAND 게이트 회로를 병렬 방식으로N쌍을 연결하는 방식으로 구성할 수 있으며, 전술한 제1 신호 변환 블록과 같은 방식으로 N위상 전압 제어 발진기(501)에서 출력되는 N위상 전압 제어 발진 신호가 클럭으로 입력된다.
본 발명에 따른 양호한 실시예로서, 트랜지스터(518, 519)로 구성되는 제4 NAND 게이트의 입력에는 N위상 전압 제어 발진기(501)의 출력 신호인 LO(1) 과 을 각각 연결하고, 제5 NAND 게이트(520, 521) 및 제6 NAND 게이트(522, 523)의 입력에는 LO(3) 및 LO(5) 및 을 연결할 수 있다.
한편, 제1 차동증폭기(524, 525)의 바이어스 전류 공급단(530)은 바이어스 전류 공급 트랜지스터(516)을 통하여 제1 신호 변환 블록의 출력 LOT와 연결되고, 제2 차동증폭기(526, 527)의 바이어스 전류 공급단(531)은 바이어스 전류 공급 트랜지스터(517)를 통해 제2 신호 변환 블록의 출력 와 전기적으로 접속된다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 따른 주파수 변환 장치는 종래의 주파수 변환 장치가 지니는 문제점을 해결한 구조로서, 본 발명은 수신되는 알에프 신호를 N분주한 저주파 주파수를 발진 주파수로하고, 선정된 크기(Δ)만큼의 위상차를 지니는 다중 위상 전압 제어 발진 신호를 사용하여 수신 알에프 신호를 주파수 혼합함으로써, 씨모스 기술을 이용하여 단일 칩으로 집적화 하는데 걸림돌이었던 씨모스 트랜지스터의 스위칭 속도의 한계 및 불량한 위상 잡음 특성 문제를 극복하였다.
또한, 본 발명에 따른 주파수 변환 장치는 종래 기술과는 달리 추가로 오프 칩(off chip) 허상 없이 억압 필터를 사용할 필요가 없으며, 단일 피엘엘을 씨모스 기술로 제공하기 때문에 LO 누설이나 자기 믹싱(self-mixing)에 의한 디씨오프셋(dc offset)이 발생하지 않는 장점이 있다.

Claims (20)

  1. 제1 주파수(f1)를 알에프 주파수로 하는 무선 신호를 수신하여 베이스 밴드로 복조하기 위한 장치에 있어서,
    상기 제1 주파수(f1)보다 저주파인 제2 주파수(f2)를 발진 주파수로 하고 서로 선정된 크기만큼의 위상차(Δ)를 지니는 다수개(N)의 정(正)과 부(負)의 다중 위상 전압 제어 발진 신호를 발생하는 신호 발생 수단;
    상기 신호 발생 수단이 발생하는 다중 위상 전압 제어 발진 신호를 입력으로 하여 제2 주파수(f2)의 클럭 주기로 순차적으로 스위칭을 반복함으로써 제1 주파수(f1)의 신호를 발생하는 주파수 변환 수단;
    상기 주파수 변환 수단의 출력 신호와 상기 수신된 알에프 무선 신호를 승적 하는 주파수 혼합 수단
    을 포함하는 것을 특징으로 하는 주파수 변환 장치.
  2. 제1항에 있어서, 상기 제2 주파수(f2)는 f2=(2×f1)/N 인 관계를 지니는 것을 특징으로 하는 주파수 변환 장치.
  3. 제1항에 있어서, 상기 다수개(N)의 출력 신호들이 지니는 위상차(Δ)는 Δ=2π/N 인 관계를 지니는 것을 특징으로 하는 주파수 변환 장치.
  4. 제1항에 있어서, 상기 알에프 신호를 승적하는 주파수 혼합 수단은
    정(正)의 입력 단자에 정(正)의 알에프 신호를 인가하고, 부(負)의 입력 단자에 부(負)의 알에프 신호를 인가시키고, 바이어스 전류 공급 단자에 상기 제1 주파수로 스위칭하는 출력신호를 발생하는 주파수 변환 수단의 정(正)의 출력을 연결한 제1 차동증폭기와;
    정(正)의 입력 단자에 부(負)의 알에프 신호를 인가하고, 부(負)의 입력 단자에 정(正)의 알에프 신호를 인가시키고, 정(正)의 출력 단자와 상기 제1 차동증폭기의 부(負)의 출력 단자를 연결하고, 부(負)의 출력 단자와 상기 제1 차동증폭기의 정(正)의 출력 단자를 연결하고, 바이어스 전류 공급 단자에 상기 제1 주파수로 스위칭 하는 출력 신호를 발생하는 주파수 변환 수단의 부(負)의 출력을 연결한 제2 차동증폭기
    를 구비하는 것을 특징으로 하는 주파수 변환 장치.
  5. 제1항에 있어서, 상기 제1 주파수(f1)의 신호를 발생하는 주파수 변환 수단은,
    입력단을 2개 갖는 NAND 게이트를 N/2개 병렬로 연결하고, 상기 NAND 게이트의 입력단에 상기 신호 발생 수단이 발생하는 정(正)과 부(負)의 다중 위상 전압 제어 발진 신호를 순차적으로 번갈아 연결하여 정(正)의 제1 주파수(f1) 신호를 출력하는 제1 신호 변환 회로와;
    입력단을 2개 갖는 NAND 게이트를 N/2개 병렬 연결하고, 상기 NAND 게이트 입력단에 상기 제1 신호 변환 회로에 입력한 다중 위상 전압 제어 발진 신호보다 단일 위상(Δ)만큼 지연된 정(正)과 부(負)의 다중 위상 전압 제어 발진 신호를 순차적으로 번갈아 연결함으로써, 부(負)의 제1 주파수 신호를 출력하는 제2 신호 변환 회로
    를 구비하는 것을 특징으로 하는 주파수 변환 장치.
  6. 제1항에 있어서, 다중 위상 전압 제어 발진 신호를 발생하는 신호 발생 수단은 다수개(N)의 증폭기를 케스케이드 방식으로 연결한 링 오실레이터 형태를 지니고, 각각의 증폭기의 출력단으로부터 정(正)과 부(負)의 제2 주파수(f2)의 발진 신호를 출력하고, 연속하는 상기 증폭기의 출력단은 서로 소정의 위상차(Δ)만큼의 위상 차이가 존재하는 발진 신호를 발생하는 것을 특징으로 하는 주파수 변환 장치.
  7. 제1항에 있어서, 상기 주파수 변환 장치는 베이스 밴드 신호 처리 수단을 더 포함하는 것을 특징으로 하는 주파수 변환 장치.
  8. 제7항에 있어서, 상기 주파수 변환 장치는 단일 칩으로 집적화하는 것을 특징으로 하는 주파수 변환 장치.
  9. 제1 주파수(f1)를 반송 주파수로 하는 수신 신호를 베이스 밴드로 복조하는 주파수 변환 방법에 있어서,
    상기 제1 주파수(f1)를 반송 주파수로 하는 신호를 수신하는 단계;
    상기 수신 신호의 제1 주파수(f1)보다 저주파인 제2 주파수(f2)를 발진 주파수로 하여, 각각 선정된 위상차(Δ)를 갖는 다수개(N)의 다중 위상 전압 제어 발진 신호를 발생하는 단계;
    상기 제2 주파수(f2)의 다중 위상 전압 제어 발진 신호를 제1 주파수(f1)의 신호로 변환하는 단계;
    상기 수신 신호를 상기 제1 주파수 신호와 혼합함으로써 베이스 밴드로 복조하는 단계;
    상기 베이스 밴드로 복조된 신호를 저대역 여과하는 단계
    를 포함하는 주파수 변환 방법.
  10. 제9항에 있어서, 상기 다중 위상 전압 제어 발진 신호를 발생하는 단계는 잡음 특성이 양호하고 스위칭 동작 특성이 양호한 주파수 대역을 제2 주파수(f2)로 설정하는 것을 특징으로 하는 주파수 변환 방법.
  11. 제9항에 있어서, 상기 제1 주파수(f1)를 반송 주파수로 하는 신호를 수신하는 단계는,
    상기 수신 신호를 대역 여과기로 필터링하는 단계;
    상기 대역 여과기 출력을 저잡음 증폭기를 이용하여 증폭하는 단계
    를 포함하는 주파수 변환 방법.
  12. 제9항에 있어서, 상기 다중 위상 전압 제어 발진 신호를 발생하는 단계는 상기 발진 주파수(f2)와 상기 수신 신호의 반송 주파수(f1)와, 상기 위상차(Δ) 사이에, f2=(2×f1)/N=(2π/N)f1×1/π=f1×Δ×1/π 인 관계를 지니는 것을 특징으로 하는 주파수 변환 방법.
  13. 제9항에 있어서, 상기 다중 위상 전압에서 발진 신호를 발생하는 단계는 다수(N) 단계의 증폭기로 구성된 링 오실레이터 형태의 다중 위상 전압 제어 발진기의 각 단계의 출력단으로부터 다수개(N)의 정(正) 및 부(負)의 제2 주파수(f1)를 지닌 위상차(Δ)를 순차적으로 지닌 발진 신호를 발생하는 단계를 포함하는 주파수 변환 방법.
  14. 제9항에 있어서, 상기 제2 주파수(f2)의 다중 위상 전압 제어 발진 신호를 제1 주파수(f1)의 신호로 변환하는 단계는, 상기 제2 주파수(f2)의 속도로 스위칭을 하는 다수개(N)의 다중 위상 전압 제어 발진 신호를 순차적으로 번갈아 게이트의 클럭으로 인가함으로써 상기 제1 주파수(f1)의 속도로 스위칭하는 출력 파형을 발생시키는 단계를 포함하는 주파수 변환 방법.
  15. 제1 주파수(f1)를 반송 주파수로 하는 수신 신호를 복조하기 위한 주파수 혼합 장치에 있어서,
    상기 제1 주파수(f1)보다 저주파인 제2 주파수(f2)를 발진 주파수로 하고, 서로 선정된 크기의 위상차(Δ)를 지니는 다수개(N)의 정(正)의 다중 위상 전압 제어 발진 신호 와 부(負)의 다중 위상 전압 제어 발진 신호 를 발생하는 신호 발생 수단;
    상기 다중 위상 전압 제어 발진 신호를 클럭 입력으로 하여 제2 주파수(f2)의 클럭 주기로 순차적으로 스위칭을 함으로써, 제1 주파수(f1)의 신호를 상기 수신된 신호와 승적하는 주파수 혼합 수단
    을 구비하는 것을 특징으로 하는 주파수 변환 장치.
  16. 제15항에 있어서, 상기 주파수 혼합 수단은,
    입력단에 상기 LO(0) 과 상기 이 각각 연결된 제1 NAND 게이트와, 입력단에 상기 LO(2) 와 상기 가 각각 연결된 제2 NAND 게이트와, 입력단에 상기 LO(4) 와 상기 가 각각 연결된 제3 NAND 게이트와, 상기 연결 방식으로 순차적으로 입력단에 LO(N-2) 와 이 각각 연결된 제 N/2 NAND 게이트를 서로 병렬로 연결한 제1 블록과;
    입력단에 상기 LO(1) 과 상기 이 각각 연결된 제(N/2+1) NAND 게이트와, 입력단에 LO(3) 와 가 각각 연결된 제(N/2+2) NAND 게이트와, 상기 연결 방식으로 순차적으로 입력단에 LO(N-1) 과 가 각각 연결된 제N NAND 게이트를 서로 병렬로 연결한 제2 블록과;
    상기 제1 블록의 출력 을 바이어스 전류 단자에 연결하고, 입력 단자에 수신 신호의 정(正) 및 부(負)의 파형을 연결한 제1 차동증폭기와;
    상기 제2 블록의 출력 을 바이어스 전류 단자에 연결하고, 입력 단자에 수신 신호의 정(正) 및 부(負)의 파형을 연결하고, 상기 제1 차동증폭기의 출력단 을 부(負)의 입력단에, 상기 제1 차동증폭기의 출력 을 정(正)의 입력단에 연결한 제2 차동증폭기
    를 구비하는 것을 특징으로 하는 주파수 변환 장치.
  17. 제15항에 있어서, 상기 신호 발생 수단이 발생하는 다수개(N)의 정(正)의 다중 위상 전압 제어 발진 신호 와 부(負)의 다중 위상 전압 제어 발진 신호 가 지니는 위상차 Δ는 Δ = 2π/N의 관계를 갖는 것을 특징으로 하는 주파수 변환 장치.
  18. 제1 주파수(f1)를 반송 주파수로 하는 수신 신호를 베이스 밴드로 복조하는 주파수 변환 방법에 있어서,
    상기 제1 주파수(f1)를 반송 주파수로 하는 신호를 수신하는 단계;
    상기 수신 신호의 제1 주파수(f1)보다 저주파인 제2 주파수(f2)를 발진 주파수로 하여, 각각 선정된 위상차(Δ)를 갖는 다수개(N)의 정(正)의 다중 위상 전압 제어 발진 신호 와 부(負)의 다중 위상 전압 제어 발진 신호 를 발생하는 단계;
    속도 및 잡음 특성에 있어서 상기 제2 주파수(f2)를 최적의 동작 주파수 대역으로 하는 게이트 회로로부터 상기 제1 주파수(f1)로 스위칭하는 정(正) 및 부(負)의출력 신호 를 발생시키기 위하여, 상기 제2 주파수(f2)의 다중 위상 전압 제어 발진 신호를 클럭 신호로 사용하여, 상기 게이트 회로의 출력 신호 를 상기 수신 신호와 주파수 승적 혼합함으로써 베이스 밴드로 복조하는 단계;
    상기 베이스 밴드로 복조된 신호를 저대역 여과하는 단계
    를 포함하는 주파수 변환 방법.
  19. 제18항에 있어서, 상기 제1 주파수(f1)를 반송 주파수로 하는 신호를 수신하는 단계는,
    상기 수신 신호를 대역 여과기로 필터링하는 단계;
    상기 대역 여과기 출력을 저잡음 증폭기를 이용하여 증폭하는 단계
    를 포함하는 주파수 변환 방법.
  20. 제18항에 있어서, 상기 다중 위상 전압 제어 발진 신호를 발생하는 단계는 상기 발진 주파수(f2)와 상기 수신 신호의 반송 주파수(f1)와, 상기 위상차(Δ) 사이에, f2=(2×f1×Δ)/π 인 관계를 지니는 것을 특징으로 하는 주파수 변환 방법.
KR1019980053333A 1998-12-07 1998-12-07 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조 KR100274447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053333A KR100274447B1 (ko) 1998-12-07 1998-12-07 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053333A KR100274447B1 (ko) 1998-12-07 1998-12-07 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조

Publications (2)

Publication Number Publication Date
KR20000038360A KR20000038360A (ko) 2000-07-05
KR100274447B1 true KR100274447B1 (ko) 2000-12-15

Family

ID=19561562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053333A KR100274447B1 (ko) 1998-12-07 1998-12-07 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조

Country Status (1)

Country Link
KR (1) KR100274447B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638669B1 (ko) * 2005-01-17 2006-10-30 삼성전기주식회사 전압 제어 발진기
KR100646314B1 (ko) 2005-12-16 2006-11-23 삼성전자주식회사 다중 대역 ｒｆ 수신기를 위한 다중 입력 다중 주파수 합성장치 및 방법
KR100666701B1 (ko) * 2006-01-05 2007-01-09 뮤텔테크놀러지 주식회사 수동 주파수 변환기 및 이의 주파수 변환방법
KR100987727B1 (ko) * 2007-12-28 2010-10-13 충주대학교 산학협력단 다중 밴드 주파수 발생기
KR101645120B1 (ko) * 2015-01-14 2016-08-03 한양대학교 산학협력단 다중 위상 전압 제어 발진기

Also Published As

Publication number Publication date
KR20000038360A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US7471939B2 (en) Multiplier and radio communication apparatus using the same
US6313688B1 (en) Mixer structure and method of using same
US6510185B2 (en) Single chip CMOS transmitter/receiver
KR100619227B1 (ko) 단일칩 시모스（ｃｍｏｓ） 송신기/수신기 및브이시오（ｖｃｏ） 믹서 구조
US7657246B2 (en) Techniques for passive subharmonic mixing
US6121819A (en) Switching down conversion mixer for use in multi-stage receiver architectures
US7792215B2 (en) Direct-conversion receiver and sub-harmonic frequency mixer thereof
US20040198297A1 (en) Quadrature signal generator with feedback type frequency doubler
WO1996038924A1 (en) Wideband zero if demodulator using single l.o
US20060068748A1 (en) Communication semiconductor integrated circuit and radio communication system
US7542521B2 (en) Direct-conversion frequency mixer
JP2002521904A5 (ko)
JP2000091915A (ja) Ｐｌｌ回路およびそれを用いた無線通信端末機器
US6785528B2 (en) Quadrature divider
KR100274447B1 (ko) 다중 위상 전압 제어 방식 및 이를 이용한 주파수 혼합기 구조
US20080132194A1 (en) Sub-harmonic mixer
US5736840A (en) Phase shifter and communication system using the phase shifter
US6721551B2 (en) Transmitting and receiving apparatus
KR100278209B1 (ko) 씨모스 무선 통신 송수신기 구현을 위한 다위상 저주파수 다운변환 장치 및 방법
US20040002319A1 (en) Harmonic boost technique for direct conversion receiver
JP4223347B2 (ja) 周波数変換器並びに受信機及び送信機
JP3387112B2 (ja) 送信装置
JPH11313116A (ja) 通信装置
Fenk Status and prospects of wireless communications
JPH04340803A (ja) 受信機

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140915

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 17