KR100272522B1 - 살리사이드 형성방법 - Google Patents

살리사이드 형성방법 Download PDF

Info

Publication number
KR100272522B1
KR100272522B1 KR1019980002337A KR19980002337A KR100272522B1 KR 100272522 B1 KR100272522 B1 KR 100272522B1 KR 1019980002337 A KR1019980002337 A KR 1019980002337A KR 19980002337 A KR19980002337 A KR 19980002337A KR 100272522 B1 KR100272522 B1 KR 100272522B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
substrate
salicide
gate electrode
Prior art date
Application number
KR1019980002337A
Other languages
English (en)
Other versions
KR19990066420A (ko
Inventor
변정수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980002337A priority Critical patent/KR100272522B1/ko
Publication of KR19990066420A publication Critical patent/KR19990066420A/ko
Application granted granted Critical
Publication of KR100272522B1 publication Critical patent/KR100272522B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 살리사이드 형성에 따른 메탈이온 주입시 이온주입장치의 하드웨어적인 변경없이 상용공정에서 구현할 수 있고, 우수한 특성의 살리사이드를 형성하는데 적당한 살리사이드 형성방법을 제공하기 위한 것으로써, 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과, 상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 소오스 및 드레인영역을 형성함과 동시에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과, 상기 제 1 메탈층을 제거한 후, 상기 기판을 포함한 전면에 제 2 메탈층을 형성하는 공정과, 열처리를 실시하여 상기 메탈원자가 전이된 부분에 제 2 메탈층에 의한 살리사이드층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.

Description

살리사이드 형성방법
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 금속원자 주입에 의한 살리사이드 형성방법에 관한 것이다.
일반적으로 소자의 집적도가 증가함에따라 기생저항(parasitic resistance)를 감소시키고, 게이트전극의 저항을 감소시키기 위해 실리사이드기술이 채택되었다.
즉, 소자의 기생저항을 감소시키기 위해 소오스/드레인/게이트전극의 노출된 실리콘부위에 실리사이드층을 형성하는 셀프-얼라인 실리사이드(이하, 살리사이드라 칭함)기술이 대두되었다.
일반적으로 살리사이드(salicide)용도로 사용되는 실리사이드 재료의 첫 번째 요구사항은 낮은 비저항을 가져야 한다는 것이다.
낮은 비저항을 갖는 재료로서는 TiSi2, CoSi2, NiSi등이 가장 적합한 재료로 부각되고 있다.
특히, TiSi2는 낮은 비저항특성뿐만 아니라 우수한 열적 안정성 때문에 가장 널리 사용된다.
TiSi2는 C49-TiSi2와 C54-TiSi2의 동질이성체(polymorphism)을 가진다.
이중 C49-TiSi2는 초기상으로서, 50μΩ/㎝이상의 높은 비저항을 갖는다.
C49-TiSi2는 500℃정도의 저온에서 형성되며 준-안정성(meta-stable)을 가지므로 700℃이상의 고온에서는 안정상인 C54-TiSi2로 동질이상변환을 한다.
C54-TiSi2는 비저항이 15μΩ/㎝이하로 실리사이드 재료로서 최적의 것으로 평가되고 있다.
그러나 소자가 형성되지 않은 웨이퍼상에서는 전술한 바와같이, 우수한 비저항특성을 얻을 수 있으나 실제로 소자가 형성된 웨이퍼상에서는 그렇지 못하다.
예를들면, 게이트전극과 같이 노출된 실리콘의 폭이 제한되는 경우에 있어서 그 폭이 1.0㎛이하일 때, C49-TiSi2에서 C54-TiSi2로의 동질이상변환이 원할히 일어나지 않는다.
이것은 C49-TiSi2의 그레인 사이즈(grain size)가 크고 C54-TiSi2가 C49-TiSi2의 그레인 바운더리(boundary) 트리플 포인트(triple point)에서 핵생성이 일어나기 때문이다.
따라서, 비저항이 낮은 C54-TiSi2를 형성하기 위해서는 더 높은 온도에서 또는 더 오랜시간동안 열처리를 하여야 하는 문제가 있다.
이와같은 문제를 해결하기 위해서 실리사이드용 필름(Ti)을 증착하기 이전에 기판에 아세닉(As)이온을 주입하여 비정질화한 후, 실리사이드용 필름을 증착하고 열처리하면, 비정질층에 잠재되어 있는 포텐셜 에너지 때문에 더 낮은 온도에서 실리사이드층이 형성될 뿐만 아니라 C49-TiSi2에서 C49-TiSi2로의 동질이상변환이 원할이 일어나다.
이는 비정질화로 인하여 초기에 형성되는 C49-TiSi2의 그레인 사이즈를 작게하기 때문에 궁극적으로 C54-TiSi2의 핵생성 공간의 밀도를 크게하므로 노출된 게이트전극의 폭이 0.1㎛이하의 좁은 선폭에서도 동질이상변환이 잘 일어나기 때문이다.
그런데 최종적으로 형성된 C54-TiSi2의 그레인 사이즈가 작기 때문에 C54-TiSi2형성 후에 650℃이상의 온도가 가해질 경우, 디팩트(defect)가 발생하게 된다.
이상과 같이 비정질화의 특징은 실리사이드의 형성시 핵생성 공간을 제공하므로 실리사이드 형성과 동질이상변환이 원할하게 이루어진다.
따라서, 이와같은 핵생성 공간을 제공하고 더불어 비정질화의 포텐셜로 인하여 열적 불안정성을 개선시키기 위하여 제안된 기술이 메탈 인플란테이션(metal implantation)이다.
이하, 종래기술에 따른 살리사이드 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 1b는 종래기술에 따른 살리사이드 형성방법을 설명하기 위한 개략적인 공정단면도이다.
먼저, 도 1a에 도시한 바와같이, 게이트전극(도시되지 않음)과 같은 소자의 패터닝이 완료된 기판(11)에 메탈(텅스텐 또는 몰리브덴) 등을 이온주입한다.
이후, 도 1b에 도시한 바와같이, 메탈이온이 주입된 기판(11)상에 티타늄(Ti)층(12)을 형성한다.
그리고 일반적인 1차열처리공정 및 미반응된 티타늄층(12)을 제거하고, 2차열처리공정을 실시하여 도 1c에 도시한 바와같이, 살리사이드층(13)을 형성한다.
그러나 상기와 같은 종래 살리사이드 형성방법은 텅스텐, 또는 몰리브덴과 같은 무거운 메탈이온을 주입함에 따라 상용공정에서 구현하기 위해서는 이온주입장치의 하드웨어적인 변경이 수반되어야 하는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로써, 하드웨어적인 변경없이 메탈원자를 주입하여 특성이 우수한 살리사이드를 형성하여 소자의 특성을 향상시키는데 적당한 살리사이드 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1b는 종래 살리사이드 형성방법을 설명하기 위한 개략적인 공정단면도
도 2a 내지 2b는 본 발명의 살리사이드 형성방법을 설명하기 위한 개략적인 공정단면도
도 3a 내지 3b는 본 발명에 따른 시뮬레이션값을 나타낸 도면
도 4a는 본 발명에 따른 티타늄 또는 텅스텐이 증착된 기판에 As이온을 주입하였을 경우 As의 도핑프로파일을 나타낸 도면
도 4b는 본 발명에 따른 티타늄 또는 텅스텐이 증착된 기판에 BF2이온을 주입하였을 경우 BF2의 도핑프로파일을 나타낸 도면
도 5a 내지 5g는 본 발명에 따른 제 1 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도
도 6a 내지 6f는 본 발명의 제 2 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도
도 7a 내지 7e는 본 발명의 제 3 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도
도 8a 내지 8e는 본 발명의 제 4 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
51 : 실리콘기판 52 : 필드산화막
53 : 게이트절연막 54 : 게이트전극
55 : 절연측벽 56 : 제 1 메탈층
56a : 제 2 불순물영역 57 : 제 1 불순물영역
58 : 살리사이드층 61 : 소오스 및 드레인영역
62 : 불순물영역 81 : TiSi2층
상기의 목적을 달성하기 위한 본 발명의 살리사이드 형성방법은 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과, 상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 소오스 및 드레인영역을 형성함과 동시에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과, 상기 제 1 메탈층을 제거한 후, 상기 기판을 포함한 전면에 제 2 메탈층을 형성하는 공정과, 열처리를 실시하여 상기 메탈원자가 전이된 부분에 제 2 메탈층에 의한 살리사이드층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 살리사이드 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명의 살리사이드 형성방법을 설명하기 위한 개략적인 공정도이다.
도 2a에 도시한 바와같이, HF용액을 이용하여 실리콘기판(21)상의 자연산화막을 제거하고, 스퍼터장비를 이용하여 텅스텐, 티타늄 등의 메탈(22)을 100Å정도의 두께로 증착한다.
도 2b에 도시한 바와같이, As, BF2Si, Ge, N 또는 B 등을 이온주입한다.
이때 주입되는 이온의 농도는 1×1013∼5×1015atom/㎠로 조절하고, 에너지는 샬로우정션(shallow junction)에 적합할 정도로 조절한다.
그리고, 주입되는 이온이 As, BF2일 경우에는 주입에너지는 45KeV로하고, B일 경우에는 10KeV로 조절한다.
이와같이, 메탈이온을 주입하면, 이온이 상기 메탈(22)을 통과하여 기판(21)의 소정깊이에 제 1 불순물영역(23)이 형성되고, 동시에 상기 제 1 불순물영역(23)의 상부표면내로 상기 메탈(22)로부터 메탈이온이 전이되어 제 2 불순물영역(22a)이 형성된다.
이후, 도 2c에 도시한 바와같이, HCl/H2O2용액을 이용하여 상기 메탈(22)을 제거한다.
이때, 도면에는 도시되지 않았지만 실리콘산화막이나 실리콘질화막등과 같은 유전체패턴이 형성되어 있을 경우에는 HF용액에 약20초 동안 담그어 상기 유전체패턴상의 물질을 선택적으로 제거할 수 있다.
이후, 고속의 열처리공정을 수행하는데, 1000℃온도에서 약10초 동안 열처리한다.
이때, 열처리에 따른 분위기 가스의 역할이 중요한데, 메탈(22)의 물질이 티타늄(Ti)일 경우, N2(또는 NH3)분위기에서 열처리하면 기판의 표면부위에 선택적으로 티타늄나이트라이드(TiN)이 형성된다.
따라서, 티타늄나이트라이드의 형성을 억제하기 위해서는 아르곤(Ar) 등의 불활성 분위기에서 열처리를 수행하거나 또는 기판(21)표면에 200Å정도의 절연막을 형성한 후 열처리하여야 한다.
이 경우, 열처리가 끝난 후 상기 절연막만을 선택적으로 제거하면 메탈이온이 주입된 실리콘기판(21)이 형성된다.
도 3a 내지 3b는 본 발명에 따른 시뮬레이션값을 나타낸 도면이다.
도 3a는 실리콘기판에 티타늄이 증착된 경우이고, 도 3b는 실리콘기판상에 텅스텐이 증착된 경우이다.
도 3a는 티타늄이 형성된 실리콘기판에 As와 BF2를 45KeV로 주입하였을 때, 실리콘기판으로 전이되는 티타늄원자의 프로파일이고, 도 3b는 텅스텐이 형성된 실리콘기판에 As와 BF2를 45KeV로 주입하였을 때 실리콘기판으로 전이되는 텅스텐원자의 프로파일을 나타내었다.
이때, 실리콘기판에 이온주입된 As와 BF2의 프로파일은 도 4a 내지 4b에 도시하였다.
도 4a는 티타늄 또는 텅스텐이 증착된 기판에 As를 이온주입하였을 때, As의 도핑 프로파일이고, 도 4b는 티타늄 또는 텅스텐이 증착된 기판에 BF2를 주입하였을 때 나타나는 도핑 프로파일이다.
결과적으로 도 3a 내지 3b에 나타난 바와같이, 티타늄원자 및 텅스텐원자는 실리콘기판의 표면으로부터 300Å의 깊이로 주입된다.
하지만 도 4a 내지 4b에서 나타난 바와같이, As 및 BF2는 800Å의 깊이까지 깊게 주입된다.
이때, 메탈물질로써, 티타늄, 텅스텐 대신에 코발트(Co), 니켈(Ni), 탄탈륨(Ta) 그리고 몰리브덴(Mo)을 증착하고, As, BF2대신에 B, Ge, Si 기타 이온을 주입하게 되면 전술한 시뮬레이션결과와 동일한 결과를 얻을 수 있다.
도 5a 내지 5g는 본 발명의 바람직한 실시예을 설명하기 위한 공정단면도이다.
도 5a에 도시한 바와같이, 실리콘기판(51)상에 선택적으로 필드산화막(52)을 형성하여 액티브영역을 정의한다.
이후, 액티브영역의 실리콘기판(51)상에 게이트절연막(53)과 게이트전극(54)을 차례로 형성한다.
이때, 상기 게이트전극(54)의 물질은 폴리실리콘이다.
상기 게이트전극(54)을 포함한 기판(51)전면에 실리콘산화막을 증착한 후, 에치백하여 게이트전극(54)의 양측면에 절연측벽(55)을 형성한다.
이어, 도 5b에 도시한 바와같이, 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 1 메탈층(56)을 형성한다.
이때, 제 1 메탈층(56)의 물질은 티타늄(Ti)이며 100Å의 두께로 증착한다.
그리고 전술한 바와같이, 티타늄 이외에 텅스텐을 적용할 수 있다.
이어, 도 5c에 도시한 바와같이, 제 1 메탈층(56)이 형성된 실리콘기판(51)에 As와 BF2이온을 주입한다.
주입되는 이온의 농도는 1×1013∼5×1015atom/㎠범위로 조절하고, 주입에너지는 45KeV로 조절한다.
이때, 주입되는 이온을 As와 BF2가 아닌 B, Ge, Si 및 기타 이온을 적용할 수 있다.
하지만 상기 B, Ge, Si 및 기타 이온은 상기 제 1 메탈층(56)의 물질이 티타늄, 텅스텐이 아닌 코발트(Co), 니켈(Ni), 탄탈륨(Ta) 그리고 몰리브덴(Mo)을 사용하는 경우에 적용한다.
상기와 같이, As와 BF2를 이온주입하면, 상기 절연측벽(55)양측의 실리콘기판(51)의 소정깊이에 As, BF2에 의한 제 1 불순물영역(57)이 형성되고, 상기 제 1 불순물영역(57)상의 실리콘기판(51)의 표면내에는 상기 제 1 메탈층(56)으로부터 전이된 제 2 불순물영역(56a)이 형성된다.
그리고, 상기 게이트전극(54)에도 As, BF2이온이 주입되고 제 1 메탈층(56)으로부터 메탈원자가 전이된다.
여기서, 상기 제 1 불순물영역(57)은 소오스 및 드레인영역이다.
이어, 도 5d에 도시한 바와같이, NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 상기 제 1 메탈층(56)을 제거한다.
이때, 상기 절연측벽(55)의 물질이 실리콘질화막일 경우에는 제 1 메탈층(56)제거시 식각선택비에 의해 식각되지 않는다. 그런데 이온주입시 As, BF2이온이 절연측벽(55)의 표면에 주입되어 후에 형성되는 살리사이드의 균일도를 저하시킬 수 있다.
따라서, 제 1 메탈층(56)을 제거한 후, HF용액에 기판(51)을 담그어 절연측벽(55)을 소정깊이(약50Å정도)로 제거하여 후에 형성되는 살리사이드의 균일도를 향상시킨다.
이어서, 도면에는 도시되지 않았지만 상기 절연측벽(55)을 포함한 기판(51)전면에 실리콘산화막을 100Å정도의 두께로 형성한 후, 1000℃의 온도조건에서 약10초동안 고속열처리를 실시한다.
이후, HF용액을 이용하여 살리사이드 형성을 위한 크리닝(cleaning)공정을 수행한다. 이과정에서 상기 100Å의 두께로 증착된 실리콘산화막이 제거된다.
이어서, 도 5e에 도시한 바와같이, 상기 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 2 메탈층(58)을 300Å정도의 두께로 형성한다.
이때, 제 2 메탈층(58)은 제 1 메탈층(56)과 동일한 물질이다.
그리고, 열처리공정을 실시하여 도 5f에 도시한 바와같이, 상기 게이트전극(54)의 상부면과, 게이트전극(54)양측의 기판(51)표면내에 살리사이드층(58a)을 형성하면 본 발명의 제 1 실시예에 따른 살리사이드 형성공정이 완료된다.
이어, 본 발명의 제 2 실시예에 따른 살리사이드 형성방법을 설명하면 다음과 같다.
도 6a 내지 6f는 본 발명의 제 2 실시예에 다른 살리사이드 형성방법을 설명하기 위한 공정단면도이다.
도 6a에 도시한 바와같이, 실리콘기판(51)상에 선택적으로 필드산화막(52)을 형성하여 액티브영역을 정의한다.
이후, 액티브영역의 실리콘기판(51)상에 게이트절연막(53)과 게이트전극(54)을 차례로 형성한다.
이때, 상기 게이트전극(54)의 물질은 폴리실리콘이다.
상기 게이트전극(54)을 마스크로 LDD이온주입을 실시한 후, 상기 게이트전극(54)을 포함한 기판(51)전면에 실리콘산화막을 증착하고 에치백하여 게이트전극(54)의 양측면에 절연측벽(55)을 형성한다.
이어, 도 6b에 도시한 바와같이, 기판(51)전면에 As와 BF2이온을 주입하여 소오스 및 드레인영역(61)을 형성한다.
이후, 상기 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 1 메탈층(56)을 형성한다.
이때, 제 1 메탈층(56)의 물질은 티타늄(Ti), 탄탈륨(Ta), 그리고 텅스텐(W)중 어느하나이며 100Å의 두께로 증착한다.
이어, 도 6c에 도시한 바와같이, 제 1 메탈층(56)이 형성된 실리콘기판(51)에 As와 BF2, N, P, Si, Ge이온을 주입한다.
여기서, 본 발명의 제 1 실시예에서는 제 1 메탈층(56)의 물질에 따라 주입되는 이온이 달라진다.
즉, 제 1 메탈층(56)의 물질이 티타늄, 텅스텐일 경우에는 As와 BF2를 주입하고, 상기 제 1 메탈층(56)의 물질이 티타늄, 텅스텐이 아닌 코발트(Co), 니켈(Ni), 탄탈륨(Ta) 그리고 몰리브덴(Mo)을 사용하는 경우에는 N, P, Si, Ge이온을 주입한다.
하지만 본 발명의 제 2 실시예에서는 제 1 메탈층(56)으로부터 메탈원자가 기판(51)으로 도핑되는 것이 목적이므로 제 1 메탈층(56)의 물질과 관계없이 상기 이온들중 어느것을 주입하여도 무관하다.
이때, 주입되는 이온의 농도는 1×1013∼5×1015atom/㎠범위로 조절하고, 주입에너지는 45KeV로 조절한다.
상기와 같이, As와 BF2를 이온주입하면, 상기 절연측벽(55)양측의 실리콘기판(51)의 소정깊이에 상기 제 1 메탈층(56)으로부터 전이된 불순물영역(62)이 형성된다.
여기서, 상기 이온주입 에너지를 조절하면, 기판(51)으로 주입되는 메탈원자의 깊이를 조절할 수 있다.
그리고, 상기 게이트전극(54)에도 As, BF2이온이 주입되고, 제 1 메탈층(56)으로부터 메탈원자가 전이된다.
이어, 도 6d에 도시한 바와같이, NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 상기 제 1 메탈층(56)을 제거한다.
이때, 상기 절연측벽(55)의 물질이 실리콘질화막일 경우에는 제 1 메탈층(56)제거시 식각선택비에 의해 식각되지 않는다. 그런데 이온주입시 As, BF2이온이 절연측벽(55)의 표면에 주입되어 후에 형성되는 살리사이드의 균일도를 저하시킬 수가 있다.
따라서, 제 1 메탈층(55)을 제거한 후, HF용액에 기판(51)을 담그어 절연측벽(55)을 소정깊이(약50Å정도)로 제거하여 후에 형성되는 살리사이드의 균일도를 향상시킨다.
이어서, 도면에는 도시되지 않았지만 상기 절연측벽(55)을 포함한 기판(51)전면에 실리콘산화막을 100Å정도의 두께로 형성한 후, 1000℃의 온도조건에서 약10초동안 고속열처리를 실시한다.
이후, HF용액을 이용하여 살리사이드 형성을 위한 크리닝(cleaning)공정을 수행한다. 이과정에서 상기 100Å의 두께로 증착된 실리콘산화막이 제거된다.
이어서, 도 6e에 도시한 바와같이, 상기 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 2 메탈층을 300Å정도의 두께로 형성한 후 열처리공정을 실시하여 상기 게이트전극(54)의 상부면과, 게이트전극(54)양측의 기판(51)표면내에 살리사이드층(58a)을 형성하면 본 발명의 제 2 실시예에 따른 살리사이드 형성공정이 완료된다.
한편, 도 7a 내지 7e는 본 발명의 제 3 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도이다.
도 7a에 도시한 바와같이, 실리콘기판(51)상에 선택적으로 필드산화막(52)을 형성하여 액티브영역을 정의한다.
이후, 액티브영역의 실리콘기판(51)상에 게이트절연막(53)과 게이트전극(54)을 차례로 형성한다.
이때, 상기 게이트전극(54)의 물질은 폴리실리콘이다.
상기 게이트전극(54)을 포함한 기판(51)전면에 실리콘산화막을 증착하고 에치백하여 게이트전극(54)의 양측면에 절연측벽(55)을 형성한다.
이어, 도 7b에 도시한 바와같이, 상기 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 1 메탈층(56)을 100Å의 두께로 형성한다.
이때, 제 1 메탈층(56)의 물질은 티타늄(Ti)이며 티타늄 이외에 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf), 그리고 텅스텐(W)중 어느하나를 사용한다.
이어, 도 7c에 도시한 바와같이, 제 1 메탈층(56)이 형성된 실리콘기판(51)에 As와 BF2, N, P, Si, Ge이온을 주입한다.
본 발명의 제 3 실시예에서도 제 2 실시예와 마찬가지로 제 1 메탈층(56)으로부터 메탈원자가 기판(51)으로 도핑되는 것이 목적이므로 제 1 메탈층(56)의 물질과 관계없이 상기 이온들중 어느것을 주입하여도 무관하다.
이때, 주입되는 이온의 농도는 1×1013∼5×1015atom/㎠범위로 조절하고, 주입에너지는 45KeV로 조절한다.
상기와 같이, As와 BF2를 이온주입하면, 상기 절연측벽(55)양측의 실리콘기판(51)의 소정깊이에 As, BF2에 의한 제 1 불순물영역(57)이 형성되고, 상기 제 1 불순물영역(57)상의 실리콘기판(51)의 표면내에는 상기 제 1 메탈층(56)으로부터 전이된 제 2 불순물영역(56a)이 형성된다.
그리고, 상기 게이트전극(54)에도 As, BF2이온과 메탈원자가 주입된다.
이어, 도 7d에 도시한 바와같이, NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 상기 제 1 메탈층(56)을 제거한다.
이때, 상기 절연측벽(55)의 물질이 실리콘질화막일 경우에는 제 1 메탈층(56)제거시 식각선택비에 의해 식각되지 않는다. 그런데 이온주입시 As, BF2이온이 절연측벽(55)의 표면에 주입되어 후에 형성되는 살리사이드의 균일도를 저하시킬 수가 있다.
따라서, 제 1 메탈층(56)을 제거한 후, HF용액에 기판(51)을 담그어 절연측벽(55)을 소정깊이(약50Å정도)로 제거하여 후에 형성되는 살리사이드의 균일도를 향상시킨다
도 7e에 도시한 바와같이, 니트로겐(Nitrogen)원자를 포함하는 분위기에서 열처리하면, 메탈원자가 주입된 부분 즉, 게이트전극(54)의 표면내와, 제 1 불순물영역(56a)에만 선택적으로 살리사이드층(58a)인 티타늄나이트라이드층(TiN)이 형성된다.
이때, 열처리시 NH3분위기에서 열처리하게 되면 티타늄나이트라이드층(TiN)의 형성이 촉진된다.
이어, 도 8a 내지 8e는 본 발명의 제 4 실시예에 따른 살리사이드 형성방법을 설명하기 위한 공정단면도이다.
도 8a에 도시한 바와같이, 실리콘기판(51)상에 선택적으로 필드산화막(52)을 형성하여 액티브영역을 정의한다.
이후, 액티브영역의 실리콘기판(51)상에 게이트절연막(53)과 게이트전극(54)을 차례로 형성한다.
이때, 상기 게이트전극(54)의 물질은 폴리실리콘이다.
상기 게이트전극(54)을 포함한 기판(51)전면에 실리콘산화막을 증착하고 에치백하여 게이트전극(54)의 양측면에 절연측벽(55)을 형성한다.
이어, 도 8b에 도시한 바와같이, 상기 게이트전극(54) 및 절연측벽(55)을 포함한 기판(51)전면에 제 1 메탈층(56)을 100Å의 두께로 형성한다.
이때, 제 1 메탈층(56)의 물질은 티타늄(Ti)이며 티타늄 이외에 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf), 그리고 텅스텐(W)중 어느하나를 사용한다.
이어, 도 8c에 도시한 바와같이, 제 1 메탈층(56)이 형성된 실리콘기판(51)에 As와 BF2, N, P, Si, Ge이온을 주입한다.
본 발명의 제 4 실시예에서도 제 2 실시예와 마찬가지로 제 1 메탈층(56)으로부터 메탈원자가 기판(51)으로 도핑되는 것이 목적이므로 제 1 메탈층(56)의 물질과 관계없이 상기 이온들중 어느것을 주입하여도 무관하다.
이때, 주입되는 이온의 농도는 1×1013∼5×1015atom/㎠범위로 조절하고, 주입에너지는 45KeV로 조절한다.
상기와 같이, As와 BF2를 이온주입하면, 상기 절연측벽(55)양측의 실리콘기판(51)의 소정깊이에 As, BF2에 의한 제 1 불순물영역(57)이 형성되고, 상기 제 1 불순물영역(57)상의 실리콘기판(51)의 표면내에는 상기 제 1 메탈층(56)으로부터 전이된 제 2 불순물영역(56a)이 형성된다.
그리고, 상기 게이트전극(54)에도 As, BF2이온과 메탈원자가 주입된다.
이어, 도 8d에 도시한 바와같이, NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 상기 제 1 메탈층(56)을 제거한다.
이때, 상기 절연측벽(55)의 물질이 실리콘질화막일 경우에는 제 1 메탈층(56)제거시 식각선택비에 의해 식각되지 않는다. 그런데 이온주입시 As, BF2이온이 절연측벽(55)의 표면에 주입되어 후에 형성되는 살리사이드의 균일도를 저하시킬 수가 있다.
따라서, 제 1 메탈층(56)을 제거한 후, HF용액에 기판(51)을 담그어 절연측벽(55)을 소정깊이(약50Å정도)로 제거하여 후에 형성되는 살리사이드의 균일도를 향상시킨다.
이어, 도 8e에 도시한 바와같이, 750℃온도의 SiH4+TiCl4+H2분위기에서 TiSi2층(81)을 형성한다.
이때, 상기 제 1 메탈층(56)으로부터 메탈원자가 전이된 부분 즉, 게이트전극(54)표면내와 제 2 불순물영역(56a)의 표면내에는 메탈원자가 전이되지 않은 부분에 비해 더 균일한 TiSi2층(81)을 얻을 수 있다.
이상 상술한 바와같이, 본 발명의 살리사이드 형성방법은 다음과 같은 효과가 있다.
메탈증착과 이온주입을 이용하여 실리콘기판의 표면내에 메탈원자를 주입함으로써, 소오스 및 드레인영역으로 사용되는 불순물영역에 의해 영향을 받지 않고 특성이 우수한 살리사이드를 형성할 수 있으므로 소자의 신뢰성을 향상시킨다.

Claims (20)

  1. 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과,
    상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 소오스 및 드레인영역을 형성함과 동시에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과,
    상기 제 1 메탈층을 제거한 후, 상기 기판을 포함한 전면에 제 2 메탈층을 형성하는 공정과,
    열처리를 실시하여 상기 메탈원자가 전이된 부분에 제 2 메탈층에 의한 살리사이드층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 살리사이드 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 메탈층의 물질로서 티타늄을 사용하고, 상기 이온주입시 As와 BF2이온을 주입하는 것을 특징으로 하는 살리사이드 형성방법
  3. 제 2 항에 있어서,
    상기 티타늄 대신에 코발트, 니켈, 탄탈륨, 그리고 몰리브덴중 어느하나를 사용하는 것을 특징으로 하는 살리사이드 형성방법.
  4. 제 3 항에 있어서,
    상기 코발트, 니켈, 탄탈륨, 그리고 몰리브덴중 어느하나를 사용할 경우, 상기 이온주입시 B, Ge, Si, N, P중 어느하나를 주입하는 것을 특징으로 하는 살리사이드 형성방법.
  5. 제 1 항에 있어서,
    상기 제 1 메탈층은 NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 제거하는 것을 특징으로 하는 살리사이드 형성방법.
  6. 제 1 항에 있어서,
    상기 제 1 메탈층을 제거한 후, 상기 절연측벽을 소정깊이로 제거하는 공정을 더 포함하는 것을 특징으로 하는 살리사이드 형성방법.
  7. 제 1 항에 있어서,
    상기 제 2 메탈층은 제 1 메탈층과 동일한 물질인 것을 특징으로 하는 살리사이드 형성방법.
  8. 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과,
    상기 게이트전극 양측의 기판내에 소오스 및 드레인영역을 형성하는 공정과,
    상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과,
    상기 제 1 메탈층을 제거한 후, 상기 기판을 포함한 전면에 제 2 메탈층을 형성하는 공정과,
    열처리를 실시하여 상기 메탈원자가 전이된 부분에 제 2 메탈층에 의한 살리사이드층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 살리사이드 형성방법.
  9. 제 8 항에 있어서,
    상기 제 1 메탈층의 물질은 티타늄, 텅스텐, 탄탈륨, 코발트, 니켈, 몰리브덴중 어느하나를 사용하는 것을 특징으로 하는 살리사이드 형성방법.
  10. 제 8 항에 있어서,
    상기 이온주입시 주입되는 이온은 As와 BF2또는 N, P, Ge, Si중 어느하나인 것을 특징으로 하는 살리사이드 형성방법.
  11. 제 8 항에 있어서,
    상기 제 1 메탈층은 NH4OH/H2O2, HCl/H2O2, 또는 H2SO4/H2O2를 이용하여 제거하는 것을 특징으로 하는 살리사이드 형성방법.
  12. 제 8 항에 있어서,
    상기 제 1 메탈층을 제거한 후, 상기 절연측벽을 소정깊이로 제거하는 공정을 더 포함하는 것을 특징으로 하는 살리사이드 형성방법.
  13. 제 8 항에 있어서,
    상기 제 2 메탈층은 상기 제 1 메탈층과 동일한 물질인 것을 특징으로 하는 살리사이드 형성방법.
  14. 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과,
    상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 소오스 및 드레인영역을 형성함과 동시에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과,
    상기 제 1 메탈층을 제거한 후, 열처리하여 상기 메탈원자가 전이된 부분에 선택적으로 살리사이드층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 살리사이드 형성방법.
  15. 제 14 항에 있어서,
    상기 제 1 메탈층은 티타늄(Ti), 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf), 그리고 텅스텐중 어느하나를 사용하는 것을 특징으로 하는 살리사이드 형성방법.
  16. 제 14 항에 있어서,
    상기 이온주입시 주입되는 이온은 As와 BF2또는 N, P, Ge, Si중 어느하나인 것을 특징으로 하는 살리사이드 형성방법.
  17. 제 14 항에 있어서,
    상기 열처리는 니트로겐(Nitrogen)원자를 포함하는 분위기에서 이루어지는 것을 특징으로 하는 살리사이드 형성방법.
  18. 제 14 항에 있어서,
    상기 살리사이드층은 티타늄나이트라이드, 텅스텐나이트라이드, 지르코늄나이트라이드, 하프늄나이트라이드, 탄탈륨나이트라이드중 어느하나인 것을 특징으로 하는 살리사이드 형성방법.
  19. 기판상에 게이트전극을 형성하고, 상기 게이트전극 양측에 절연측벽을 형성하는 공정과,
    상기 절연측벽을 포함한 기판 전면에 제 1 메탈층을 형성한 후, 이온주입을 실시하여 상기 게이트전극 및 절연측벽 양측의 기판표면내에 소오스 및 드레인영역을 형성함과 동시에 제 1 메탈층으로부터 메탈원자를 전이시키는 공정과,
    상기 제 1 메탈층을 제거한 후, 상기 기판을 포함한 전면에 제 2 메탈층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 살리사이드 형성방법.
  20. 제 19 항에 있어서,
    상기 제 1 메탈층의 물질은 티타늄(Ti)을 사용하고, 제 2 메탈층은 티타늄실리사이드층(TiSi2)을 사용하는 것을 특징으로 하는 살리사이드 형성방법.
KR1019980002337A 1998-01-26 1998-01-26 살리사이드 형성방법 KR100272522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980002337A KR100272522B1 (ko) 1998-01-26 1998-01-26 살리사이드 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002337A KR100272522B1 (ko) 1998-01-26 1998-01-26 살리사이드 형성방법

Publications (2)

Publication Number Publication Date
KR19990066420A KR19990066420A (ko) 1999-08-16
KR100272522B1 true KR100272522B1 (ko) 2000-12-01

Family

ID=19532135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002337A KR100272522B1 (ko) 1998-01-26 1998-01-26 살리사이드 형성방법

Country Status (1)

Country Link
KR (1) KR100272522B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056215A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 Ｍｏｓ 소자의 샐리사이드층 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040629A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치의 살리사이드 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040629A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치의 살리사이드 형성방법

Also Published As

Publication number Publication date
KR19990066420A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
US6797602B1 (en) Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US6777275B1 (en) Single anneal for dopant activation and silicide formation
US6218249B1 (en) MOS transistor having shallow source/drain junctions and low leakage current
US6380057B1 (en) Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
KR19990027358A (ko) 반도체 소자의 제조방법
JPH1187711A (ja) トランジスタ製造方法
KR100396692B1 (ko) 반도체 소자의 제조방법
US6200840B1 (en) Method for producing PMOS devices
KR100434495B1 (ko) 반도체 소자의 제조방법
KR100272522B1 (ko) 살리사이드 형성방법
KR100743618B1 (ko) 반도체 소자의 게이트 및 그 제조방법
KR100313089B1 (ko) 반도체소자의제조방법
KR20040008631A (ko) 반도체소자의 제조 방법
KR20010061783A (ko) 모스 트랜지스터의 제조방법
KR100396691B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100539157B1 (ko) 반도체 소자의 제조 방법
KR100458121B1 (ko) 반도체의 실리사이드 형성방법
KR20080088973A (ko) 반도체 소자의 제조방법
KR100587609B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20030002867A (ko) 반도체 소자의 제조 방법
KR20000041468A (ko) 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법
KR100336566B1 (ko) 반도체소자의제조방법
KR100437620B1 (ko) 반도체소자의폴리사이드구조의형성방법
KR100370156B1 (ko) 반도체 소자의 제조방법
KR100691936B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee