KR100271636B1 - 저전력용주파수검출기 - Google Patents
저전력용주파수검출기 Download PDFInfo
- Publication number
- KR100271636B1 KR100271636B1 KR1019970066180A KR19970066180A KR100271636B1 KR 100271636 B1 KR100271636 B1 KR 100271636B1 KR 1019970066180 A KR1019970066180 A KR 1019970066180A KR 19970066180 A KR19970066180 A KR 19970066180A KR 100271636 B1 KR100271636 B1 KR 100271636B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- output
- input
- flop
- frequency detector
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
- H03K21/026—Input circuits comprising logic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 저전력용 주파수 검출기에 관한 것으로, 종래에는 주파수 검출시 클럭을 이용하여 계속 카운팅 동작을 하여야 하므로 계속 파워를 소모하고 있어서 전력낭비가 심하고, 특정 주파수가 들어올 때마다 리셋시켜 주어야 하므로 불편함을 초래하는 문제점이 있다. 따라서 본 발명은 현재 입력되는 발진신호의 주파수(fs)를 기준 클럭(clk)을 이용하여 카운트하고, 피드백되어 입력되는 주파수에 의해 카운트동작 여부를 결정하는 카운터부(10)와, 상기 카운터부(10)에서 출력되는 카운트값을 이용하여 해당 주파수를 판단하고 외부에서 입력되는 리셋신호(reset_)에 의해 초기화되는 주파수 검출부(20)와, 상기 주파수 검출부(20)에서 출력되는 검출 주파수에 따라 계속해서 카운트동작을 할 것인지의 여부를 결정하는 신호(confirm)를 출력하는 소비전력 조절부(30)로 구성하여, 주파수를 판별하고 이 주파수 판별이 끝나면 일정한 상수값을 갖고 동작하지 않도록 하여 파워 소모를 없애도록 한 것이다.
Description
본 발명은 칩(Chip) 자체내에서 현재 입력되는 주파수를 스스로 판별하도록 하는 저전력용 주파수 검출기에 관한 것으로, 특히 파워(power) 소모를 줄이도록 한 저전력용 주파수 검출기에 관한 것이다.
도 1은 종래의 주파수 선택회로도로서, 이에 도시된 바와 같이, 서로 다른 주파수를 가지는 제1발진신호(crystal 1)와 제2발진신호(crystal 2)를 입력으로 받고, 외부로부터의 선택신호(sel)에 의해 상기 제1발진신호(crystal 1) 또는 제2발진신호(crystal 2)를 선택하여 출력하는 멀티플렉서(MUX)로 구성된다.
또한 도 2는 종래의 주파수 공급회로도로서, 이에 도시된 바와 같이, 주파수를 모르는 발진신호(crystal)를 기준 클럭(clk)을 이용하여 카운트하는 카운터(1)와, 상기 카운터(2)의 출력을 입력받아 주파수를 검출하는 주파수 검출부(2)로 구성된다.
이와같이 구성된 종래 기술에 대하여 살펴보면 다음과 같다.
도 1은 특별히 주파수를 검출하는 하드웨어가 첨가되지 않은 형태로 간단히 멀티플렉서(MUX)로 두 가지의 주파수 또는 그 이상의 주파수와 그 주파수를 정보를 받아 내부에서 선택해주는 방법이다.
여기서는 두가지의 주파수중 하나를 선택하여 출력하는 경우에 대하여 도1에 의거하여 살펴보면, 서로 다른 주파수를 갖는 제1발진신호(crystal 1)와 제2발진신호(crystal 2)가 각각 멀티플렉서(MUX)에 입력된다.
그러면 상기 멀티플렉서(MUX)는 외부로 부터 입력되는 선택신호(sel)에 의해 제1발진신호(crystal 1) 또는 제2발진신호(crystal 2)를 선택하여 출력한다.
도 2는 하나의 모드로 여러 가지의 주파수를 받아 검출할 수 있는 방법으로, 이에 대하여 살펴보면, 특정 주파수의 발진신호(crystal)가 입력되면 카운터(1)는 다른 입력단으로 입력되는 기준 클럭(clk)을 이용하여 현재 입력중인 발진신호(crystal)를 카운팅하고, 그 카운팅값을 주파수 검출부(2)로 제공한다.
그러면 상기 주파수 검출부(2)는 카운팅 값에 대응하는 주파수를 판단하고, 그 판단한 주파수를 출력한다.
상기 주파수 검출부(2)로 새로운 주파수가 입력될 때마다 리셋신호(reset)가 입력되어, 상기 주파수 검출부(2)를 초기화시킨다.
이때 주파수 검출부(2)는 리셋신호(reset)에 의해 초기화된다.
그러나, 상기에서와 같은 종래기술에서 주파수 검출시 클럭을 이용하여 카운팅동작을 계속하여야 하기 때문에 계속 파워를 소비하므로 전력낭비가 심하고, 주파수가 바뀌는 경우 리셋시켜야 하므로 불편함을 초래하는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 칩(chip) 자체내에서 현재 입력되는 발진신호의 주파수를 스스로 판별하도록 한 저전력용 주파수 검출기를 제공함에 있다.
본 발명의 다른 목적은 주파수 검출동작이 끝나면 스스로 동작을 멈추도록 하여 불필요한 전력 소모를 없애도록 한 저전력용 주파수 검출기를 제공함에 있다.
도 1은 종래 주파수 선택회로도.
도 2는 종래 주파수 검출회로도.
도 3은 본 발명 저전력용 주파수 검출기의 블록 구성도.
도 4는 도 3에서, 카운터부의 상세 회로도.
도 5는 도 3에서, 주파수 검출부의 상세 회로도.
도 6은 도 3에서, 소비전력 조절부의 상세 회로도.
*** 도면의 주요부분에 대한 부호의 설명 ***
10 : 카운터부 20 : 주파수 검출부
30 : 소비전력 조절부
상기 목적을 달성하기 위한 본 발명은 특정 주파수를 갖는 발진신호를 기준 클럭을 이용하여 카운팅하는 카운터부와, 상기 카운터부에서 출력되는 카운트값을 이용하여 해당 주파수를 판단하는 주파수 검출부와, 상기 주파수 검출부의 동작여부를 판단하여 상기 카운터부의 동작을 제어하여 전력소모를 줄이기 위한 소비전력 조절부로 구성된 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다.
도 3은 본 발명의 저전력용 주파수 검출기에 대한 회로 구성도로서, 이에 도시한 바와같이, 특정 주파수를 갖는 발진신호(fs)를 기준 클럭(clk)으로 카운팅하는 카운터부(10)와, 상기 카운터부(10)에서 출력되는 카운트값으로부터 주파수를 판단하는 주파수 검출부(20)와, 상기 주파수 검출부(20)의 동작여부를 판단하여 상기 카운터부(10)의 동작을 제어하는 소비전력 조절부(30)로 구성한다.
상기 주파수 검출부(20)는, 도 5에 도시한 바와 같이, 카운터부(10)의 출력을 입력받아 주파수의 크기를 결정하는 앤드게이트(21)와, 상기 앤드게이트(21)의 출력을 하나의 입력단으로 하고 피드백되는 신호를 다른 하나의 입력단으로 하고 아울러 선택신호로 하여, 그 선택신호에 따라 어느 하나의 신호를 선택하여 출력하는 멀티플렉서(22)와, 입력 주파수(fs)를 반전시키고 그 반전시킨 주파수(fs_b)를 출력하는 인버터(24)와, 상기 인버터(24)의 출력 신호를 클럭입력단(cp)으로 입력받아 그 신호의 상승에지일 경우 데이터 입력단(d)으로 입력되는 멀티플렉서(22)의 출력을 하나씩 시프트하여 검출된 주파수를 출력하고, 외부에서 입력되는 리셋신호(reset_)에 의해 초기화되는 디플립플롭(23)으로 구성한다.
또한 상기 소비전력 조절부(30)는, 도 5에 도시한 바와같이, 데이터 입력단(d)으로 입력되는 검출 주파수를 클럭 입력단(cp)으로 입력되는 기준 클럭(clk)에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호(reset_)에 의해 초기화되는 제1리셋용 디플립플롭(31)과, 데이터 입력단으로 입력되는 상기 디플립플롭(31)의 출력을 클럭 입력단(cp)으로 입력되는 기준 클럭(clk)에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호(reset_)에 의해 셋트되는 프리셋용 디플립플롭(32)과, 데이터 입력단으로 입력되는 상기 프리셋용 디플립플롭(32)의 출력을 클럭 입력단(cp)으로 입력되는 기준클럭(clk)에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호(reset_)에 의해 초기화되는 제2리셋용 디플립플롭(33)과, 상기 디플립플롭(31~33)의 출력단(q)을 통해 출력되는 값을 앤드링하는 앤드게이트(34)와, 상기 디플립플롭(31~33)의 반전 출력단(qn)을 통해 출력되는 값을 앤드링하는 앤드게이트(35)와, 상기 앤드게이트(34)(35)의 출력을 오아링하여 카운팅동작 여부를 결정하는 신호(confirm)를 출력하는 오아게이트(36)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
초기에 특정 주파수(fs)의 발진신호가 입력되면, 카운터부(10)는 기준 클럭(clk)을 이용하여 카운트하고, 그 카운트한 값을 주파수 검출부(20)로 출력한다.
여기서 상기 카운터부(10)의 동작에 대하여 도 4에 의거하여 보다 상세히 살펴보면, 특정 주파수(fs)의 발진신호는 카운터부(10)를 구성하는 제1내지 제8카운터(cnt1~cnt8)의 클럭 펄스입력단(cp)으로 입력되고, 기준 클럭(clk)은 리셋단(cdn)로 각각 입력된다.
이때 소비전력 조절부(30)에서 피드백되어 입력되는 신호(confirm)는 인버터(I1)를 통해 반전되어 제1카운터(cnt1)의 입력단(ci)으로 입력된다.
상기 피드백신호(confirm)가 인버터(I1)를 통해 반전되고, 이 반전되어 제1카운터(cnt1)의 입력단(ci)으로 입력되는 레벨이 "0"일 경우 카운터는 동작하지 않고, "1"일 경우 클럭펄스 입력단(cp)으로 입력되는 기준클럭(clk)의 상승에지에서 업 카운팅한다.
상기 제1카운터(cnt1)의 출력단(q)을 통해 출력값(q〈0〉)이 출력되고, 상기 제1카운터(cnt1)의 캐리출력단(co)은 제2카운터(cnt2)의 입력단(ci)에 연결되어 그 입력단으로 입력되는 값을 카운트하고 그 출력값은 그의 출력단(q)을 통해 출력값(q〈1〉)을 출력한다.
이와같은 방법은 제1카운터(cnt1) 내지 제8카운터(cnt8)는 각각 카운트한 값(q〈0〉~q〈7〉)을 그의 출력단(q)을 통해 출력한다.
그러면 상기 카운터부(10)의 출력을 주파수 검출부(20)에서 입력받아 주파수를 검출하는데, 그 검출방법에 대하여 도 5에 의거하여 살펴보면 다음과 같다.
카운터부(10)의 카운트한 값중 제2카운터(cnt2)와 제8카운터(cnt8)에서 각각 출력되는 출력값(q〈1〉,q〈7〉)은 주파수 검출부(20)의 앤드게이트(21)에서 입력받아 앤드링하고, 이 앤드링한 값을 멀티플렉서(22)의 하나의 입력단(i0)로 출력한다.
상기 앤드게이트(21)의 출력이 하이 상태이면 주파수 검출 동작을 수행하고, 로우 상태이면 주파수 검출동작을 멈추고 이전 주파수를 피드백하여 출력하도록 한다.
여기서 상기 앤드게이트(21)의 입력을 조정하면 검출해야할 숫자를 바꿀 수 있다.
다시말하면, 새로운 주파수가 입력되면 리셋신호에 의해 리셋되어 디플립플롭(23)의 출력(detect_384fs)은 로우상태가 된다.
이 로우상태의 신호가 멀티플렉서(22)의 선택단자(SEL)로 입력되면, 상기 멀티플렉서(22)는 앤드게이트(21)의 출력을 입력(io)으로 받아 디플립플롭(23)으로 제공한다.
그러면 상기 디플립플롭(23)은 클럭펄스 입력단(cp)으로 입력되는 기준클럭(clk)에 데이터 입력단(d)으로의 입력을 동기시켜 주파수를 검출하고, 이 검출 주파수(detect_384fs)를 소비전력 조절부(30)로 출력한다.
그리고 새로운 주파수가 입력되기 전까지는 상기 디플립플롭(23)에서 출력되는 하이상태의 검출신호가 멀티플렉서(22)의 선택단자(SEL)로 입력된다.
이에따라 상기 멀티플렉서(22)는 피드백되어 입력되는 입력(i1)을 받아 디플립플롭(23)으로 제공한다.
결국, 새로운 입력이 있기전까지는 디플립플롭(23)의 출력을 계속 피드백하여 소비전력 조절부(30)로 출력하게 된다.
이렇게 검출된 주파수(detect_384fs)는 소비전력 조절부(30)를 구성하는 도 6의 제1 리셋용 디플립플롭(31)의 데이터 입력단(d)으로 입력되고, 상기 제1 리셋용 디플립플롭(31)의 클럭 입력단으로 기준 클럭(clk)이 입력된다.
초기에 제1, 제2리셋용 디플립플롭(31,33)은 리셋신호(reset_)에 의해 각각 "0"으로 리셋되고, 프리셋용 디플립플롭(32)은 리셋신호(reset_)에 의해 "1"로 세팅된다.
결국, 상기 디플립플롭(31~33)은 "10"으로 세팅된다.
따라서 제1, 제2리셋용 디플립플롭(31,33)은 초기에 리셋되므로, 상기 제1리셋용 디플립플롭(31)의 출력단(q)을 통해 출력되는 값은 0이 되므로 앤드게이트(34)는 타입력에 관계없이 0을 출력하고, 프리셋용 디플립플롭(32)의 반전출력단(qn)을 통해 출력되는 값도 0이 되므로 앤드게이트(35)도 타입력에 관계없이 0을 출력한다.
따라서 상기 앤드게이트(34)(35)의 출력값을 받아 오아링하는 오아게이트(36)도 0을 출력한다.
이후에 클럭펄스 입력단(cp)으로 입력되는 기준 클럭(clk)의 상승에지에서 제1리셋용 디플립플롭(31)은 입력단(d)을 통해 주파수 검출값(detect_384fs)이 입력되면, 이 입력값을 순차적으로 시프트하고, 이 시프트된 값은 다시 디플립플롭(32,33)으로 전송된다.
이렇게 전송되다가 상기 모든 디플립플롭(31~33)의 값이 모두 같은 값을 가지면 앤드게이트(34)(35)는 "1"을 출력하고, 이에 따라 오아게이트(36)도 "1"을 출력한다.
상기 출력값 "1"은 피드백되어 카운터부(10)의 "confirm"신호로 입력되어 카운팅을 멈추게 한다.
즉, 새로운 주파수가 입력되기 전까지는 같은 주파수가 출력되므로 주파수 검출부(20)는 자신의 출력을 피드백받아 출력하므로 카운터부(10)는 동작하지 않아도 된다.
카운터부(10)의 동작을 멈추게 하는 confirm시간은 시스템 사양에 따라 소비전력 조절부(30)의 리셋용 디플립플롭과 프리셋용 디플립플롭의 배치 수를 조정하여 설정할 수 있다.
이와 같이 상기 카운터부(10)가 소비전력 조절부(30)에 의해 일정한 상수값을 갖고 동작하지 않게 되면 파워 소모가 전혀 없게 된다.
이와 같은 동작에 의해 파워 소모를 줄인다.
따라서, 본 발명은 칩(Chip) 자체내에서 현재 입력되는 주파수를 스스로 판별하도록 하고, 주파수 판별이 끝나면 더 이상의 카운팅동작을 행하지 않도록 하여 불필요한 파워 소모를 없애도록 한 효과가 있다.
Claims (3)
- 현재 입력되는 발진신호를 기준 클럭을 이용하여 카운트하는 카운터부와, 상기 카운터부에서 출력되는 카운트값을 받아 주파수를 검출하는 주파수 검출부로 이루어진 주파수 검출회로에 있어서, 상기 주파수 검출부에서 출력되는 검출 주파수가 계속해서 같으면 상기 카운터부를 제어하여 카운트동작을 정지시키고, 검출주파수가 바뀌면 상기 카운터부를 제어하여 카운트동작을 실행시켜 소비전력을 줄이도록 하는 소비전력 조절부를 더 포함한 것을 특징으로 하는 저전력용 주파수 검출기.
- 제1항에 있어서, 주파수 검출부는 카운터부에서 출력하는 주파수를 받아들이는 앤드게이트와, 초기상태나 새로운 주파수 입력이 있으면 상기 앤드게이트의 출력을 선택하여 출력하고, 동일 주파수가 입력되면 출력단의 주파수를 피드백받아 출력하는 멀티플렉서와, 상기 멀티플렉서에서 출력하는 데이터를 기준클럭에 동기시켜 출력하는 디플립플롭과, 기준클럭을 반전시켜 상기 디플립플롭의 클럭입력단으로 제공하는 인버터로 구성된 것을 특징으로 하는 저전력용 주파수 검출기.
- 제1항에 있어서, 소비전력 조절부는 데이터 입력단으로 입력되는 검출 주파수를 클럭 입력단으로 입력되는 기준 클럭에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호에 의해 초기화되는 제1리셋용 디플립플롭과, 데이터 입력단으로 입력되는 상기 디플립플롭의 출력을 클럭 입력단으로 입력되는 기준 클럭에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호에 의해 셋트되는 프리셋용 디플립플롭과, 데이터 입력단으로 입력되는 상기 프리셋용 디플립플롭의 출력을 클럭 입력단으로 입력되는 기준클럭에 동기하여 하나씩 시프트하고, 외부로 부터 입력되는 리셋신호에 의해 초기화되는 제2리셋용 디플립플롭과, 상기 모든 디플립플롭의 출력단을 통해 출력되는 값을 앤드링하는 제1앤드게이트와, 상기 모든 디플립플롭의 반전 출력단을 통해 출력되는 값을 앤드링하는 제2앤드게이트와, 상기 제1,제2앤드게이트의 출력을 오아링하여 카운팅동작 여부를 결정하는 신호를 출력하는 오아게이트로 구성된 것을 특징으로 하는 저전력용 주파수 검출기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970066180A KR100271636B1 (ko) | 1997-12-05 | 1997-12-05 | 저전력용주파수검출기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970066180A KR100271636B1 (ko) | 1997-12-05 | 1997-12-05 | 저전력용주파수검출기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990047676A KR19990047676A (ko) | 1999-07-05 |
KR100271636B1 true KR100271636B1 (ko) | 2000-12-01 |
Family
ID=19526514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970066180A KR100271636B1 (ko) | 1997-12-05 | 1997-12-05 | 저전력용주파수검출기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100271636B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7643598B2 (en) | 2004-10-26 | 2010-01-05 | Electronics And Telecommunications Research Institute | Frequency lock detector |
-
1997
- 1997-12-05 KR KR1019970066180A patent/KR100271636B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7643598B2 (en) | 2004-10-26 | 2010-01-05 | Electronics And Telecommunications Research Institute | Frequency lock detector |
Also Published As
Publication number | Publication date |
---|---|
KR19990047676A (ko) | 1999-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6600345B1 (en) | Glitch free clock select switch | |
US7117378B1 (en) | Adaptive voltage scaling digital processing component and method of operating the same | |
US6275546B1 (en) | Glitchless clock switch circuit | |
US5315181A (en) | Circuit for synchronous, glitch-free clock switching | |
KR100421603B1 (ko) | 외부 및 내부 클록 신호로 동작되는 마이크로컴퓨터 | |
KR100231810B1 (ko) | 클럭 신호를 동적으로 발생하는 회로 및 방법 | |
KR20020039350A (ko) | 신호 에지 사이의 간격을 측정하는 장치 | |
US6292044B1 (en) | Low power glitch-free clock switch | |
US5686846A (en) | Time duration trigger | |
KR100271636B1 (ko) | 저전력용주파수검출기 | |
US5982835A (en) | Digital processing phase lock loop for synchronous digital micro-wave apparatus | |
JP4983349B2 (ja) | クロック監視回路及びルビジウム原子発振器 | |
EP1236277A1 (en) | Digital frequency monitoring | |
US6362668B1 (en) | Circuit and method for frequency generator control | |
JPS61105629A (ja) | クロツク制御方式 | |
JP2003329745A (ja) | 磁界強度検出装置 | |
US5770952A (en) | Timer that provides both surveying and counting functions | |
KR100429394B1 (ko) | 액정표시소자의 자동 모드 검출 회로 | |
CN114679158B (zh) | 周期信号发生装置、信号处理***及其周期信号发生方法 | |
KR100259353B1 (ko) | 효율적인 지연시간 측정을 위한 링 발진기 회로 | |
KR100642853B1 (ko) | 액정 표시 소자의 전원 제어 회로 | |
KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
JPH0996663A (ja) | 周期発生装置 | |
JPH0370314A (ja) | クロック断検出回路 | |
KR20230098057A (ko) | 주파수 제어 회로 및 주파수 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |