KR100269619B1 - 저전압 검출회로 - Google Patents
저전압 검출회로 Download PDFInfo
- Publication number
- KR100269619B1 KR100269619B1 KR1019980002241A KR19980002241A KR100269619B1 KR 100269619 B1 KR100269619 B1 KR 100269619B1 KR 1019980002241 A KR1019980002241 A KR 1019980002241A KR 19980002241 A KR19980002241 A KR 19980002241A KR 100269619 B1 KR100269619 B1 KR 100269619B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- current driving
- reference voltage
- temperature
- low
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 저전압 검출회로에 관한 것으로, 전류구동 인에이블 신호를 발생시키는 온도 검출부와; 상기 전류구동 인에이블 신호에 의해 활성화되는 전류구동수단과, 소정의 임계전압을 갖고 전원전압 단자로부터 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생수단과; 상기 기준전압이 입력되며, 그 출력신호가 저전압 검출신호인 시모스 인버터를 포함하여 이루어져서, 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공한다.
Description
본 발명은 저전압 검출회로에 관한 것으로, 전지를 통하여 전원을 공급받는 시스템에서 전지의 전압이 일정레벨 이하로 내려가면 이를 검출하여 소정의 로직 신호를 발생시킴으로써 낮은 전원전압으로 인하여 발생하는 시스템 오류를 방지하기 위한 저전압 검출회로에 관한 것이다.
일반적으로 노트북 컴퓨터 등과 같이 전지를 통하여 전원을 공급받는 시스템에서는 전지가 소모됨에 따라 공급되는 전원전압의 레벨이 낮아져서 시스템 동작에 요구되는 레벨의 전원전압을 공급하지 못하게 된다. 이렇게 되면 시스템이 정상적으로 동작하지 못하여 작업중인 데이타가 손실된다. 따라서 전지의 전압이 일정레벨 이하로 내려가면 이를 저전압 검출회로를 통하여 검출하여 소정의 로직 신호를 발생시킴으로써 낮은 전원전압으로 인하여 시스템 오류가 발생하기 전에 미리 데이타 백업 등과 같은 안전조치를 취할 수 있다.
도 1은 종래의 저전압 검출회로를 나타낸 도면이다. 도 1에서 전원전압(VDD)과 접지(VSS) 사이에 직렬 연결된 피모스 트랜지스터(Q1)와 두 개의 엔모스 트랜지스터(Q2)(Q3)는 기준전압 발생회로이다. 전원전압(VDD)에 연결된 피모스 트랜지스터(Q1)는 게이트가 접지되어 있기 때문에 항상 턴 온 상태이다. 두 개의 엔모스 트랜지스터(Q2)(Q3)는 게이트와 드레인이 단락되어 있다. 이 엔모스 트랜지스터(Q2)(Q3)는 매우 높은 임계전압(threshold voltage)을 갖는데, 이 임계전압이 곧 기준전압(VREF)이다. 턴 온된 피모스 트랜지스터(Q1)를 통하여 공급되는 전류에 의해 엔모스 트랜지스터(Q2)의 드레인 전압이 임계전압 이상으로 높아지면 두 개의 엔모스 트랜지스터(Q2)(Q3)가 차례로 턴 온된다. 따라서 기준전압(VREF)은 접지레벨로 된다. 접지 레벨의 기준전압(VREF)은 피모스 트랜지스터(Q4)와 엔모스 트랜지스터(Q5)로 구성된 인버터에 입력된다. 따라서 기준전압(VREF)이 접지레벨인 동안에는 인버터의 출력은 하이레벨이다.
전지가 점차 소모되어 전원전압(VDD)의 레벨이 낮아지면 피모스 트랜지스터(Q1)의 드레인 전압 역시 낮아진다. 피모스 트랜지스터(Q1)의 드레인 전압이 엔모스 트랜지스터(Q2)의 임계전압보다 낮아지면 엔모스 트랜지스터(Q2)(Q3)가 모두 턴 오프된다. 인버터의 로직 임계전압(logic threshold)을 앞서 설명한 기준전압(VREF)과 거의 일치하도록 설정하면, 엔모스 트랜지스터(Q2)가 턴 오프되었을 때 인버터는 로우레벨의 신호를 출력한다. 즉 전원전압(VDD)이 기준전압(VREF)보다 낮아지면 인버터에서는 로우레벨의 저전압 검출신호(DET)를 출력한다.
그러나 이와 같은 저전압 검출회로의 기준전압 발생회로는 매우 열악한 온도특성을 나타낸다. 즉 주변 온도의 변화에 따라 기준전압 발생회로의 전류 구동능력 또한 변화하여 기준전압 레벨을 일정하게 유지하지 못하는 것이다. 도 2는 종래의 저전압 검출회로의 온도 특성을 나타낸 그래프이다. 먼저 도 2a는 전원전압(VDD)의 변화에 따른 기준전압의 포화상태를 나타낸 것이다. 모스 트랜지스터의 특성에 따라 전원전압(VDD)이 증가하여도 기준전압(VREF)은 일정값 이상 증가하지 않는다. 그러나 주변 온도에 따라 그 포화점이 달라지는데, 실온(R)에서의 포화점보다 낮은 온도(C)에서의 포화점이 상대적으로 높은것을 알 수 있다. 반대로 실온(R)보다 높은 온도(H)에서는 포화점이 상대적으로 낮다. 이 포화점은 실제로 기준전압(VREF)의 레벨을 결정하는 것이기 때문에 이와 같은 포화점의 변화는 곧 기준전압(VREF)의 변화를 의미한다.
기준전압(VREF)의 변화는 인버터의 불안정한 동작을 유발한다. 도 2b는 온도의 변화에 따른 인버터의 스위칭 특성을 나타낸 도면이다. 도 2b에 나타낸 바와 같이 열악한 온도특성으로 인하여 기준전압이 필요이상 낮아지거나 높아지면 인버터에서 출력되는 저전압 검출신호(DET)의 논리상태 역시 변화하기 때문에 신뢰할 수 없게된다.
따라서 본 발명은 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공하는데 그 목적이 있다.
도 1은 종래의 저전압 검출회로를 나타낸 도면.
도 2는 종래의 저전압 검출회로의 온도 특성을 나타낸 그래프로서, 도 2a는 전원전압의 변화에 따른 기준전압의 포화상태를 나타낸 것이며, 도 2b는 온도의 변화에 따른 인버터의 스위칭 특성을 나타낸 도면.
도 3은 본 발명에 따른 저전압 검출회로를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
Q1∼Q24 : 모스 트랜지스터 VREF: 기준전압
DET : 저전압 검출신호 10 : 온도 검출부
TH, TR, TC: 인에이블 신호
이와 같은 목적의 본 발명은 전류구동 인에이블 신호를 발생시키는 온도 검출부와; 상기 전류구동 인에이블 신호에 의해 활성화되는 전류구동수단과, 소정의 임계전압을 갖고 전원전압 단자로부터 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생수단과; 상기 기준전압이 입력되며, 그 출력신호가 저전압 검출신호인 시모스 인버터를 포함하여 이루어진다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 3을 참조하여 설명하면 다음과 같다. 도 3은 본 발명에 따른 저전압 검출회로를 나타낸 도면이다. 온도 검출부(10)는 주변 온도를 검출하기 위한 것이다. 온도 검출부(10)에서는 모두 세 개의 인에이블 신호(TH)(TR)(TC)가 출력된다. 첫 번째 인에이블 신호(TH)는 주변온도가 실온(25℃)보다 높은 경우에 출력된다. 인에이블 신호(TR)는 주변 온도가 실온일 때 출력된다. 인에이블 신호(TC)는 주변온도가 실온보다 낮을 때 출력된다. 도 3에서는 실온을 중심으로 하여 실온보다 낮을 때와 높을 때의 세 가지 경우로 구분하였지만 필요에 따라 좀더 세분화하여 많은 수의 인에이블 신호를 출력하도록 할 수 있다.
기준전압 발생회로는 전원전압(VDD)에 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)가 병렬 연결된다. 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 온도 검출부(10)에서 출력되는 세 개의 인에이블 신호(TH)(TR)(TC)에 의해 각각 제어된다. 이 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 전류구동능력이 각각 다른데, 피모스 트랜지스터(Q11)의 전류 구동능력이 가장 작으며, 피모스 트랜지스터(Q13)의 전류구동능력이 가장 크다. 피모스 트랜지스터(Q12)의 전류구동능력은 나머지 두 개의 피모스 트랜지스터(Q11)(Q13)의 중간 정도의 값을 갖는다. 이 피모스 트랜지스터(Q12)의 전류구동능력은 실온에서 목적하는 소정의 기준전압을 발생시킬 수 있는 최적의 값으로 설계되며, 나머지 두 개의 피모스 트랜지스터(Q11)(Q13)의 전류구동능력은 이 피모스 트랜지스터(Q12)의 전류구동능력을 기준으로 결정된다. 이와 같은 피모스 트랜지스터(Q11)(Q12)(Q13)의 드레인에는 두 개의 엔모스 트랜지스터(Q14)(Q15)가 직렬 연결된다. 이 엔모스 트랜지스터(Q14)(Q15)는 게이트가 각각의 소스에 단락되어 엔모스 다이오드를 형성한다. 또한 이 두 개의 엔모스 트랜지스터(Q14)(Q15)의 임계전압은 곧 기준전압(VREF)이며, 그 값을 매우 높게 설정한다. 만약 전원전압(VDD)의 최대값이 3.3V이고 이 전원전압(VDD)이 2V 이하로 내려가는 것을 검출하고자 한다면 엔모스 트랜지스터(Q14)(Q15)의 임계전압을 2V로 설정한다. 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13) 가운데 하나가 턴 온되어 엔모스 트랜지스터(Q14)의 드레인 전압이 임계전압인 2V 이상이 되면 두 개의 엔모스 트랜지스터(Q14)(Q15)가 차례로 턴 온되어 기준전압(VREF)은 접지 전압(VSS)에 의해 로우레벨로 된다.
기준전압 발생회로의 기준전압(VREF)은 인버터에 입력된다. 인버터는 두 개의 피모스 트랜지스터와 하나의 엔모스 트랜지스터가 직렬 연결되고, 이 직렬 연결 구조가 3단으로 병렬 연결된다. 전원전압(VDD) 쪽에 연결되는 세 개의 피모스 트랜지스터(Q16)(Q17)(Q18)의 게이트는 전술한 온도 검출부(10)에서 출력되는 세 개의 인에이블 신호(TH)(TR)(TC)에 의해 각각 제어된다. 이 세 개의 피모스 트랜지스터(Q16)(Q17)(Q18) 역시 기준전압 발생회로의 경우와 마찬가지로 서로 다른 크기의 전류구동능력을 갖는다. 피모스 트랜지스터(Q16)의 전류 구동능력이 가장 작으며, 피모스 트랜지스터(Q18)의 전류구동능력이 가장 크다. 피모스 트랜지스터(Q17)의 전류구동능력은 나머지 두 개의 피모스 트랜지스터(Q16)(Q18)의 중간 정도의 값을 갖는다. 접지 전압(VSS) 쪽에 직렬 연결되는 피모스 트랜지스터와 엔모스 트랜지스터 쌍(즉, Q19와 Q20, Q21과 Q22, Q23과 Q24)은 기준전압(VREF)에 의해 제어된다. 이 트랜지스터 쌍의 출력이 곧 저전압 검출신호(DET)이다. 이 인버터의 논리임계전압은 기준전압 발생회로의 엔모스 트랜지스터(Q14)의 임계전압보다 다소 낮고, 그 차를 근소하게 설정한다.
이와 같이 구성된 본 발명의 동작과 그에 따른 작용은 다음과 같다. 온도 검출부(10)에서는 회로가 형성되어 있는 칩의 주변 온도를 검출하여 현재 온도에 따라 세 개의 인에이블 신호(TH)(TR)(TC) 가운데 하나를 선택적으로 활성화시킨다. 활성화된 인에이블 신호에 의해 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13) 가운데 하나가 턴 온되어 전원전압(VDD) 단자와 엔모스 트랜지스터(Q14)의 드레인 사이에 전류 경로를 형성한다. 이와 같이 공급된 전류는 엔모스 트랜지스터(Q14)의 드레인 전압을 상승시키며, 이 드레인 전압이 엔모스 트랜지스터(Q14)의 임계전압 이상이 되면 두 개의 엔모스 트랜지스터(Q14)(Q15)가 차례로 턴 온되어 기준전압(VREF)은 접지 전압(VSS)에 의해 로우레벨로 된다. 이 로우레벨의 기준전압(VREF)은 인버터에 의해 반전되어 하이레벨의 저전압 검출신호(DET)를 발생시킨다. 저전압 검출신호(DET)가 하이레벨인 경우는 전원전압(VDD)의 레벨이 시스템을 구동하기에 충분한 상태인 것을 의미한다.
그러나 전지가 소모됨으로써 전원전압(VDD)의 레벨이 점차 감소하여 엔모스 트랜지스터(Q14)의 임계전압 보다 낮아지면 엔모스 트랜지스터(Q14)(Q15)는 더 이상 턴 온되지 못한다. 따라서 이때의 기준전압(VREF)은 전원전압(VDD)의 레벨이 그대로 반영된다. 인버터의 논리임계전압은 엔모스 트랜지스터(Q14)의 임계전압에 대하여 근소한 차이로 낮게 설정되었기 때문에 엔모스 트랜지스터(Q14)를 턴 온시키지 못하는 레벨의 기준전압(VREF)은 인버터에서 하이레벨 입력으로 인식한다. 따라서 인버터에서 출력되는 저전압 검출신호(DET)가 로우레벨로 되어 현재의 전원전압(VDD) 레벨이 시스템을 구동하는데 필요한 충분한 레벨이 아님을 표시하게 된다.
기준전압 발생회로의 병렬 연결된 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 온도 검출부(10)에서 검출한 주변 온도에 따라 선택적으로 턴 온되는데 주변 온도가 실온(25℃)인 경우에는 피모스 트랜지스터(Q12)를 턴 온시켜서 정상적인 양의 전류가 공급되도록 한다.
주변 온도가 실온보다 높은 경우에는 피모스 트랜지스터(Q11)를 턴 온시킨다. 온도가 높아지면 반도체의 특성상 저항이 감소하여 피모스 트랜지스터(Q12)의 전류구동능력이 설계시의 값보다 커진다. 따라서 엔모스 트랜지스터(Q14)의 드레인 전압이 비정상적으로 높아져서 기준전압(VREF)이 전원전압(VDD)의 레벨을 충실히 반영하지 못한다. 따라서 이때에는 전류구동능력이 상대적으로 작은 피모스 트랜지스터(Q11)를 턴 온시켜서 공급되는 전류의 양을 제한하는 것이다.
반대로 온도가 실온보다 낮은 경우에는 피모스 트랜지스터(Q16)를 턴 온시킨다. 온도가 낮아지면 저항이 증가하므로, 전류구동능력이 상대적으로 큰 피모스 트랜지스터(Q16)를 턴 온시켜서 공급되는 전류의 양을 증가시킨다.
이와 같은 온도에 대한 전류구동능력의 보완작용에 의해 엔모스 트랜지스터(Q14)의 드레인에 나타나는 기준전압(VREF)의 레벨이 전원전압(VDD)의 변화를 충실히 반영하는 것이다.
인버터의 피모스 트랜지스터(Q16)(Q17)(Q18) 역시 기준전압 발생회로의 경우와 같은 작용을 한다. 즉 온도 변화에 따른 전류구동능력의 변화로 인하여 인버터의 논리임계전압이 변화하는 것을 방지하기 위하여 기준전압 발생회로의 피모스 트랜지스터(Q11)(Q12)(Q13)와 동일하게 동작하여 인버터의 논리임계전압이 온도 변화에 관계없이 항상 고정된 값을 갖도록 한다.
따라서 본 발명은 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공한다.
Claims (4)
- 저전압 검출회로에 있어서,전류구동 인에이블 신호를 발생시키는 온도 검출부와;상기 전류구동 인에이블 신호에 의해 활성화되는 전류구동수단과, 소정의 임계전압을 갖고 전원전압 단자로부터 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생수단과;상기 기준전압이 입력되며, 그 출력신호가 저전압 검출신호인 시모스 인버터를 포함하는 저전압 검출회로.
- 저전압 검출회로에 있어서,소정의 기준온도가 설정되고, 주변온도가 상기 기준온도보다 높으면 제 1 제어신호를 활성화시키고, 주변온도가 상기 기준온도인 경우에는 제 2 제어신호를 활성화시키며, 주변온도가 상기 기준온도보다 낮으면 제 3 제어신호를 활성화시키는 온도 검출부와;서로 다른 전류구동능력을 갖고 일단이 전원전압 단자에 연결되며 상기 제 1 내지 제 3 제어신호에 의해 각각 제어되어 상기 제 1 내지 제 3 제어신호에 따라 서로 다른 양의 전류를 공급하는 전류구동수단과, 소정의 임계전압을 갖고 상기 전류구동수단과 접지 사이에 연결되어 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압에 의해 온/오프 되어 상기 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생부와;상기 기준전압을 반전시켜서 저전압 검출신호를 발생시키는 인버터를 포함하는 저전압 검출회로.
- 청구항 2에 있어서, 상기 전류구동수단은,서로 다른 전류구동능력을 갖는 다수개의 스위칭 소자가 병렬로 연결되어, 가장 작은 전류구동능력을 갖는 제 1 스위칭 소자가 상기 제 1 제어신호에 의해 제어되고, 상기 제 1 스위칭 소자의 전류구동능력보다 다소 큰 전류구동능력을 갖는 제 2 스위칭 소자가 상기 제 2 제어신호에 의해 제어되며, 가장 큰 전류구동능력을 갖는 제 3 스위칭 소자가 상기 제 3 제어신호에 의해 제어되는 저전압 검출회로.
- 청구항 2에 있어서, 상기 인버터는,상기 제 1 제어신호가 발생하면 논리임계전압이 상승하고, 상기 제 2 제어신호가 발생하면 소정의 논리임계전압을 유지하며, 상기 제 3 제어신호가 발생하면 논리임계전압이 낮아지는 저전압 검출회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002241A KR100269619B1 (ko) | 1998-01-24 | 1998-01-24 | 저전압 검출회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002241A KR100269619B1 (ko) | 1998-01-24 | 1998-01-24 | 저전압 검출회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990066361A KR19990066361A (ko) | 1999-08-16 |
KR100269619B1 true KR100269619B1 (ko) | 2000-10-16 |
Family
ID=19532092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980002241A KR100269619B1 (ko) | 1998-01-24 | 1998-01-24 | 저전압 검출회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100269619B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100882426B1 (ko) * | 2002-06-24 | 2009-02-05 | 매그나칩 반도체 유한회사 | 전원전압 검출회로 |
-
1998
- 1998-01-24 KR KR1019980002241A patent/KR100269619B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990066361A (ko) | 1999-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
US6442090B1 (en) | Differential sensing amplifier for content addressable memory | |
US20050140405A1 (en) | Power-up circuit semiconductor memory device | |
KR0185187B1 (ko) | 반도체 장치 | |
US7417475B2 (en) | Circuit and method for generating power up signal | |
KR0153849B1 (ko) | 반도체 집적회로 | |
KR19990084474A (ko) | 저전력 정적 램의 셀 구조 | |
IE54336B1 (en) | Volgate level detecting circuitry | |
US6961270B2 (en) | Power-up circuit in semiconductor memory device | |
KR100452333B1 (ko) | 파워 업 신호 발생기 | |
KR19990029191A (ko) | 저전압 동작 특성이 개선된 반도체 집적 회로 장치 | |
KR100293012B1 (ko) | 반도체장치및그의입력회로와출력회로 | |
KR100308195B1 (ko) | 반도체 메모리 장치의 감지 증폭기 회로 | |
KR100403341B1 (ko) | 파워-업 신호 발생회로 | |
KR100269619B1 (ko) | 저전압 검출회로 | |
KR960003531B1 (ko) | 고속 전류 감지 증폭기 | |
US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
KR20070079018A (ko) | 반도체 기억 장치 | |
JPH10163852A (ja) | 半導体装置の入出力回路 | |
KR0126254B1 (ko) | 반도체 메모리 장치의 데이터 입력 버퍼 | |
JPH07141894A (ja) | 保護回路 | |
US20020017688A1 (en) | Semiconductor memory circuit | |
KR100223501B1 (ko) | 반도체 집적 회로 | |
KR0167261B1 (ko) | 전원공급 제어회로 | |
EP0757352B1 (en) | Threshold detecting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |