KR100269334B1 - 반도체장치의 배선 형성방법 - Google Patents
반도체장치의 배선 형성방법 Download PDFInfo
- Publication number
- KR100269334B1 KR100269334B1 KR1019980036093A KR19980036093A KR100269334B1 KR 100269334 B1 KR100269334 B1 KR 100269334B1 KR 1019980036093 A KR1019980036093 A KR 1019980036093A KR 19980036093 A KR19980036093 A KR 19980036093A KR 100269334 B1 KR100269334 B1 KR 100269334B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- wiring
- interlayer insulating
- polishing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000005498 polishing Methods 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 16
- 239000002002 slurry Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000007800 oxidant agent Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000007517 polishing process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 silicon oxy nitride Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 배선 형성 방법에 관해 개시한다. 본 발명에 따른 배선 형성 방법은 배선 형성용 다마신 영역을 층간 절연막 및 폴리싱 스토퍼막의 이중막내에 형성한다. 다음에 다마신 영역을 매립하는 배선물질막을 형성한 후, 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거한다. 본 발명에 따르면, 평평한 표면 및 일정한 두께를 지니는 다마신 배선을 형성할 수 있으므로 배선 저항이 균일하게 되어 신뢰도 높은 반도체 장치를 제조할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 화학 기계적 폴리싱을 이용한 반도체 장치의 배선 형성 방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 소자의 디자인 룰의 축소는 불가피하다. 그러나 소자의 디자인 룰의 축소는 모든 디멘젼에 대해 동일 비율로 이루어지지 않는다. 즉 횡방향의 치수중에서 층간절연층의 두께와 배선층의 두께는 각각 내압, 기생용량, 전류용량 및 배선저항등을 고려해야 하기 때문에 디자인 룰의 변화에 비례하여 축소시키는 것은 불가능하다. 이 때문에 어스펙트 비는 증대하고 표면요철은 점차 커지게 된다.
이러한 요철의 존재는 기판과 마스크 사이에 간격의 불균일성을 초래하고, 투영렌즈의 초점심도의 한계를 넘는 등, 원하는 패턴정밀도를 얻을 수 없게 하는 원인이 된다. 따라서 요철부를 부분적으로 완화시키기 위한 방법으로 평탄화 공정이 필수적으로 요구되고 있다.
평탄화 방법으로는 BPSG(borophosphosilicate glass) 리플로우(reflow), 스핀온글라스(spin on glass; SOG) 에치백(etch back), 및 화학 기계적 폴리싱(chemical mechanical polishing) 방법 등이 있다. 이 중에서, 화학 기계적 폴리싱 방법은 슬러리(slurry)와 패드의 마찰력을 이용하여 글로벌(global) 평탄화를 달성하는 방법으로서, 리플로우 공정이나 에치백 공정으로 달성할 수 없는 넓은 공간영역의 글로벌 평탄화 및 저온 평탄화 공정을 달성할 수 있다는 장점이 있다.
화학 기계적 폴리싱 방법은 층간 절연막의 평탄화뿐만 아니라 배선 형성 공정에서도 활용되고 있다. 예를 들면, 절연막을 식각하여 콘택홀이나 비아(via)홀과 같은 개구부를 형성하고 개구부를 도전물질로 매립한 후, 절연막 상의 과도한 도전물질을 화학 기계적 폴리싱 방법으로 제거함으로써 개구부를 도전물질로 채운다. 이러한 방법에 의해 형성되는 배선으로서 다마신(Damascene) 배선이나, 콘택 플러그(Plug)를 들 수 있다. 이처럼 화학 기계적 폴리싱 공정을 배선 형성에 적용할 경우, 콘택홀이나 비아홀의 어스펙트 비(aspect ratio)의 증가로 인한 단차 도포성 불량으로 야기되는 문제점을 방지할 수 있다.
그런데 다마신 배선을 형성하기 위한 화학 기계적 폴리싱 진행시, 다마신 영역이 형성되어 있는 절연막, 예컨대 산화막에 대한 다마신 배선 물질, 예컨대 텅스텐막의 폴리싱 선택비(약 7:1)가 작기 때문에 웨이퍼내의 폴리싱양이 균일하지 않게 된다. 따라서, 형성된 다마신 배선의 두께가 불균일해져서 배선의 저항이 불균일하고 특정 지점에서 국부적으로 저항이 높아져 반도체 장치의 신뢰도를 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 화학 기계적 폴리싱 방법을 사용하여 균일한 두께의 다마신 배선을 형성하는 반도체 장치의 배선 형성 방법을 제공하는 것이다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 장치의 배선 형성 방법을 설명하기 위한 공정 중간 단계 구조물들의 단면도들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 먼저, 반도체 기판상에 층간 절연막 및 폴리싱 스토퍼막을 차례대로 형성한다. 다음에 상기 폴리싱 스토퍼막을 관통하고 상기 층간 절연막의 일부 영역내에 배선 형성용 다마신 영역을 형성한다. 이어서, 상기 다마신 영역을 매립할 수 있는 두께로 상기 폴리싱 스토퍼막상에 배선 물질막을 형성한 후, 상기 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거하여, 다마신 영역내에 평평한 표면 및 일정한 두께를 지니는 다마신 배선을 형성한다.
본 발명의 다른 태양에 따르면, 먼저 상기 반도체 기판상에 도전 부재를 형성한다. 다음에 도전 부재가 형성된 기판 전면에 층간 절연막 및 폴리싱 스토퍼막을 차례대로 형성한 후, 상기 폴리싱 스토퍼막을 관통하고 상기 층간 절연막의 일부 영역내에 배선 형성용 다마신 영역과 상기 폴리싱 스토퍼막과 상기 층간 절연막을 관통하여 상기 도전 부재를 노출시키는 개구부를 형성한다. 이어서, 상기 다마신 영역과 상기 개구부를 매립할 수 있는 정도의 두께로 배선 물질막을 형성한 후, 상기 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거하여, 상기 다마신 영역내에는 평평한 표면 및 일정한 두께를 지니는 다마신 배선을 상기 개구부내에는 콘택 플러그를 형성한다.
본 발명에 있어서, 상기 화학 기계적 폴리싱 단계시 상기 폴리싱 스토퍼막에 대한 상기 배선 물질막의 화학 기계적 폴리싱 선택비는 15:1 이상인 것이 바람직하다.
따라서, 상기 폴리싱 스토퍼막은 질화막 또는 테트라 에틸 오르소 규산염막을 사용하여 형성하고 상기 배선 물질막은 텅스텐을 사용하여 형성한다. 그리고, 상기 층간 절연막은 산화막을 사용하여 형성한다.
상기 화학 기계적 폴리싱 단계는 알루미나 연마제 및 질산 철 산화제를 포함하는 슬러리를 사용하여 실시하는 것이 바람직하다.
본 발명에 따르면, 균일한 두께의 다마신 배선을 형성할 수 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었다. 또한 어느 한 막이 다른 막 또는 기판위에 존재하는 것으로 지칭될 때, 다른 막 또는 기판 바로 위에 있을 수도 있고, 층간막이 존재할 수도 있다. 도면에서 동일 참조 부호는 동일 부재를 나타낸다.
도1을 참조하면, 통상의 방법으로 P형 또는 N형의 반도체 기판(10)상에 게이트 전극(22)과 드레인 영역(23) 및 소오스 영역(24)으로 구성된 트랜지스터(25)를 형성한다. 트랜지스터(25)가 형성된 기판의 전면에 제1층간 절연막(30)을 형성한다. 제1층간 절연막(30)은 10000Å 내지 15000Å 두께로 형성한다. 제1층간 절연막(30)은 유동성 있는 절연물, 예컨대 BPSG(borophosphosilicate glass), PSG(phosphosilicate glass), BSG(borosilicate glass) 등과 같은 불순물이 도우프된 산화물을 증착하여 형성하거나, HTO(high temperature oxide), LTO(low temperature oxide)등과 같은 불순물이 도우프되지 않은 산화물(Undoped Silicate Glass)를 이용하여 형성할 수 있다. 이어서 화학 기계적 폴리싱 공정을 이용하여 요철이 존재하는 제1층간 절연막(30)의 상부 표면을 평탄하게 한다.
다음에 제1층간 절연막(30)의 전면에 폴리싱 스토퍼막(40)을 형성한다. 폴리싱 스토퍼막(40)은 제1층간 절연막(30)보다 낮은 화학 기계적 폴리싱 율을 지니는 물질로 형성한다. 특히, 후속 공정에서 형성되는 배선 물질막을 폴리싱시 폴리싱 스토퍼막(40)에 대한 배선 물질막의 폴리싱 선택비가 큰 물질로 형성한다. 따라서, 실리콘 산화 질화막(silicon oxy nitride) 또는 실리콘 질화막(silicon nitride)과 같은 질화막이 사용되거나 테트라 에틸 오르소 규산염막(tetraethylortho silicate)이 사용될 수 있다. 폴리싱 스토퍼막(40)은 500Å∼1000Å의 두께로 형성한다.
도2를 참조하면, 폴리싱 스토퍼막(40)이 형성된 결과물 상에 다마신 배선이 형성될 영역을 노출시키는 포토레지스트 패턴(50)을 형성한 다음, 포토레지스트 패턴(50)을 식각마스크로 하여 폴리싱 스토퍼막(40)과 제1층간 절연막(30)을 식각하여 폴리싱 스토퍼막(40)을 관통하여 제1층간 절연막(30)의 일부 영역내에 다마신 영역(55)을 형성한 후, 포토레지스트 패턴(50)을 제거한다.
도3을 참조하면, 콘택 플러그가 형성될 영역을 노출시키는 포토레지스트 패턴(60)을 형성한다. 이어서, 포토레지스트 패턴(60)을 식각마스크로 하여 폴리싱 스토퍼막(40)과 제1층간 절연막(30)을 식각하여 트랜지스터의 소오스(24) 영역을 노출시키는 개구부(65)를 형성한 후, 포토레지스트 패턴(60)을 제거한다.
도4를 참조하면, 다마신 영역(55)과 개구부(65)가 형성된 결과물 전면에 다마신 영역(55)과 개구부(65)를 완전히 매립할 수 있을 정도의 두께로 배선 물질막(70), 예컨대 텅스텐막을 형성한다. 또한, 배선 물질막(70)을 형성하기 전, 다마신 영역(55)과 개구부(65)가 형성된 결과물 전면에 질화티타늄과 같은 내화 금속(refractory metal)을 증착하여 장벽금속층(도시되지 않음)을 형성하는 것이 바람직하다.
도5를 참조하면, 배선 물질막(70)에 대한 화학 기계적 폴리싱 공정을 수행하여 폴리싱 스토퍼막(40)상에 형성된 배선 물질막을 제거함으로써 다마신 영역(55)을 매립하는 다마신 배선(80)과 개구부를 매립하는 콘택 플러그(90)를 형성한다.
화학 기계적 폴리싱 공정시 폴리싱 스토퍼막(40)에 대한 배선 물질막(70)의 폴리싱 선택비는 제1층간 절연막(30)에 대한 배선 물질막(70)의 폴리싱 선택비보다 큰 것이 바람직하다. 따라서, 폴리싱 스토퍼막(40)에 대한 배선 물질막(70)의 폴리싱 선택비는 15:1 이상인 것이 바람직하다.
화학 기계적 폴리싱 공정은 슬러리 내부의 화학 성분의 작용에 의해 배선 물질막(70)의 표면상에 화학적인 반응이 일어나서 산화막을 형성하고, 이렇게 형성된 산화막은 요철부의 가장 상부에서부터 슬러리내의 연마제에 의한 마멸 현상에 의해 기계적으로 제거되는 메카니즘으로 실시된다. 그러므로 화학 기계적 폴리싱 공정시 사용되는 슬러리는 알루미나 연마제와 질산 철 산화제를 포함하는 것이 바람직하며, 특히 알루미나 연마제와 질산 철 산화제의 양을 조절함으로써 폴리싱 스토퍼막(40)에 대한 배선 물질막(70)의 선택비를 증가시킬 수 있다.
이렇게 고선택비로 배선 물질막(70)을 화학 기계적 폴리싱하기 때문에 다마신 배선(80) 및 콘택 플러그(90)의 두께가 균일하게 형성된다.
도6을 참조하면, 다마신 배선(80)과 콘택 플러그(90)가 형성된 결과물 전면에, 절연물 예컨대 산화물을 증착하여 제2 층간절연막(100)을 형성하고, 사진식각공정을 이용하여 콘택 플러그(90)의 일부를 노출시키는 비아홀(110)을 형성한다. 계속해서, 결과물 전면에 배선 물질막, 예컨대 알루미늄을 증착한 후 패터닝함으로써 상기 콘택 플러그(90)와 접속되는 배선(120)을 형성한다.
상기 금속 배선(64)은 콘택 플러그(60)를 통해 소오스 영역(24)과 전기적으로 접속되어 스토리지 전극을 형성한다.
본 발명에 따르면, 다마신 영역이 형성되는 층간 절연막상에 폴리싱 스토퍼막을 형성한다. 따라서, 폴리싱 스토퍼막을 관통하여 층간 절연막내에 형성된 다마신 영역내에 배선 물질을 매립한 후 화학 기계적 폴리싱 공정을 실시하면 폴리싱 스토퍼막에 대한 배선 물질막의 화학 기계적 폴리싱 선택비가 크기 때문에 균일한 두께의 다마신 배선을 형성할 수 있다.
Claims (13)
- 반도체 기판을 제공하는 단계;상기 반도체 기판상에 층간 절연막을 형성하는 단계;상기 층간 절연막상에 폴리싱 스토퍼막을 형성하는 단계;상기 폴리싱 스토퍼막을 관통하고 상기 층간 절연막의 일부 영역내에 배선 형성용 다마신 영역을 형성하는 단계;상기 다마신 영역을 매립할 수 있는 두께로 상기 폴리싱 스토퍼막상에 배선 물질막을 형성하는 단계; 및상기 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거하여, 다마신 영역내에 평평한 표면 및 일정한 두께를 지니는 다마신 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제1항에 있어서, 상기 화학 기계적 폴리싱 단계시 상기 폴리싱 스토퍼막에 대한 상기 배선 물질막의 화학 기계적 폴리싱 선택비는 15:1 이상인 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제2항에 있어서, 상기 폴리싱 스토퍼막은 질화막 또는 테트라 에틸 오르소 규산염막을 사용하여 형성하고 상기 배선 물질막은 텅스텐을 사용하여 형성하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제3항에 있어서, 상기 층간 절연막은 산화막을 사용하여 형성하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법
- 제1항에 있어서, 상기 화학 기계적 폴리싱 단계는 알루미나 연마제를 포함하는 슬러리를 사용하여 실시하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제1항에 있어서, 상기 화학 기계적 폴리싱 단계는 질산 철 산화제를 포함하는 슬러리를 사용하여 실시하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 반도체 기판을 제공하는 단계;상기 반도체 기판상에 도전 부재를 형성하는 단계;상기 도전 부재가 형성된 반도체 기판 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막상에 폴리싱 스토퍼막을 형성하는 단계;상기 폴리싱 스토퍼막을 관통하고 상기 층간 절연막의 일부 영역내에 배선 형성용 다마신 영역과 상기 폴리싱 스토퍼막과 상기 층간 절연막을 관통하여 상기 도전 부재를 노출시키는 개구부를 형성하는 단계;상기 다마신 영역과 상기 개구부를 매립할 수 있는 정도의 두께로 배선 물질막을 형성하는 단계; 및상기 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거하여, 상기 다마신 영역내에는 평평한 표면 및 일정한 두께를 지니는 다마신 배선을 상기 개구부내에는 콘택 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제7항에 있어서, 상기 화학 기계적 폴리싱 단계시 상기 폴리싱 스토퍼막에 대한 상기 배선 물질막의 화학 기계적 폴리싱 선택비는 15:1 이상인 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제8항에 있어서, 상기 폴리싱 스토퍼막은 질화막 또는 테트라 에틸 오르소 규산염막을 사용하여 형성하고 상기 배선 물질막은 텅스텐을 사용하여 형성하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제9항에 있어서, 상기 층간 절연막은 산화막을 사용하여 형성하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법
- 제7항에 있어서, 상기 화학 기계적 폴리싱 단계는 알루미나 연마제를 포함하는 슬러리를 사용하여 실시하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 제7항에 있어서, 상기 화학 기계적 폴리싱 단계는 질산 철 산화제를 포함하는 슬러리를 사용하여 실시하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
- 반도체 기판을 제공하는 단계;상기 반도체 기판상에 트랜지스터를 형성하는 단계;상기 트랜지스터가 형성된 반도체 기판 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막상에 질화막 또는 테트라 에틸 오르소 규산염을 사용하여 폴리싱 스토퍼막을 형성하는 단계;상기 폴리싱 스토퍼막을 관통하고 상기 층간 절연막의 일부 영역내에 배선 형성용 다마신 영역과 상기 폴리싱 스토퍼막과 상기 층간 절연막을 관통하여 상기 트랜지스터의 소오스 영역을 노출시키는 개구부를 형성하는 단계;상기 다마신 영역과 상기 개구부를 매립할 수 있는 두께로 상기 폴리싱 스토퍼막상에 텅스텐막을 형성하는 단계; 및상기 배선 물질막을 화학 기계적 폴리싱하여 상기 폴리싱 스토퍼막상에 형성된 상기 배선물질막을 제거하여, 다마신 영역내에 평평한 표면 및 일정한 두께를 지니는 다마신 배선 및 상기 개구부내에 플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 배선의 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036093A KR100269334B1 (ko) | 1998-09-02 | 1998-09-02 | 반도체장치의 배선 형성방법 |
| JP11245355A JP2000091340A (ja) | 1998-09-02 | 1999-08-31 | 半導体装置の配線形成方法 |
| US09/388,998 US20020001877A1 (en) | 1998-09-02 | 1999-09-01 | Interconnect formation in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036093A KR100269334B1 (ko) | 1998-09-02 | 1998-09-02 | 반도체장치의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000018489A KR20000018489A (ko) | 2000-04-06 |
| KR100269334B1 true KR100269334B1 (ko) | 2000-10-16 |
Family
ID=19549335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036093A KR100269334B1 (ko) | 1998-09-02 | 1998-09-02 | 반도체장치의 배선 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020001877A1 (ko) |
| JP (1) | JP2000091340A (ko) |
| KR (1) | KR100269334B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020143562A1 (en) * | 2001-04-02 | 2002-10-03 | David Lawrence | Automated legal action risk management |
| AU2003241313A1 (en) | 2002-04-23 | 2003-11-10 | Roger Williams Hospital | Compositions and methods for stem cell delivery |
| JP4573022B2 (ja) * | 2003-08-27 | 2010-11-04 | セイコーエプソン株式会社 | 液体噴射ヘッドユニット |
| JP2012054453A (ja) | 2010-09-02 | 2012-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1998
- 1998-09-02 KR KR1019980036093A patent/KR100269334B1/ko not_active IP Right Cessation
-
1999
- 1999-08-31 JP JP11245355A patent/JP2000091340A/ja active Pending
- 1999-09-01 US US09/388,998 patent/US20020001877A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001877A1 (en) | 2002-01-03 |
| JP2000091340A (ja) | 2000-03-31 |
| KR20000018489A (ko) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380087B1 (en) | CMP process utilizing dummy plugs in damascene process | |
| US6030896A (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US6180514B1 (en) | Method for forming interconnect using dual damascene | |
| KR100269334B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100539444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| KR100265772B1 (ko) | 반도체 장치의 배선구조 및 그 제조방법 | |
| US7037821B2 (en) | Method for forming contact of semiconductor device | |
| KR100461334B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| KR101021176B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR100539443B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20020119618A1 (en) | Method for forming contacts of memory devices using an etch stop layer | |
| KR100307561B1 (ko) | 반도체소자의 금속배선 형성방법_ | |
| US20020055250A1 (en) | Dielectric structure and method for minimizing erosion during chemical mechanical polishing of metals | |
| KR100431815B1 (ko) | 반도체소자의 제조방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100574912B1 (ko) | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 | |
| KR100485180B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100565432B1 (ko) | 반도체 장치의 트랜지스터 및 그 제조 방법 | |
| CN115547920A (zh) | 制造半导体器件的方法 | |
| KR20000043568A (ko) | 반도체 메모리 소자의 캐패시터 형성방법 | |
| KR20000001036A (ko) | 화학-기계적 폴리싱 공정을 이용한 다층 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |