KR100268313B1 - 반도체소자분리용마스크및이를이용한반도체소자의제조방법 - Google Patents

반도체소자분리용마스크및이를이용한반도체소자의제조방법 Download PDF

Info

Publication number
KR100268313B1
KR100268313B1 KR1019980004933A KR19980004933A KR100268313B1 KR 100268313 B1 KR100268313 B1 KR 100268313B1 KR 1019980004933 A KR1019980004933 A KR 1019980004933A KR 19980004933 A KR19980004933 A KR 19980004933A KR 100268313 B1 KR100268313 B1 KR 100268313B1
Authority
KR
South Korea
Prior art keywords
device isolation
mask
semiconductor device
isolation region
alignment
Prior art date
Application number
KR1019980004933A
Other languages
English (en)
Other versions
KR19990070199A (ko
Inventor
이진서
이동윤
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980004933A priority Critical patent/KR100268313B1/ko
Publication of KR19990070199A publication Critical patent/KR19990070199A/ko
Application granted granted Critical
Publication of KR100268313B1 publication Critical patent/KR100268313B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체 소자 분리 영역을 형성하기 위해 네 모서리에 서로 다른 모양의 상단 좌측용 정렬키(UL), 상단 우측용 정렬키(UR), 하단 좌측용 정렬키(LL) 및 하단 우측용 정렬키(LR)가 형성되어 있는 네모 고리 모양의 소자 분리 영역을 가지는 반도체 소자 분리용 마스크를 반복적으로 상하 또는 좌우로 이동하면서 분할 노광한다. 마스크를 아래로 이동하는 경우에는, 소자 분리 영역의 상변에 형성되어 있는 정렬키(UL, UR)가 이전 노광시의 소자 분리 영역의 하변에 형성되어 있는 정렬키(LL, LR)와 포개지도록 마스크를 정렬한다. 또한, 마스크를 오른쪽으로 이동하는 경우에는, 소자 분리 영역의 좌변에 형성되어 있는 정렬키(UL, LL)가 이전 노광시의 소자 분리 영역의 우변에 형성되어 있는 정렬키(UR, LR)와 서로 포개지도록 정렬한다. 따라서, 가장자리를 제외한 나머지 위치의 네 개의 정렬키(UR, UL, LL, LR)는 적어도 한 번씩은 중첩하게 되며, 이를 통하여 웨이퍼의 반도체 소자 분리 영역에는 정렬 보정용 패턴이 형성된다. 이때, 정렬 보정용 패턴의 모양과 크기를 측정하여 반도체 소자 분리용 마스크의 정렬을 정확하게 할 수 있다.

Description

반도체 소자 분리용 마스크 및 이를 이용한 반도체 소자의 제조 방법
본 발명은 반도체 소자 분리용 마스크에 관한 것으로서, 더욱 상세하게는, 웨이퍼에 다수의 반도체 소자가 차지하는 영역을 분리하기 위해 사용되는 반도체 소자 분리용 마스크에 관한 것이다.
일반적으로 반도체 소자의 제조 방법 중 사진 공정에서 하나의 웨이퍼에 도포되어 있는 감광막을 노광시킬 때 패턴이 형성되어 있는 마스크를 상하 좌우로 이동시키면서 분할 노광을 실시한다.
웨이퍼에 형성되는 전자 회로를 평면적으로 살펴보면 반도체 소자가 위치하는 액티브 영역(active region)과 액티브 영역을 정의하며 각 소자를 분리하는 소자 분리 영역으로 구분된다. 액티브 영역에는 N형 또는 P형의 불순물로 도핑되어 있는 다수의 도핑 영역이 형성되어 있으며, 이러한 도핑 영역들은 배선을 통하여 외부와 연결된다.
이때, 사진 공정을 실시함에 있어 다수의 도핑 영역들이 서로 정확히 정렬되고 정렬 노광기에 장착된 마스크의 위치 및 렌즈의 초점이 정확해야 하는데, 이를 확인하기 위해서 마스크에 정렬키를 만들어 웨이퍼에 정렬키를 형성하고, 이러한 정렬키를 통하여 다수의 도핑 영역들은 서로 정렬되면서 형성된다.
이와 같이, 정렬키를 이용하면 다수의 도핑 영역은 서로 정렬되며, 정렬 측정용 장비를 통하여 이들의 정렬 정확도를 측정할 수 있다.
이때, 모든 도핑 영역들은 가장 먼저 형성되는 소자 분리 영역을 기준으로 정렬하게 된다. 따라서, 소자 분리 영역이 정확히 정렬되어야만 그 후에 형성되는 층 또는 영역들이 올바르게 정렬된다.
그러나, 소자 분리 영역을 형성할 때에는 기준이 되는 정렬키가 없기 때문에 소자 분리 영역을 형성하기 위해 사용되는 마스크의 회전, 렌즈의 초점 및 패턴의 정렬의 어긋남 정도를 정확하게 알 수 없다.
본 발명에 과제는 웨이퍼에 형성되는 소자 분리 영역을 정렬하기 위한 소자 분리용 마스크를 제공하기 위한 것이다.
도 1은 본 발명의 실시예에 따른 반도체 소자 분리용 마스크의 구조를 도시한 평면도이고,
도 2는 도 1에서 상단 우측용 정렬키를 상세하게 도시한 상세도이고,
도 3은 도 1에서 상단 좌측용 정렬키를 상세하게 도시한 상세도이고,
도 4는 도 1에서 하단 우측용 정렬키를 상세하게 도시한 상세도이고,
도 5는 도 1에서 하단 좌측용 정렬키를 상세하게 도시한 상세도이고,
도 6은 도 1은 반도체 소자 분리용 마스크를 통하여 웨이퍼의 소자 분리 영역에 형성되어 있는 정렬용 패턴을 도시한 평면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 반도체 소자 분리용 마스크에는 활성 영역을 정의하며 활성 영역의 둘레에 형성되어 있는 소자 분리 영역에 다수의 정렬키가 형성되어 있다.
이러한 본 발명에 따른 반도체 소자 분리용 마스크를 이용하여 웨이퍼에 소자 분리 영역을 형성기 위해서는 분할 노광시 정렬키를 포개지도록 정렬하여 마스크를 정렬시킨다.
이때, 활성 영역이 네모 모양인 경우에 소자 분리 영역은 네모 고리 모양이 되며, 정렬키는 소자 분리 영역의 네 모서리 부분에 각각 형성되어 있다.
이러한 본 발명에 따른 반도체 소자 분리형 마스크를 상하 또는 좌우로 이동하면서 웨이퍼에 소자 분리 영역을 형성하는데, 이때 네 개의 정렬키 중 한 변에 형성되어 있는 정렬기와 다른 변에 형성되어 있는 정렬키와 포개지도록 정렬한다. 그러면, 상하 또는 좌우로 이동하면서 네 개의 정렬키는 모두 포개지게 되며, 서로 다른 모양의 패턴을 가지는 정렬키들의 노광을 통하여 웨이퍼에는 정렬용 패턴이 형성된다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자 분리용 마스크 및 이를 이용한 반도체 소자의 제조 방법의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 소자 분리용 마스크의 구조를 도시한 평면도이다.
도 1에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 소자 분리용 마스크는 투명한 기판(100) 중앙부에 네모 모양으로 반도체 소자의 도핑층이 형성될 액티브 영역(10)이 형성되어 있다. 액티브 영역(10)의 둘레에는 액티브 영역(10)을 정의하는 네모 모양의 소자 분리 영역(20)이 형성되어 있으며, 소자 분리 영역(20)의 네 모서리에는 네 개의 정렬키(30)가 형성되어 있다. 여기서, 네 개의 정렬키(30)는 상단 좌측용 정렬키(UL), 상단 우측용 정렬키(UR), 하단 좌측용 정렬키(LL) 및 하단 우측용 정렬키(LR)로 이루어져 있다. 소자 분리 영역(20) 둘레의 빗금친 부분(40)은 노광할 때 빛을 차단하는 부분이다.
이러한 본 발명의 실시예에 따른 반도체 소자 분리형 마스크를 이용한 반도체 소자의 제조 방법에서는 반복적으로 상하 또는 좌우로 마스크를 이동하면서 웨이퍼의 상부에 일정한 간격으로 소자 분리 영역을 형성하게 된다. 예를 들어, 마스크를 아래로 이동하는 경우에는, 소자 분리 영역(20)의 상변에 형성되어 있는 정렬키(UL, UR)가 이전 노광시의 소자 분리 영역(20)의 하변에 형성되어 있는 정렬키(LL, LR)와 서로 포개지도록 마스크를 정렬한다. 반대로, 마스크를 아래로 이동하는 경우에는, 소자 분리 영역(20)의 하변에 형성되어 있는 정렬키(LL, LR)가 이전 노광시의 소자 분리 영역(20)의 상변에 형성되어 있는 정렬키(UL, UR)와 서로 포개지도록 마스크를 정렬한다. 또한, 마스크를 오른쪽으로 이동하는 경우에는, 소자 분리 영역(20)의 좌변에 형성되어 있는 정렬키(UL, LL)가 이전 노광시의 소자 분리 영역(20)의 우변에 형성되어 있는 정렬키(UR, LR)와 서로 포개지도록 이동시킨다. 따라서, 가장자리를 제외하면 네 개의 정렬키(UR, UL, LL, LR)는 적어도 한 번씩은 중첩하게 된다.
만약, 본 발명의 실시예에 따른 반도체 소자 분리용 마스크를 이용하여 웨이퍼에 소자 분리 영역을 형성하는 경우에 오정렬이 발생할 수 있는데, 이를 다음과 같이 두 가지로 나누어 볼 수 있다.
첫째는, 네 개의 정렬키(UR, UL, LL, LR)는 서로 완전히 어긋난 경우이다. 이때, 네 개의 정렬키(UR, UL, LL, LR)는 완전히 포개지지 않는다.
이와 같이, 네 개의 정렬키(UR, UL, LL, LR)가 서로 중첩되지 않고 완전히 어긋나는 경우에는 정렬 측정용 장비를 이용하여 오정렬의 정도를 쉽게 측정할 수 있다.
한편, 미세하게 오정렬이 발생하여 네 개의 정렬키(UR, UL, LL, LR)가 일부만 중첩된 경우라면, 네 개의 정렬키(UR, UL, LL, LR)에 서로 다른 모양의 패턴을 형성하고, 웨이퍼에 이들이 중첩되어 형성된 패턴의 모양 또는 크기를 측정하여 어긋난 정도를 측정할 수 있다. 이러한 과정을 통하여 반도체 소자 분리용 마스크의 정렬을 정확하게 할 수 있다.
이에 대하여 예를 들어 상세하게 설명하면 다음과 같다.
우선, 서로 다른 모양의 패턴이 형성되어 있는 상단 좌측용 정렬키(UL), 상단 우측용 정렬키(UR), 하단 좌측용 정렬키(LL) 및 하단 우측용 정렬키(LR)에 대하여 상세하게 설명하면 다음과 같다.
도 2는 도 1에서 상단 우측용 정렬키를 상세하게 도시한 상세도이다.
도 2에서 보는 바와 같이, 상단 우측용 정렬키(UR)에는 상부 및 하부 가장자리에 위치를 표시하는 4개의 위치 표시 영역(51, 52, 53, 54, 55, 56, 57, 58)이 각각 일정한 간격으로 가로로 형성되어 있다. 하부 위치 표시 영역(52, 54, 56, 58)과 왼쪽부터 첫 번째 및 세 번째 상부 위치 표시 영역(51, 55)에는 빛을 차단할 수 있는 제1 차단막(60)이 위치 표시 영역(51, 52, 54, 55, 56, 58) 전면에 각각 형성되어 있다. 또한, 왼쪽에서 두 번째 및 네 번째 상부 위치 표시 영역(53, 57)에는 상단 우측을 표시하는 "UR"이라는 글자 모양이 빛을 차단할 수 있는 물질로 각각 형성되어 있다.
또한 상부 및 하부 위치 표시 영역(51, 52, 53, 54, 55, 56, 57, 58)들 사이에는 네 개의 제2 차단막(70)이 네모 모양으로 두 개씩 두 줄로 형성되어 있다. 하부 위치 표시 영역(52, 54, 56, 58)에 인접한 좌하 및 우하 두 개의 제2 차단막(70)은 한 변의 길이가 L1인 정사각형 모양으로 형성되어 있으며, "UR" 글자 모양에 인접한 좌상 및 우상 두 개의 제2 차단막(70)은 동일한 모양이며 각각 제1 부분(71)과 제2 부분(72)으로 분리되어 형성되어 있다. 여기서, 제 1부분(71)은 한 변의 길이가 L2인 정사각형 모양으로 형성되어 있으며, 제2 부분(72)은 제1 부분(71)의 둘레에 사각 고리 모양으로 형성되어 있으며, 제2 부분(72)의 바깥쪽 각 변 길이는 L3이며, 폭은 L4이다.
도 3은 도 1에서 상단 좌측용 정렬키를 상세하게 도시한 상세도이다.
도 3에서 보는 바와 같이, 전체적인 구조는 도2와 동일하다.
반면, 도 2와 다르게 왼쪽에서 네 번째 하부 위치 표시 영역(58)과 첫 번째 상부 위치 표시 영역(51)에는 상단 좌측을 표시하는 "UL"이라는 글자 모양이 각각 형성되어 있으며, 나머지 위치 표시 영역(52, 53, 54, 55, 56, 57)에는 제1 차단막(60)이 전면적으로 형성되어 있다.
또한, 네 개의 제2 차단막(70) 중 "UL" 글자 모양에 인접한 좌상 및 우하 두 개의 제2 차단막(70)은 다른 모양이며 제1 부분(71)과 제2 부분(72)으로 분리되어 형성되어 있다. 여기서, 좌상의 제2 차단막(70)의 제2 부분(72)은 한 변의 길이가 L1인 정사각형 고리 모양으로 형성되어 있으며, 제2 부분(72)의 중앙에 한 변의 길이가 L5인 개구부가 형성되어 있다. 제1 부분(71)은 한 변의 길이가 L6인 정사각형 모양으로 제2 부분(72)의 개구부 중앙에 형성되어 있다. 또한, 우하의 제2 차단막(70)의 제1 부분(71)과 제2 부분(72)은 도 2의 제2 차단막(70)의 제1 부분(71)과 제2 부분(72)과 동일한 크기와 모양으로 형성되어 있다.
나머지 대각선 방향으로 마주하는 두 개의 제2 차단막(70)은 한 변의 길이가 L1인 정사각형 모양으로 형성되어 있다.
도 4는 도 1에서 하단 우측용 정렬키를 상세하게 도시한 상세도이다.
도 4에서 보는 바와 같이, 전체적인 구조는 도 2 및 도 3과 동일하다.
반면, 도 2 및 도 3과 다르게 왼쪽에서 세 번째 상부 위치 표시 영역(55)과 왼쪽에서 두 번째 하부 위치 표시 영역(54)에는 하단 우측을 표시하는 "LR"이라는 글자 모양이 각각 형성되어 있으며, 나머지 위치 표시 영역(51, 52, 53, 56, 57, 58)에는 제1 차단막(60)이 형성되어 있다.
또한, "LR" 글자 모양에 인접한 우상 및 좌하 두 개의 제2 차단막(70)은 서로 다른 모양이며 제1 부분(71)과 제2 부분(72)으로 분리되어 형성되어 있으며, 이 중에서 우상 제2 차단막(70)은 도 3에서 좌상 제2 차단막(70)과 동일한 크기 및 모양으로 형성되어 있으며, 좌하의 제2 차단막(70)은 도 3에서 우하의 제2 차단막(70)과 동일한 크기 및 모양으로 형성되어 있다.
도 5는 도 1에서 하단 좌측용 정렬키를 상세하게 도시한 상세도이다.
도 5에서 보는 바와 같이, 전체적인 구조는 도 2, 도 3 및 도 4와 동일하다.
반면, 도 2, 도 3 및 도 4와 다르게 왼쪽에서 첫 번째 하부 위치 표시 영역(52)과 세 번째 하부 위치 표시 영역(56)에는 하단 좌측을 표시하는 "LL"이라는 글자 모양이 각각 형성되어 있으며, 나머지 위치 표시 영역(51, 53, 54, 55, 57, 58)에는 제1 차단막(60)이 형성되어 있다.
또한, 글자 모양 "LL"에 인접한 좌하 및 우하 두 개의 제2 차단막(70)은 도 4에서 우상의 제2 차단막(70)과 동일한 모양으로 형성되어 있다.
이러한 네 개의 정렬키(UR, UL, LR, LL)의 중첩을 통하여 웨이퍼의 소자 분리 영역에는 정렬용 패턴이 형성되며, 이러한 패턴에 대하여 상세하게 설명하면 다음과 같다.
도 6은 도 1의 반도체 소자 분리용 마스크를 통하여 웨이퍼의 소자 분리 영역에 형성되어 있는 정렬용 패턴을 도시한 평면도로서, 도 2 내지 도 5의 정렬키가 정확하게 한 지점에서 정렬되어 만들어진 패턴이다.
도 6에서 보는 바와 같이, 웨이퍼에 형성되어 있는 정렬용 패턴(300)은 도 2 내지 도 5에 도시한 정렬키(UR, UL, LL, LR)를 중첩시킨 모양으로서, 각 정렬 보정용 패턴(700)은 도 2 내지 도 5에서 두 개의 부분(71, 72)으로 이루어진 서로 다른 모양의 두 개의 제2 차광막(70) 패턴이 중첩된 모양이 된다.
상부 및 하부 가장자리에 형성된 4개의 위치 표시 영역(500)에는 각각 위치를 표시하는 "UL", "UR", "LR" 및 "LL" 글자 모양의 패턴이 형성되어 있다. 또한, 상부 위치 표시 영역(500)과 하부 위치 표시 영역(500) 사이에는 4개의 정렬 보정용 패턴(700)이 동일한 모양으로 형성되어 있다.
여기서, 정렬 보정용 패턴(700)의 제1 부분(710)은 한 변의 길이가 L6인 정사각형 모양이 된다. 또한, 정렬 보정용 패턴(700)의 제2 부분(720)이 정의하는 개구부는 한 변의 길이가 L3-2*L4인 정사각형 모양이 되며, 제2 부분(720)의 한 변의 길이는 L3이 되며, 그 폭은 L4가 된다.
이때, 도 2 내지 도 5에서 L5는 L2보다 크거나 같고 L3-2*L4보다 작아야한다. 만약, L5가 L2보다 작으면, 정렬 보정용 패턴(700)의 제1 부분(710)과 제2 부분(720) 사이에는 사각 고리 모양의 다른 패턴이 추가로 형성된다.
도 2 내지 도 5의 정렬키가 오정렬되었다면, 정렬 보정용 패턴(700)의 모양과 크기가 다르게 형성된다.
따라서, 정렬 측정용 장비를 이용하여 정렬 보정용 패턴(700)의 모양과 크기를 측정하고, 측정한 자료를 통하여 반도체 소자의 제조 공정 중 가장먼저 형성되는 반도체 소자 분리 영역의 오정렬을 보정할 수 있다.
따라서, 정렬키를 가지는 본 발명에 따른 반도체 소자 분리형 마스크 및 이를 이용한 반도체 소자의 제조 방법에서는 정렬키를 포개지도록 정렬하여 웨이퍼에 가장 먼저 반도체 분리 영역을 정확하게 정렬하면서 형성할 뿐아니라, 이에 따라 반도체 소자 분리 영역을 기준으로 형성되는 다른 도핑층들의 정렬을 보다 정확하게 형성할 수 있다. 특히, 정렬키의 패턴을 통하여 형성되는 정렬 보정용 패턴의 모양과 크기를 측정하여 정렬의 정확도를 향상시킬 수 있다.

Claims (10)

  1. 투명한 기판,
    상기 투명한 기판의 중앙부에 형성되어 있는 액티브 영역,
    상기 액티브 영역의 둘레에 형성되어 상기 액티브 영역을 정의하며, 서로 다른 모양을 가지는 다수의 정렬키가 형성되어 있는 네모 고리 모양의 반도체 소자 분리 영역을 포함하는 반도체 소자 분리용 마스크.
  2. 제1항에서,
    상기 정렬키는 상기 네모 고리 모양의 반도체 소자 분리 영역의 네 변에 각각 하나씩 형성되어 있는 반도체 소자 분리용 마스크.
  3. 제2항에서,
    상기 정렬키는 상기 반도체 소자 분리 영역의 네 모서리에 각각 형성되어 있는 반도체 소자 분리용 마스크.
    <
  4. 소자 분리 영역에 다수의 정렬키가 형성되어 있는 소자 분리용 마스크를 이용하여 기판 위에 형성되어 있는 감광막을 1차 노광하는 단계,
    상기 마스크를 이동하는 단계,
    상기 1차 노광시의 일부 정렬키의 위치에 상기 정렬키의 일부가 위치하도록 상기 마스크를 정렬하는 단계,
    상기 마스크를 이용하여 상기 감광막을 2차 노광하는 단계를 포함하는 반도체 소자의 제조 방법.
  5. 제4항에서,
    상기 소자 분리 영역은 네모 고리 모양인 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 정렬키는 상기 네모 고리 모양의 네 변에 각각 형성되어 있는 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 정렬키는 상기 반도체 소자 분리 영역의 네 모서리에 각각 형성되어 있는 반도체 소자의 제조 방법.
  8. 제7항에서,
    상기 이동 단계에서 상기 마스크를 아래로 이동하는 경우에는, 상기 소자 분리 영역의 상변에 형성되어 있는 두 개의 정렬키를 상기 1차 노광 단계에서 상기 소자 분리 영역의 하변에 형성되어 있는 두 개의 정렬키의 위치에 정렬하는 반도체 소자의 제조 방법.
  9. 제8항에서,
    상기 이동 단계에서 상기 마스크를 오른쪽으로 이동하는 경우에는, 상기 소자 분리 영역의 좌변에 형성되어 있는 두 개의 정렬키를 상기 1차 노광 단계에서 상기 소자 분리 영역의 우변에 형성되어 있는 두 개의 정렬키의 위치에 정렬하는 반도체 소자의 제조 방법.
  10. 제9항에서,
    상기 각 정렬키는 서로 다른 모양인 반도체 소자의 제조 방법.
KR1019980004933A 1998-02-18 1998-02-18 반도체소자분리용마스크및이를이용한반도체소자의제조방법 KR100268313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004933A KR100268313B1 (ko) 1998-02-18 1998-02-18 반도체소자분리용마스크및이를이용한반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004933A KR100268313B1 (ko) 1998-02-18 1998-02-18 반도체소자분리용마스크및이를이용한반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19990070199A KR19990070199A (ko) 1999-09-15
KR100268313B1 true KR100268313B1 (ko) 2000-11-01

Family

ID=19533267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004933A KR100268313B1 (ko) 1998-02-18 1998-02-18 반도체소자분리용마스크및이를이용한반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100268313B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321442B1 (ko) * 1999-12-31 2002-03-18 황인길 반도체 제조 공정에서의 오버레이 측정 방법
KR100644067B1 (ko) * 2004-12-22 2006-11-10 동부일렉트로닉스 주식회사 웨이퍼의 얼라인먼트 모니터링 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127551A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 露光パターンの検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127551A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 露光パターンの検査方法

Also Published As

Publication number Publication date
KR19990070199A (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
EP3652588B1 (en) Method for the alignment of photolithographic masks, corresponding process for manufacturing integrated circuits in a wafer of semiconductor material and corresponding optical photolithography system
US4849313A (en) Method for making a reticle mask
US6146796A (en) Liquid crystal display and a manufacturing method thereof
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
KR100315911B1 (ko) 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
CN113066715B (zh) 光罩组件、图形化掩膜及其形成方法、有源区的形成方法
JP2013033870A (ja) 半導体デバイスおよびその製造方法
US6815128B2 (en) Box-in-box field-to-field alignment structure
US6878506B2 (en) Method for manufacturing semiconductor device
KR100268313B1 (ko) 반도체소자분리용마스크및이를이용한반도체소자의제조방법
KR102555785B1 (ko) 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지
CN113075857B (zh) 光掩膜图案的处理方法、处理装置和光掩膜版
CN114256209A (zh) 一种大尺寸芯片设计版图结构
US20070298329A1 (en) Photomask and method for using the same
JP2694267B2 (ja) カラーフィルタの製造方法
JP2003248329A (ja) 半導体装置及びその製造方法
KR100564541B1 (ko) 정렬 보정용 오버레이 키를 구비하는 마스크 및 이를 이용한 정
KR100307222B1 (ko) 마스크 프레임
US5871889A (en) Method for elimination of alignment field gap
JPH0466346B2 (ko)
CN117806126A (zh) 光学基板结构与其制造方法
JPS6334266Y2 (ko)
CN117826525A (zh) 掩膜版及其布局方法、芯片的排版图形
KR20000004190A (ko) 포토 마스크용 얼라인 키
JPH04218047A (ja) 縮小投影露光装置用レティクル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee