KR100268170B1 - Resonance tunneling hot electron transistor - Google Patents

Resonance tunneling hot electron transistor Download PDF

Info

Publication number
KR100268170B1
KR100268170B1 KR1019970072767A KR19970072767A KR100268170B1 KR 100268170 B1 KR100268170 B1 KR 100268170B1 KR 1019970072767 A KR1019970072767 A KR 1019970072767A KR 19970072767 A KR19970072767 A KR 19970072767A KR 100268170 B1 KR100268170 B1 KR 100268170B1
Authority
KR
South Korea
Prior art keywords
layer
quantum well
barrier layer
resonant tunneling
conductive
Prior art date
Application number
KR1019970072767A
Other languages
Korean (ko)
Other versions
KR19990053176A (en
Inventor
김경옥
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970072767A priority Critical patent/KR100268170B1/en
Publication of KR19990053176A publication Critical patent/KR19990053176A/en
Application granted granted Critical
Publication of KR100268170B1 publication Critical patent/KR100268170B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE: A resonant tunneling hot-electron transistor is provided to increase the peak to valley current ratio and decrease the consumption of power by enlarging the effect of the resonant tunneling so that the increasing of peak current, the low valley current and the low peak current voltage are achieved. CONSTITUTION: A collector layer(2) of a conducting type and a collector barrier layer(3) of a non-conducting type are formed on the substrate(1). The first base layer(4) of a conducting type, the first resonant tunneling quantum well(15) of a non-conducting type and the second base layer(8) of a conducting type are formed on the collector barrier layer(3). By depositing the first quantum barrier layer(5), the first quantum well layer(6) and the second quantum barrier layer(7) in turns, the first resonant tunneling quantum well(15) is formed. By depositing the first spacer layer(9) of a non-conducting type, the second resonant tunneling quantum well(16) of a non-conducting type and the second spacer layer(13) of a non-conducting type, an emitter barrier layer is formed on the second base layer(8). By depositing the third quantum barrier layer(10), the second quantum well layer(11) and the fourth quantum barrier layer(12) in turns, the second resonant tunneling quantum well(16) is formed. An emitter layer(14) of a conducting type is formed on the emitter barrier layer.

Description

공진 터널링 핫-일렉트론 트랜지스터Resonant Tunneling Hot-Electron Transistors

본 발명은 반도체 이질접합 공진 터널링 핫-일렉트론 트랜지스터(resonant tunneling hot-electron transistor; RHET)에 관한 것으로, 특히 비도전형 양자 우물(quantum well) 구조와 양자 우물 구조의 전후에 스페이서층(spacer layer)을 형성하여 에미터의 전자 투사 장벽층(electron injecting barrier layer)을 형성하고, 양자 우물 구조와 양자 우물 구조의 전후에 도전층을 형성하여 베이스층(base)을 형성하므로써 공진 터널링(resonant tunneling)의 증가에 의한 피크 전류의 증가, 밸리 전류의 감소 및 이에 따른 피크 대 밸리 전류비(peak to valley current ratio: 이하 PVR이라 함)을 증가시켜 소자의 낮은 동작 전압의 특성을 갖는 개선된 고속 스위칭 장치 및 논리 장치로 응용 가능한 공진 터널링 핫-일렉트론 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor heterojunction resonant tunneling hot-electron transistors (RHETs), in particular a spacer layer before and after the non-conductive quantum well structure and the quantum well structure. To form an electron injecting barrier layer of the emitter, and to form a base layer by forming a conductive layer before and after the quantum well structure and the quantum well structure, thereby increasing the resonant tunneling. Improved fast switching device and logic with low operating voltage characteristics of the device by increasing peak current, decreasing valley current, and hence peak to valley current ratio (hereinafter referred to as PVR). The present invention relates to a resonant tunneling hot-electron transistor applicable to a device.

최근 수년동안 분자 빔 에피택시(MBE), 금속 유기 화합물 증착법(MOCVD) 등의 반도체 성장기술이 발전함에 따라 이질접합 구조(hetero structure)를 사용하는 반도체 장치들의 개발이 활성화되어 왔다. 이러한 GaAs/AlAs, GaAs/GaAlAs, InAs/GaSb, InAs/ZnTe 등과 같은 이질접합 구조의 밴드 정렬(band line-up)로 인한 양자우물 구조에서 나타나는 전자들의 양자속박 준위(quantum confined states)를 통한 전자의 공진 터널링 효과(resonant tunneling effect)에 대해 지대한 관심들이 집중되고, 이에 대한 연구가 진행되고 있다.In recent years, as semiconductor growth technologies such as molecular beam epitaxy (MBE) and metal organic compound deposition (MOCVD) have been developed, development of semiconductor devices using heterostructures has been activated. Electrons through quantum confined states of electrons appearing in quantum well structures due to band line-up of heterojunction structures such as GaAs / AlAs, GaAs / GaAlAs, InAs / GaSb, InAs / ZnTe There is a great deal of interest in the resonant tunneling effect of, and research on this is underway.

이러한 공진 터널링을 이용한 전자의 빠른 이동 효과와 대단히 짧은 천이 시간은 소자의 테라(Tera)급 작동을 가능하게 할 수 있다. 특히, 공진 터널링을 통한 전류의 NDR(negative differential resistance) 특성은 그들의 빠른 스위칭 시간(switching time)과 낮은 전력 소모(dissipation) 때문에 초고속(ultra-high speed) 스위칭 장치(swiching device), 마이크로파 소자(microwave device) 및 논리 소자(logic device)로의 응용등 기술적 중요성을 가지고 있다. 또한 이러한 공진 터널링 소자들은 집적회로(IC)의 트랜지스터의 수를 줄일 수 있게 한다.The fast movement effect of electrons and the extremely short transition time using such resonant tunneling may enable tera-grade operation of the device. In particular, the negative differential resistance (NDR) characteristic of current through resonant tunneling is due to their fast switching time and low power dissipation, resulting in ultra-high speed switching devices, microwaves devices and their application to logic devices. These resonant tunneling elements also make it possible to reduce the number of transistors in an integrated circuit (IC).

그러므로, 이러한 NDR을 가진 반도체 장치들에서의 높은 피크 전류(peak current)와 낮은 밸리 전류, 이에 따른 높은 PVR의 성취(achievement)와 낮은 동작 전압의 성취등은 소자의 고속 성능(performance) 개선 및 집적회로의 성능 개선에 중요하다.Therefore, high peak currents and low valley currents in semiconductor devices with such NDRs, resulting in high PVR achievements and low operating voltages, result in faster device performance and integration. It is important for improving the performance of the circuit.

따라서, 본 발명은 소자의 고속 성능 개선 및 집적회로의 성능 개선을 위하여 공진 터널링(resonant tunneling) 효과를 증대시켜 이로 인한 피크 전류(peak current)의 증가, 낮은 밸리 전류 및 낮은 피크 전류 전압의 구현에 의한 높은 PVR, 저전력 소모를 성취하므로써 전자의 고속 동작이 가능하도록 하여 개선된 스위칭 장치 및 논리 장치로 응용할 수 있는 공진 터널링 핫-일렉트론 트랜지스터를 제공함에 그 목적이 있다.Accordingly, the present invention increases the resonant tunneling effect for the high speed performance of the device and the performance of the integrated circuit, thereby increasing peak current, low valley current, and low peak current voltage. It is an object of the present invention to provide a resonant tunneling hot-electron transistor that can be applied to an improved switching device and a logic device by enabling high-speed operation of electrons by achieving high PVR and low power consumption.

상술한 목적을 달성하기 위한 본 발명은 기판 상부에 순차적으로 형성된 도전형 콜렉터층 및 비도전형 콜렉터 장벽층과, 상기 비도전형 콜렉터 장벽층 상부에 순차적으로 형성된 제 1 도전형 베이스층, 제 1 비도전형 공진 터널링 양자 우물 구조 및 제 2 도전형 베이스층과, 상기 제 2 도전형 베이스층 상부에 제 1 비도전형 스페이서층, 제 2 비도전형 공진 터널링 양자 우물 구조 및 제 2 비도전형 스페이서층이 순차적으로 적층되어 형성된 에미터 장벽층과, 상기 에미터 장벽층 상부에 형성된 도전형 에미터층을 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a conductive collector layer and a non-conductive collector barrier layer sequentially formed on the substrate, the first conductive base layer, a first non-conductive type sequentially formed on the non-conductive collector barrier layer A resonant tunneling quantum well structure and a second conductive base layer, and a first nonconductive spacer layer, a second nonconductive resonant tunneling quantum well structure and a second nonconductive spacer layer are sequentially stacked on the second conductive base layer. And an emitter barrier layer formed thereon, and a conductive emitter layer formed on the emitter barrier layer.

도 1은 본 발명의 일 실시 예에 따른 공진 터널링 핫-일렉트론 트랜지스터의 단면도.1 is a cross-sectional view of a resonant tunneling hot-electron transistor according to an embodiment of the present invention.

도 2(a) 내지 도 2(c)는 본 발명에 따른 공진 터널링 핫-일렉트론 트랜지스터에 전압을 가했을 때 각 층내에서 도전 밴드의 최저 준위를 나타내는 에너지 밴드.2 (a) to 2 (c) are energy bands showing the lowest levels of conductive bands in each layer when voltage is applied to the resonant tunneling hot-electron transistor according to the present invention.

도 3(a) 및 도 3(b)는 본 발명의 다른 실시 예에 따른 공진 터널링 핫-일렉트론 트랜지스터에서 베이스층의 양자 우물이 한 개 이상의 속박 준위를 가질 경우와 베이스층이 두 개 이상의 언커플드(uncoupled) 양자 우물로 이루어질 경우의 에너지 밴드.3 (a) and 3 (b) show a case in which a quantum well of a base layer has one or more bond levels and a base layer of two or more uncouples in a resonant tunneling hot-electron transistor according to another embodiment of the present invention. Energy band in the case of an uncoupled quantum well.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1 : 기판 2, C : 도전형 콜렉터층1: substrate 2, C: conductive collector layer

3 : 콜렉터 장벽층 4, B1 : 제 1 도전형 베이스층3: collector barrier layer 4, B1: first conductivity type base layer

5 : 제 1 양자 장벽층 6 : 제 1 양자 우물층5: first quantum barrier layer 6: first quantum well layer

7 : 제 2 양자 장벽층 8, B2 : 제 2 도전형 베이스층7: second quantum barrier layer 8, B2: second conductivity type base layer

9, S1 : 제 1 스페이서층 10 : 제 3 양자 장벽층9, S1: first spacer layer 10: third quantum barrier layer

11 : 제 2 양자 우물층 12 : 제 4 양자 장벽층11: second quantum well layer 12: fourth quantum barrier layer

13, S2 : 제 2 스페이서층 14, E : 도전형 에미터층13, S2: second spacer layer 14, E: conductive emitter layer

15 : 제 1 비도전형 공진 터널링 양자 우물15: first non-conductive resonant tunneling quantum well

16 : 제 2 비도전형 공진 터널링 양자 우물16: second non-conductive resonant tunneling quantum well

EF: 페르미 에너지 준위E F : Fermi Energy Level

VCE: 에미터 콜렉터 간 전압V CE : Voltage between emitter collector

VBE: 에미터 베이스간 전압V BE : Emitter Base-to-Base Voltage

EcI: 에미터 물질 도전밴드 최소치E cI : Minimum emitter material conduction band

Vr: 피크 전류시의 공진 터널링 전압V r : Resonant tunneling voltage at peak current

Vor: 밸리 전류시의 비공진 터널링 전압V or : Non-resonant tunneling voltage at valley current

QW-I : 에미터 장벽층의 양자 우물QW-I: Quantum Well of Emitter Barrier Layer

QW-Ⅱ : 베이스층의 양자 우물QW-II: Quantum Well of Base Layer

EQI: 에미터 장벽층의 양자 우물(QW-I)내 전자의 양자 속박 에너지 준위E QI : Quantum confinement energy level of electrons in the quantum well (QW-I) of the emitter barrier layer

EQiiI: 베이스층의 양자 우물(QW-II)내 전자의 양자 속박 에너지 준위E QiiI : Quantum confinement energy level of electrons in the quantum well (QW-II) of the base layer

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 공진 터널링 핫-일렉트론 트랜지스터(RHET)의 단면도이다. 기판(Substrate)(1) 상부에 도전형 콜렉터층(2), 비도전형(도우핑 되지 않은) 콜렉터 장벽층(3)이 형성된다. 비도전형 콜렉터 장벽층(3) 상부에 제 1 도전형 베이스층(4), 제 1 비도전형 공진 터널링 양자 우물 구조(15), 제 2 도전형 베이스층(8)이 형성된다. 제 1 비도전형 공진 터널링 양자 우물 구조(15)는 제 1 양자 장벽층(5), 제 1 양자 우물층(6) 및 제 2 양자 장벽층(7)이 순차적으로 적층되어 형성된다. 그리고, 제 2 도전형 베이스층(8) 상부에 에미터 장벽층이 형성되는데, 제 1 비도전형 스페이서층(9), 제 2 비도전형 공진 터널링 양자 우물 구조(16)및 제 2 비도전형 스페이서층(13)이 적층되어 형성된다. 제 2 비도전형 공진 터널링 양자 우물 구조(16)은 제 3 양자 장벽층(10), 제 2 양자 우물층(11) 및 제 4 양자 장벽층(12)이 순차적으로 적층되어 형성된다. 에미터 장벽층 상부에 도전형 에미터층(14)이 형성된다.1 is a cross-sectional view of a resonant tunneling hot-electron transistor (RHET) according to an embodiment of the present invention. A conductive collector layer 2 and a non-conductive (undoped) collector barrier layer 3 are formed on the substrate 1. The first conductive base layer 4, the first non-conductive resonant tunneling quantum well structure 15, and the second conductive base layer 8 are formed on the non-conductive collector barrier layer 3. The first non-conductive resonant tunneling quantum well structure 15 is formed by sequentially stacking a first quantum barrier layer 5, a first quantum well layer 6, and a second quantum barrier layer 7. An emitter barrier layer is formed on the second conductive base layer 8, the first nonconductive spacer layer 9, the second nonconductive resonant tunneling quantum well structure 16, and the second nonconductive spacer layer. 13 is laminated | stacked and formed. The second non-conductive resonant tunneling quantum well structure 16 is formed by sequentially stacking the third quantum barrier layer 10, the second quantum well layer 11, and the fourth quantum barrier layer 12. A conductive emitter layer 14 is formed over the emitter barrier layer.

도 2(a) 내지 도 2(c)는 본 발명에 따른 공진 터널링 핫-일렉트론 트랜지스터에 전압을 가했을 때 각 층내에서 도전 밴드의 최저 준위를 나타내는 에너지 밴드(Schematic energy diagram)이다.2 (a) to 2 (c) are energy bands (Schematic energy diagram) showing the lowest level of the conductive band in each layer when voltage is applied to the resonant tunneling hot-electron transistor according to the present invention.

도 2(a)는 열평형 상태에서의 공진 터널링 핫-일렉트론 트랜지스터의 구조층들의 에너지 밴드이다.Figure 2 (a) is the energy band of the structural layers of the resonant tunneling hot-electron transistor in the thermal equilibrium state.

도 2(b)는 열평형 상태에서 베이스 에미터간 전압(VBE)이 공진 터널링 전압(Vr)일 경우 에미터 장벽층의 양자 우물 구조(QW-I)의 전자의 양자 속박 준위(EQI)와 베이스층의 양자 우물 구조(QW-II)의 전자의 양자 속박 준위(EQII)가 정렬(align, line-up)되고, 이를 통한 이중 공진 터널링이 일어나 피크 전류가 뚜렷하게 증가한다.FIG. 2 (b) shows the quantum confinement level (E QI ) of electrons of the quantum well structure (QW-I) of the emitter barrier layer when the base emitter voltage (V BE ) is the resonance tunneling voltage (V r ) in the thermal equilibrium state. ) And the quantum confinement level (E QII ) of the electrons of the quantum well structure (QW-II) of the base layer are aligned and line-up, resulting in a double resonance tunneling resulting in a marked increase in peak current.

도 2(c)는 베이스 에미터간 전압(VBE)이 비공진 터널링 전압(off-resonant voltage)(Vor)일 경우 공진 터널링 핫-일렉트론 트랜지스터의 동작 상태를 설명하기 위한 에너지 밴드의 예이다. QW-I의 바닥 준위(ground state)와 정렬된 QW-Ⅱ의 바닥 준위(ground state)를 통과하는 공진 터널링 피크 전류가 크게 증가하는 반면, 밸리 전압시 밸리 전류도 크게 감소하게 된다. 즉, 낮은 피크 전압과 증가된 피크 전류가 유도되며 밸리 전류가 감소되어, 개선된 PVR을 얻을 수 있어 소자의 고속 작동을 증가시키고, 소자의 스위칭 특성을 개선시켜 성능 좋은 논리 소자로의 응용이 가능하게 된다. 양자 우물 속박 준위들은 양자 우물층들의 넓이와 양자 장벽층의 높이에 의해 조정된다. 또한 비도전형 스페이서층(즉, 전위 변화 흡수층, 완충층)의 자유도에 의해 피크 전압의 조절에 활용 할 수 있다. 에미터 장벽층의 비도전형 스페이서층은 페르미 에너지와 정렬된 양자 속박 준위를 통해 공진 터널링이 일어날 수 있도록 그 넓이를 조정할 수 있는 자유도를 준다. 이 스페이서층(전위 변화 흡수층)의 위치는 공진 터널링 이중 장벽 구조의 전과후, 혹은 전 또는 후에 각각 놓일 수 있다. 스타크 쉬프트(Stark shift)에 의한 전자의 양자 속박 준위들의 정렬은 각 양자 우물층의 넓이 조합과 스페이서층들의 넓이에 의해 정해진다. 또한 본 구조는 양자 우물의 낮은 속박 준위의 선택에 의해 전자의 산란을 줄일 수 있다.FIG. 2C is an example of an energy band for explaining an operating state of a resonant tunneling hot-electron transistor when the base emitter voltage V BE is an off-resonant voltage V or . While the resonance tunneling peak current passing through the ground state of QW-II aligned with the ground state of QW-I is greatly increased, the valley current is also greatly reduced at valley voltage. That is, low peak voltage and increased peak current are induced and valley current is reduced, resulting in improved PVR, which increases the device's high-speed operation and improves the device's switching characteristics, making it an effective logic device. Done. Quantum well confinement levels are adjusted by the width of the quantum well layers and the height of the quantum barrier layer. In addition, the degree of freedom of the non-conductive spacer layer (that is, the potential change absorbing layer and the buffer layer) can be utilized to adjust the peak voltage. The non-conductive spacer layer of the emitter barrier layer gives the degree of freedom to adjust the width so that resonant tunneling can occur through quantum confinement levels aligned with Fermi energy. The position of this spacer layer (potential change absorbing layer) may be placed before or after, or before or after the resonant tunneling double barrier structure, respectively. The alignment of the electron quantum confinement levels by Stark shift is determined by the width combination of each quantum well layer and the width of the spacer layers. In addition, the present structure can reduce scattering of electrons by selecting a low binding level of a quantum well.

도 3(a) 및 도 3(b)는 본 발명의 다른 실시 예에 따른 공진 터널링 핫-일렉트론 트랜지스터에서 베이스층의 양자 우물이 한 개 이상의 속박 준위를 가질 경우와 베이스층이 두 개 이상의 언커플드(uncoupled) 양자 우물로 이루어질 경우의 에너지 밴드이다.3 (a) and 3 (b) show a case in which a quantum well of a base layer has one or more bond levels and a base layer of two or more uncouples in a resonant tunneling hot-electron transistor according to another embodiment of the present invention. The energy band in the case of an uncoupled quantum well.

즉, 도 3(a)는 본 발명에 따른 공진 터널링 핫-일렉트론 트랜지스터에서 베이스층의 양자 우물이 한 개 이상의 속박 준위를 가질 때의 예이며, 도 3(b)는 베이스층이 한 개의 양자 우물 구조 대신, 두 개 이상의 언커플드(uncoupled) 양자 우물 구조들로 이루어진 예이다. 여기서, PVR과 피크 전류의 값에 중요한 역할을 하는 제 3 공진 터널링 양자 우물의 위치는 에미터 장벽층의 양자 우물들의 속박 준위들 사이의 커플링(coupling)이 약하도록 정해져야 한다. 기존의 대칭적 이중 장벽 공진 터널링 구조에 비하여 두 개 이상의 양자 우물 속박 준위들의 조정의 자유도에 의하여 다양성이 제공된다. 즉, 양자 속박 준위들의 갯수 증가, 전자의 양자 우물층들의 비대칭적 조합(asymmetric combination)은 스타크 쉬프트(Stark shift) 효과에 의해 다양한 다중 레벨(multi-level)의 배합(combination)의 정렬이 가능하게 된다. 두 개 이상의 양자 속박 준위를 가진 공진 터널링 구조를 이용할 경우, 두 개 이상의 정렬된 양자 속박 준위를 통한 공진 터널링으로 다중 전류 피크(multi current peak)들이 가능하게 된다.That is, Fig. 3 (a) is an example when the quantum well of the base layer has one or more bond levels in the resonant tunneling hot-electron transistor according to the present invention, and Fig. 3 (b) shows that the base layer has one quantum well. Instead of a structure, it is an example consisting of two or more uncoupled quantum well structures. Here, the position of the third resonant tunneling quantum well, which plays an important role in the value of the PVR and peak current, should be determined so that the coupling between the binding levels of the quantum wells of the emitter barrier layer is weak. Diversity is provided by the degree of freedom of adjustment of two or more quantum well confinement levels compared to conventional symmetric double barrier resonant tunneling structures. In other words, the increase in the number of quantum confinement levels and the asymmetric combination of the quantum well layers of electrons enable the alignment of various multi-level combinations by the Stark shift effect. do. When using a resonant tunneling structure having two or more quantum bond levels, multiple current peaks are possible by resonant tunneling through two or more aligned quantum bond levels.

상술한 바와 같이 본 발명에 의한 반도체 이질 접합 공진 터널링 핫-일렉트론 트랜지스터(RHET)는 전자의 양자 속박 준위들의 정렬과 이를 이용한 이중 공진 터널링 효과에 의해 전자의 공진 터널링 효과를 증대시켜 피크 전류를 증가시키고 낮은 밸리 전류를 구현할 수 있으며, 이로 인해 PVR의 증가가 유도되는 장치로 개선된 초고속 스위치, 고주파 진동자(high frequency oscillator), 새로운 기능의 고속 논리 장치(digital logic) 등으로 응용할 수 있으며, 소자의 성능이 개선 될 수 있다. 비도전형 스페이서층을 이용한 에미터 투사 양자 속박 준위의 조정에 의해 결정되는 투사 에너지는 베이스 영역에서의 인터밸리 산란(intervalley scattering) 효과, 너무 높은 전자 에너지에 의한 애벌런치(avalanche) 효과등을 피할수 있게 된다. 또한 낮은 피크 전압 및 전자의 산란을 감소 시킬수 있도록 디자인의 자유도를 증가 시킬 수 있어 기존의 핫-일렉트론 트랜지스터의 성능을 개선 시킬 수 있으므로 초고속 논리 장치 및 스위칭 장치등으로 응용할 수 있다. 특히 종래의 공진 터널링 핫-일렉트론 트랜지스터의 문제점인 낮은 전류 이득과 낮은 콜렉터 전류의 PVR등의 문제점을 개선시킬 수 있다. 여기서 공진 터널링 양자 우물 구조의 변수, 즉 위치 변화, 이종 접합 물질들의 선택에 따른 양자 우물 양자 준위의 변화 및 양자 우물 준위 갯수의 변화(multi levels) 등에 따라 새로운 형태의 다양한 반도체 장치의 테일러링(Tailoring)이 가능하다. 즉, 이러한 테일러링에 의해 전자의 양자 속박 준위들의 스타크 쉬프트(Stark shift)에 의한 정렬(alignment)의 조합(combination)을 조정 함으로써 멀티 피크(multi-peaks)의 형성이 가능하고, 이로 인해 논리 소자의 갯수를 줄일 수 있는 고속 논리 기능 소자로 응용할 수 있다.As described above, the semiconductor heterojunction resonant tunneling hot-electron transistor (RHET) according to the present invention increases the peak current by increasing the resonant tunneling effect of electrons by the alignment of the quantum bond levels of the electrons and the double resonant tunneling effect using the same. Low valley currents can be realized, which can lead to increased PVR applications, such as improved ultrafast switches, high frequency oscillators, and new features of high-speed digital logic. This can be improved. Projection energy, determined by the adjustment of emitter projection quantum confinement levels using non-conductive spacer layers, avoids intervalley scattering effects in the base region, avalanche effects due to too high electron energy, and the like. Will be. In addition, it is possible to increase the degree of freedom of design to reduce the low peak voltage and electron scattering can improve the performance of the existing hot-electron transistors can be applied to ultra-high speed logic devices and switching devices. In particular, problems such as low current gain and low collector current PVR, which are problems of conventional resonant tunneling hot-electron transistors, can be improved. Tailoring of a variety of semiconductor devices in a new form according to the variables of the resonant tunneling quantum well structure, that is, the position change, the change of the quantum well quantum well level according to the selection of heterojunction materials, and the multi levels of the quantum well level. This is possible. In other words, by tailoring the combination of alignment due to the Stark shift of the electron quantum bond levels by such tailoring, it is possible to form multi-peaks, thereby It can be applied as a high-speed logic function device that can reduce the number.

Claims (3)

기판 상부에 순차적으로 형성된 도전형 콜렉터층 및 비도전형 콜렉터 장벽층과,A conductive collector layer and a non-conductive collector barrier layer sequentially formed on the substrate, 상기 비도전형 콜렉터 장벽층 상부에 순차적으로 형성된 제 1 도전형 베이스층, 제 1 비도전형 공진 터널링 양자 우물 구조, 제 2 도전형 베이스층과,A first conductive base layer, a first non-conductive resonant tunneling quantum well structure, and a second conductive base layer sequentially formed on the non-conductive collector barrier layer; 상기 제 2 도전형 베이스층 상부에 제 1 비도전형 스페이서층, 제 2 비도전형 공진 터널링 양자 우물 구조 및 제 2 비도전형 스페이서층이 순차적으로 적층되어 형성된 에미터 장벽층과,An emitter barrier layer formed by sequentially stacking a first non-conductive spacer layer, a second non-conductive resonance tunneling quantum well structure, and a second non-conductive spacer layer on the second conductive base layer; 상기 에미터 장벽층 상부에 형성된 도전형 에미터층을 포함하여 이루어진 것을 특징으로 하는 공진 터널링 핫-일렉트론 트랜지스터.And a conductive type emitter layer formed on the emitter barrier layer. 제 1 항에 있어서, 상기 제 1 및 제 2 비도전형 공진 터널링 양자 우물 구조는 양자 장벽층, 양자 우물층 및 양자 장벽층이 순차적으로 적층되어 형성된 것을 특징으로 하는 공진 터널링 핫-일렉트론 트랜지스터.The resonant tunneling hot-electron transistor of claim 1, wherein the first and second non-conductive resonant tunneling quantum well structures are formed by sequentially stacking a quantum barrier layer, a quantum well layer, and a quantum barrier layer. 제 1 항에 있어서, 상기 제 2 비도전형 공진 터널링 양자 우물 구조는 양자 장벽층, 양자 우물층, 양자 장벽층, 양자 우물층이 순차적으로 적층된 두 개 이상의 언커플드 양자 우물 구조인 것을 특징으로 하는 공진 터널링 핫-일렉트론 트랜지스터.The quantum well structure of the second non-conductive resonant tunneling quantum well structure is characterized in that the quantum barrier layer, quantum well layer, quantum barrier layer, two or more uncoupled quantum well structure sequentially stacked A resonant tunneling hot-electron transistor.
KR1019970072767A 1997-12-23 1997-12-23 Resonance tunneling hot electron transistor KR100268170B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970072767A KR100268170B1 (en) 1997-12-23 1997-12-23 Resonance tunneling hot electron transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072767A KR100268170B1 (en) 1997-12-23 1997-12-23 Resonance tunneling hot electron transistor

Publications (2)

Publication Number Publication Date
KR19990053176A KR19990053176A (en) 1999-07-15
KR100268170B1 true KR100268170B1 (en) 2000-10-16

Family

ID=19528384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072767A KR100268170B1 (en) 1997-12-23 1997-12-23 Resonance tunneling hot electron transistor

Country Status (1)

Country Link
KR (1) KR100268170B1 (en)

Also Published As

Publication number Publication date
KR19990053176A (en) 1999-07-15

Similar Documents

Publication Publication Date Title
Trew High-frequency solid-state electronic devices
US5021841A (en) Semiconductor device with controlled negative differential resistance characteristic
US20060076577A1 (en) High electron mobility transistors with Sb-based channels
JPH07120807B2 (en) Constant current semiconductor device
EP0334006A1 (en) Stacked channel heterojunction fet
Chen et al. Monolithic integration of resonant tunneling diodes and FET's for monostable-bistable transition logic elements (MOBILE's)
Peatman et al. Novel resonant tunneling transistor with high transconductance at room temperature
Waho Resonant tunneling transistor and its application to multiple-valued logic circuits
US4907045A (en) Resonant-tunneling functional device using multiple negative differential resistances
Leburton et al. Bipolar tunneling field‐effect transistor: A three‐terminal negative differential resistance device for high‐speed applications
US5646418A (en) Quantum effect switching device
Satoh et al. Voltage gain in GaAs-based lateral single-electron transistors having Schottky wrap gates
KR100268170B1 (en) Resonance tunneling hot electron transistor
US4855797A (en) Modulation doped high electron mobility transistor with n-i-p-i structure
EP1485953B1 (en) Field effect transistor
KR0170473B1 (en) Resonant tunneling electronic device
US5514876A (en) Multi-terminal resonant tunneling transistor
US5349202A (en) Tunneling transistor
US6031245A (en) Semiconductor device
KR100222399B1 (en) Resonant tunneling electronic device
Chen et al. Device technology for monolithic integration of InP-based resonant tunneling diodes and HEMTs
JP2503639B2 (en) Semiconductor device
KR100222398B1 (en) Resonant tunneling electronic device
KR0170474B1 (en) Resonant tunneling hot electron device
KR100275499B1 (en) Quantum resonant tunneling device having emitter sub-mesa array structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee