KR100264479B1 - 범프전극의 구조와 그 형성방법 - Google Patents

범프전극의 구조와 그 형성방법 Download PDF

Info

Publication number
KR100264479B1
KR100264479B1 KR1019970052687A KR19970052687A KR100264479B1 KR 100264479 B1 KR100264479 B1 KR 100264479B1 KR 1019970052687 A KR1019970052687 A KR 1019970052687A KR 19970052687 A KR19970052687 A KR 19970052687A KR 100264479 B1 KR100264479 B1 KR 100264479B1
Authority
KR
South Korea
Prior art keywords
core
bump electrode
resist
forming
resist layer
Prior art date
Application number
KR1019970052687A
Other languages
English (en)
Other versions
KR19980032839A (ko
Inventor
나야긴이치
Original Assignee
가시오 가즈오
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오 가즈오, 가시오게산키 가부시키가이샤 filed Critical 가시오 가즈오
Publication of KR19980032839A publication Critical patent/KR19980032839A/ko
Application granted granted Critical
Publication of KR100264479B1 publication Critical patent/KR100264479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 범프전극의 구조와 그 형성방법에 관한 것으로서,
본 발명에 따르면 형상이 기둥상이고, 또한 높이가 레지스트두께의 대략 2배인 범프전극을 형성할 수 있으며, 또 레지스트층의 패터닝공정과 도금공정을 복수회 반복하는 것으로 더욱 얇은 레지스트층에서도 기둥상 형상이고, 또한 30㎛ 이상의 높이인 범프전극을 형성할 수 있고, 또한 사용하는 레지스트층의 두께가 얇게 완료되기 때문에 레지스트층을 통하여 실시되는 기판과 마스크의 얼라인먼트를 용이하게, 또한 고정밀도로 실시할 수 있는 것을 특징으로 한다.

Description

범프전극의 구조와 그 형성방법
본 발명은 반도체기판에 형성된 외부접속용의 패드에 본딩용의 기둥상의 범프전극을 형성하는 방법에 관한 것이다.
반도체회로칩(LSI Chip)상의 본딩·패드와 배선기판(PWB: Print Wiring Board)상의 단자의 접속방법으로서는 WB(Wire Bonding)방법이 일반적으로 잘 알려져 있다. 이 WB(Wire Bonding)방법은 25∼30㎛ø의 Au, Cu, Al 등의 금속극세선을 1개씩 열압착(Thermal Compression Bonding)과 초음파(Ultra Sonic Bonding)에 의하여 반도체집적회로칩의 본딩·패드와 배선기판상의 접속단자를 차례로 접속하는 방법으로 현재의 주류의 접속방법이다.
그러나 최근에는 반도체집적회로의 고밀도화, 고속화에 동반하는 다핀화나 본딩·패드피치의 파인화, 박형실장화, 고밀도실장에 대응할 수 없는 문제가 있다.
이에 대하여 일괄접합(Gang Bonding), 본딩·패드·피치의 파인화, 고밀도실장, 박형실장에 대응할 수 있는 TAB(Tape Automated Bonding)방법이나 FCB(Flip Chip Bonding)방법 등이 반도체집적회로칩의 접합방법으로서 주목되고 있다. 그 중에서도 가장 실장면적이 적은 FCB방법(Flip Chip Bonding Method)이 민생기기에 채용되고 있다.
FCB방법은 범프라 불리우는 전극이 반도체집적회로칩의 본딩·패드상에 형성되어 있다. 그 범프에는 본딩·패드·피치 150∼250㎛의 본딩·패드상에 80∼150㎛높이에서 땜납 등으로 형성되는 용융형과 본딩·패드·피치 150㎛ 이하에서 본딩·패드상에 20∼25㎛높이에서 Au등으로 형성되는 비용융형이 있다.
앞으로의 민생기기를 생각한 경우 접속패드배열(Bonding Pad Array)은 반도체집적회로칩의 대부분이 WB형식의 접속패드·피치 150㎛ 이하의 페리페랄(Peripheral)이기 때문에 용융형의 땜납범프보다 비용융형이 주류가 된다고 예측되고 있다.
그런데 민생기기의 경우 일반적으로 유기기판이 채용되고 있다.
직접 유기기판에 반도체집적회로칩을 플립·칩·본딩(Flip Chip Bonding)으로 하는 경우 배선기판(PWB)과 반도체집적회로칩(LSI Chip)간의 열팽창계수(Thermal Expansion Coefficient)차가 일어나는 열응력(Thermal Stress)은 모두 접합부에 가해지게 된다.
그 결과 종래의 20∼25㎛높이의 비용융형 범프를 이용한 접합부의 신뢰성에 문제가 있었다. 이와 같은 문제의 해결책의 하나로 배선기판과 반도체집적회로칩간의 접합높이를 높게 하는 방법이 있다. 이 해결책을 실현시키는 데에는 높이 30㎛ 이상의 범프전극이 필요하다. 종래 높이 30㎛ 이상의 범프전극은 Au범프형성으로 사용되고 있는 30㎛ 두께 이하의 레지스트층을 이용하는 방법과 30㎛ 이상의 두꺼운 막레지스트층을 이용하는 방법의 2가지 방법이 있으며, 이하에 설명하는 도 13∼도 17의 공정으로 형성된다.
우선 도 13에 나타내는 바와 같이 실리콘기판(2)상에 알루미늄 등으로 이루어지는 접속패드(22)가 형성되고, 그 상면의 접속패드(22)의 중앙부를 제외하는 부분에 산화실리콘(Silicon Oxide)이나 질화실리콘(Silicon Nitride) 등으로 이루어지는 보호층(Passivation Layer)(3)이 형성되고 접속패드의 중앙부가 보호층(3)에 형성된 개구(Opening or Aperture)부(4)를 통하여 노출된 것을 준비한다.
도 14에 나타내는 바와 같이 1∼30㎛두께의 레지스트층(6)을 형성하고 레지스트층(6)의 접속패드(2)에 대응하는 부분에 개구부(7)를 형성한다. 다음으로 바탕재금속층(UBM: Under Bump Metallurgy)(5)을 도금전류로 하여 전해도금(Electro plating)을 범프전극높이가 예를 들면 60㎛가 되기까지 실시한다. 이렇게하여 도 14에 나타내는 바와 같은 범프전극(8)이 형성된다.
여기에서는 범프높이를 60㎛로 하고 레지스트층(6)의 두께를 1∼30㎛로 했기 때문에 범프전극(8)은 레지스트개구부(7)로부터의 가로로 뻗은 부분(레지스트개구부(7)로부터 바깥방향으로의 비어져 나옴)의 길이는 한쪽편에서 30∼59㎛가 된다. 다음으로 레지스트층(6)을 박리하고 범프전극(8)을 마스크로 하여 바탕재금속층(5)의 노출(Exposure)부분을 웨트·에칭방법(Wet Etching Method) 또는 드라이에칭방법(Dry Etching Method)에 의해 제거(Remove)한다. 이렇게 하여 도 15에 나타내는 바와 같은 매쉬룸(Mushroom)형상의 범프전극(8)의 형성이 된다.
그런데 이와 같은 범프전극의 형성방법에서는 범프전극(8)의 높이를 보다 높게 하려 하면 범프전극(8)의 가로로 뻗음도 증가시키게 된다. 따라서 인접하는 범프전극(8)간에서의 쇼트를 방지하기 위해 접속패드·피치를 넓힐 필요가 있어서 파인·피치화가 곤란해지는 문제가 있었다. 이와 같은 문제를 해결하는 방법으로서 두꺼운 막레지스트(Thick Resist)층을 이용한 범프형성방법이 있다. 이하에 설명하는 도 13, 도 16, 도 17의 공정으로 형성된다. 또한 도 13의 공정은 설명완료이기 때문에 생략한다. 도 16에서 나타내는 바와 같이 레지스트층(9a, 9b)을 적층하여 두꺼운 막의 레지스트(9)를 형성하거나 또는 단층이고 두꺼운 막의 레지스트층(9)을 형성한다. 그리고 레지스트층(9)의 접속패드(2)에 대응하는 부분에 개구부(11)를 형성한다.
다음으로 바탕재금속층(5)을 도금전류로 하여 전해도금을 실시하고 개구부(7)의 내부를 금 등으로 묻음으로써 기둥상 범프전극(Column Bump)(12)를 형성한다.
다음으로 레지스트층(9)을 박리(Remove)하고 범프전극(12)을 마스크로 하여 바탕재금속층(5)의 노출부분을 웨트·에칭방법 또는 드라이·에칭방법에 의해 에칭한다. 이렇게 하여 도 17에 나타내는 바와 같이 기둥상이고 높이가 30㎛ 이상인 범프전극(12)이 형성된다.
상기 방법의 경우 우선 두꺼운 막레지스트층을 액상 타입의 레지스트로 형성하려 하면 현재의 도포방법과 레지스트재료특성에서 60∼70㎛가 한계이고, 그 두꺼운 막분포는 오목렌즈상이 된다. 따라서 레지스트두께의 균일성이 나빠서 균일하게 노광할 수 없는 등의 이유로 범프를 정밀도(Accuracy) 좋게 형성할 수 없는 문제가 있었다. 또 사용하는 레지스트재료가 매우 비싼 값이고, 또한 레지스트재료의 이용효율이 낮기 때문에 범프전극형성이 비싼 값이 되는 문제가 있었다.
또 액상 또는 드라이·필름(Dry Film)이 얇은 레지스트를 복수 적층하여 두꺼운 막의 레지스트층(Thick Resist Layer)을 얻는 경우에는 레지스트·패터닝·공정수(Number of Resist Patterning Process)가 배 이상으로 많아지는 문제가 있었다.
또한 30㎛ 이상의 두께의 레지스트층을 통해서의 실리콘기판(silicon Substrate)과 마스크의 얼라인먼트(Alignment)는 레지스트의 두께에 비례하여 얼라인먼트의 곤란함은 증가하고 최악의 경우는 얼라인먼트할 수 없는 두꺼운 막레지스트 독자의 문제가 있었다.
본 발명은 기둥상 형상이고 30㎛ 이상의 범프전극을 얼라인먼트의 위치어긋남이 없이 고정밀도로 형성하는 방법을 제공하는 것을 목적으로 한다. 본 발명에 따르면 복수의 접속패드를 갖는 기판과,
상기 기판의 상기 접속패드의 각각의 대략 중앙부에 형성된 코어와,
해당 코어는 측면과 상면을 갖고,
상기 코어의 상기 측면과 상기 상면 및 상기 코어주변부의 상기 접속패드에 피복된 두께가 균일한 전기도전대와, 상기 전기도전대는 해당 전기도전대를 형성할 때에 상기 코어의 주위에 형성되는 레지스트층의 두께와 같거나 또는 그 이하인 것으로 이루어지는 범프전극구조를 제공하는 것이다.
도 1은 본 발명의 제 1 실시형태에 있어서의 범프전극의 형성시에 당초 준비한 기판전극부의 단면도.
도 2는 도 1에 계속되는 형성공정의 단면도.
도 3은 도 2에 계속되는 형성공정의 단면도.
도 4는 도 3에 계속되는 형성공정의 단면도.
도 5는 도 4에 계속되는 형성공정의 단면도.
도 6은 도 5의 Ⅵ-Ⅵ단면도.
도 7은 본 발명의 제 2 실시형태에 있어서의 범프전극의 형성시에 당초 준비한 기판전극부의 단면도.
도 8은 도 7에 계속되는 형성공정의 단면도.
도 9는 도 8에 계속되는 형성공정의 단면도.
도 10은 도 9에 계속되는 형성공정의 단면도.
도 11은 도 10에 계속되는 형성공정의 단면도.
도 12는 본 발명의 제 3 실시형태에 있어서의 범프전극의 단면도.
도 13은 종래예에 있어서의 범프전극의 형성시에 당초 준비한 기판전극부의 단면도.
도 14는 도 13에 계속되는 형성공정의 단면도.
도 15는 도 14에 계속되는 형성공정의 단면도.
도 16은 도 13에 계속되는 다른 종래예에 있어서의 범프전극의 형성공정의 단면도.
도 17은 도 16에 계속되는 형성공정의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
21: 실리콘기판 22, 42, 60: 접속패드
23: 보호층 25, 45: 바탕재금속층
26: 레지스트층 27: 개구부
28, 48, 64: 코어 31, 50, 61: 범프전극
31a, 50a, 62, 63: 전기도전대 41: 실리콘기판
42: 접속패드 43: 보호층
44: 개구부
도 1∼도 5는 각각 본 발명의 제 1 실시예에 있어서의 범프전극의 각 형성 공정을 나타낸 것이다.
그래서 이들 도면을 차례로 참조하면서 본 발명의 제 1 실시예에 있어서의 범프전극의 구조를 그 형성방법과 아울러서 설명한다.
도 1에 나타내는 바와 같이 실리콘기판(21)상에 알루미늄 등으로 이루어지는 접속패드(22)가 형성되고, 그 상면의 접속패드(22)의 중앙부를 제외하는 부분에 산화실리콘이나 질화실리콘 등으로 이루어지는 보호층(Passivation layer)(23)이 형성되고 접속패드(22)의 중앙부가 보호층(23)에 형성된 개구부(24)를 통하여 노출된 것을 준비한다.
다음으로 도 2에 나타내는 바와 같이 실리콘기판(21)의 주면 전체에 바탕재금속층(25)을 스퍼터(Sputter), 증착(Evaporation) 등의 방법으로 성막한다. 다음으로 바탕재금속층(UBM: Under Bump Metallurgy)(25)표면 전체에 포지형의 레지스트층(26)을 스핀·코팅방법(Spin Courting Method), 롤·코팅방법(Roll Courting Method) 등의 코팅방법에 의해 균일하게 도포하고 베이크(Bake)하여 형성한다. 제 1의 소정의 마스크(도시하지 않음)를 이용하여 노광, 현상함으로써 레지스트층(26)에 있어서의 접속패드(22)의 중앙부에 대응하는 부분에 제 1 개구부(27)를 형성한다.
다음으로 코어(28)는 레지스트층(26)의 개구부(27)내에 바탕재금속층(25)을 도금전류로 하여 전해도금(Electroplating)을 실시하고 금을 레지스트층(26)의 두께와 대략 같은 두께까지 석출시켜서 형성된다. 다음으로 도 3에 나타내는 바와 같이 제 2 개구부(30)는 제 2의 소정의 마스크(도시하지 않음)를 이용하여 코어(28) 주변의 레지스트층(26)을 재노광, 재현상함으로써 코어(28)의 전체둘레에 링상으로 형성한다. 제 2 개구부(30)의 단면형상은 레지스트층(26)두께와 같은 폭의 「I」자상이다. 다음으로 금으로 이루어지는 전기도전대(31a)가 바탕재금속층(25)을 도금전류로 하여 전해도금을 실시함으로써 레지스트층(26)의 제 2 개구부(30)의 바닥부에 노출된 바탕재금속층(25)면상 및 레지스트층(26)두께와 대략 같은 높이의 코어(28)노출면상에 형성된다. 이 경우 전기도전대(31)의 재료인 금이 코어(28)의 노출면에 등방(等方)적으로 석출된다. 그 결과 레지스트층(26)두께와 대략 같은 높이의 코어(28)는 대략 레지스트층(26)두께와 같은 두께의 전기도전대(31a)로 똑같이 덮여진다. 따라서 범프전극(31)의 높이는 레지스트층(26)두께의 대략 2배가 된다. 이 후 도 4에 나타내는 바와 같이 레지스트층(26)을 박리(Remove)한다.
다음으로 도 5에 나타내는 바와 같이 바탕재금속층(25)의 노출부분은 범프전극(31)을 마스크로서 이용하여 드라이에칭방법 또는 웨트·에칭방법에 의해 에칭된다. 도 5에 나타내는 Ⅵ-Ⅵ단면도를 도 6에 나타냈다.
이렇게 하여 레지스트층(26)의 두께와 대략 동등한 높이의 코어(28)와, 이 코어(28)를 덮고 있는 레지스트층(26)의 두께와 대략 동등한 두께의 전기도전대(31a)로 이루어지는 높이가 레지스트층(26)두께와 대략 2배인 범프전극(31)이 접속패드(22)상에 형성된다. 범프전극(31)은 기둥상 형상이기 때문에 레지스트의 개구부(30)로부터는 비어져 나오는 일은 없다. 범프전극(31)은 코어(28)와 전기도전대(31a)로 접속패드(22)에 전기적으로 접속된다.
그러면 여기에서 형식이 접속패드가 사이즈 150㎛각, 접속패드(22)간격 50㎛, 접속패드(22)피치 200㎛에 레지스트두께 30㎛의 접속패드(22)에 높이 60㎛의 범프전극을 형성하는 것을 예로 하여 치수의 한 예에 대해서 설명한다.
도 14에 나타내는 종래의 범프전극에서는 기본적으로 도금방법에 의한 석출은 등방향성이기 때문에 레지스트층(6)의 개구부(7)로부터 바깥방향으로의 넓어짐이 한쪽편에서 약 30㎛가 된다. 따라서 접속패드(2)피치가 200㎛이기 때문에 범프전극(8)은 완전히 쇼트한다. 반대로 이 종래방법으로 쇼트하지 않고 60㎛ 높이의 범프전극을 형성한다고 하면 접속패드피치를 260㎛ 이상으로 넓히지 않으면 안된다.
한편 도 3에 나타내는 본 발명의 경우 예를 들면 약 60㎛의 높이의 범프전극이 상기 형식의 접속패드상에 서로 이웃하는 범프전극끼리 쇼트하는 일 없이 형성할 수 있다. 따라서 본 발명에 의한 범프전극구조와 형성방법에 따르면 종래방법보다 미세하게 대응할 수 있는 효과가 있다.
또한 도 17에 나타내는 종래의 다른 예의 범프전극(8)과 비교한다.
도 3에 나타내는 본 발명의 범프전극(31)은 범프전극이 레지스트층(26)의 두께와 동등한 높이의 코어(28)를 레지스트층(26)의 두께와 동등한 전기도전대(31a)로 덮은 구조이기 때문에 예를 들면 60㎛의 높이의 범프전극을 형성하려 하는 경우 레지스트층(26)의 두께는 범프전극의 높이의 절반인 30㎛로 충분하다.
즉 이 레지스트두께는 싼 값의 시판레지스트로 충분히 얻는 것이 가능하다. 즉 시판되고 있는 싼 값의 레지스트를 사용해도 비싼 값의 가장 두꺼운 막레지스트로 형성된 범프전극(12)과 같은 높이로 같은 형상의 범프전극을 형성할 수 있다. 따라서 본 발명에 의한 범프전극구조와 형성방법에 따르면 1: 고가의 가장 두꺼운 막레지스트를 사용할 필요가 없기 때문에 비용을 저감할 수 있고, 2: 종래의 다른 예와 같은 두꺼운 막레지스트층을 형성하지 않아도 좋으며, 사용하는 레지스트재료도 절반으로 완료되고, 3: 사용하는 레지스트층의 두께가 얇게 완료되기 때문에 레지스트층을 통하여 실시되는 기판과 마스크의 얼라인먼틀르 용이하고, 또한 고정밀도로 실시할 수 있는 효과가 있다.
다음으로 도 7∼ 도 11은 각각 본 발명의 제 2 실시형태에 있어서의 범프전극의 각 형성공정을 나타낸다.
그러면 이들 도면을 차례로 참조하면서 본 발명의 제 2 실시예에 있어서의 범프전극의 구조를 그 형성방법과 함께 설명한다.
도 7에 나타내는 바와 같이 실리콘기판(41)상에 알루미늄 등으로 이루어지는 접속패드(42)가 형성되고, 그 상면의 접속패드(42)의 중앙부를 제외하는 부분에 산화실리콘이나 질화실리콘 등으로 이루어지는 보호층(Passivation Layer)(43)이 형성되며, 접속패드(42)의 중앙부가 보호층(43)에 형성된 개구부(44)를 통하여 노출된 것을 준비한다. 다음으로 도 8에 나타내는 바와 같이 실리콘기판(41)표면 전체에 바탕재금속층(45)을 스퍼터, 증착 등의 방법으로 성막한다.
다음으로 바탕재금속층(45)표면 전체에 네가타입의 레지스트층(46)을 스핀·코팅방법, 롤·코팅방법 등의 코팅방법에 의해 균일하게 도포하고 베이크하여 형성한다. 그리고 제 1의 소정의 마스크(도시하지 않음)를 이용하여 노광, 현상함으로써 레지스트층(46)에 있어서의 접속패드(42)의 중앙부에 대응하는 부분에 제 1 개구부(47)를 형성한다.
다음으로 코어(48)는 레지스트층(46)의 개구부(47)내에 바탕재금속층(45)을 도금전류로 하여 전해도금을 실시하고 금을 레지스트층(46)의 두께와 대략 같은 두께까지 석출시켜서 형성된다.
다음으로 도 9에 나타내는 바와 같이 한 번 레지스트층(46)을 박리하고 다시 바탕재금속층(45) 표면 및 코어(48)의 표면 전체에 레지스트층(46)과 같은 두께의 레지스트층(46a)을 형성한다.
제 2 개구부(49a)가 제 2의 소정의 마스크(도시하지 않음)를 이용하여 노광, 현상함으로써 코어(28)의 전체둘레에 링상으로 형성한다. 제 2 개구부(49a)의 단면형상은 레지스트층(46a)두께와 같은 폭의 「I」자상이다.
다음으로 바탕재금속층(45)을 도금전류로 하여 전해도금을 실시함으로써 레지스트층(46a)의 제 2 개구부(49a)의 바닥부에 노출된 바탕재금속층(45)면상 및 레지스트층(46a)두께와 대략 같은 높이의 코어(48)노출면상에 형성된다. 이 경우 전기도전대(50a)의 재료인 금이 코어(48)의 노출면에 등방적으로 석출된다.
그 결과 레지스트층(46a)의 두께와 대략 같은 높이의 코어(48)는 대략 레지스트층(46a)두께와 같은 두께의 전기도전대(50a)로 똑같이 덮여진다. 따라서 범프전극(50)의 높이는 레지스트층(46a)두께의 대략 2배가 된다. 이 후 도 10에 나타내는 바와 같이 레지스트층(46a)을 박리한다. 다음으로 도 11에 나타내는 바와 같이 바탕재금속층(45)의 노출부분은 범프전극(50)을 마스크로서 이용하여 드라이·에칭방법 또는 웨트·에칭방법에 의해 에칭된다.
이렇게 하여 레지스트층(46a)의 두께와 대략 동등한 높이의 코어(48)와, 이 코어(48)를 덮고 있는 레지스트층(46a)의 두께와 대략 동등한 두께의 전기도전대(50a)로 이루어지는 높이가 레지스트층(46a)두께의 대략 2배인 범프전극(50)이 접속패드(42)상에 형성된다.
도 11에 나타내는 바와 같이 범프전극(50)은 기둥상 형상이기 때문에 레지스트의 개구부(49a)로부터 튀어나오는 일은 없다. 범프전극(50)은 코어(48)와 전기도전대(50a)로 접속패드(42)에 전기적으로 접속된다.
또한 상기 본 발명의 제 1 및 제 2 실시예에서는 기판(21, 41)을 실리콘기판의 경우에 대하여 설명했지만, 이에 한정되지 않고 GaAs기판이어도 상관 없다.
또 전기도전대(31a, 50a)를 Au로 형성한 경우에 대하여 설명했지만, 이에 한정되지 않고 Au, Cu, Ni, Ag, Sn, Pb, Bi, Sb, Pt, Pd, In, Fe, V의 그룹으로부터 선택되는 재료 또는 적어도 한 개의 재료를 포함하는 합금으로 형성해도 상관 없다.
또 상기 본 발명의 제 1 및 제 2 실시예에서는 코어(28, 48)와, 이 코어(28, 48)를 덮는 1단의 전기도전대(31a, 50a)에 의하여 범프전극을 형성한 경우에 대하여 설명했다.
그러나 이에 한정되지 않고 예를 들면 도 12에 나타낸 본 발명의 제 3 실시예와 같이 범프전극(61)이 레지스트층(65)의 두께와 대략 동등한 높이의 코어(64)와 레지스트층(65)의 두께와 대략 동등한 두께의 전기도전대(62)와 (63)의 2단으로 구성되어도 좋다. 이 범프전극구조는 본 발명의 범프전극의 형성공정에서 레지스트패터닝공정과 도금공정을 복수회 반복하는 것으로 가능하다.
또한 도시하고 있지 않지만, 전기도전대를 3개 이상으로 형성해도 좋다. 이렇게 하면 같은 높이의 범프전극을 더욱 얇은 두께의 레지스트층으로 형성할 수 있다.
또 상기 본 발명의 제 1 및 제 2 실시예에서 코어(28, 48)는 금 등의 전기도전성 재료로 이루어진다고 했지만, 이에 한정되지 않고 폴리이미드수지(Polyimide Resin) 등의 절연재료로 형성해도 좋다.
이 경우 접속패드(22, 42, 60)와는 전기도전대(31a, 50a, 62, 63)로 전기적으로 접속되게 된다.
본 발명에 따르면 형상이 기둥상이고, 또한 높이가 레지스트두께의 대략 2배인 범프전극을 형성할 수 있다. 또 레지스트층의 패터닝공정과 도금공정을 복수회 반복하는 것으로 더욱 얇은 레지스트층에서도 기둥상 형상이고, 또한 30㎛ 이상의 높이인 범프전극을 형성할 수 있다. 또한 사용하는 레지스트층의 두께가 얇게 완료되기 때문에 레지스트층을 통하여 실시되는 기판과 마스크의 얼라인먼트를 용이하고, 또한 고정밀도로 실시할 수 있다.

Claims (20)

  1. 복수의 접속패드를 갖는 기판과,
    상기 기판의 상기 접속패드의 각각의 대략 중앙부에 형성된 코어와, 해당 코어는 측면과 상면을 갖고,
    상기 코어의 상기 측면과 상기 상면 및 상기 코어주변부의 상기 접속패드에 피복된 두께가 균일한 전기도전대와, 상기 전기도전대는 해당 전기도전대를 형성할 때에 상기 코어의 주위에 형성되는 레지스트층의 두께와 같거나 또는 그 이하인 것으로 이루어지는 것을 특징으로 하는 범프전극구조.
  2. 제 1 항에 있어서,
    상기 기판이 Si, GaAs로 이루어지는 그룹으로부터 선택되는 재료인 것을 특징으로 하는 범프전극.
  3. 제 1 항에 있어서,
    상기 레지스트가 감광성인 것을 특징으로 하는 범프전극.
  4. 제 1 항에 있어서,
    상기 코어 및 상기 전기도전대가 적어도 1층으로 이루어지는 것을 특징으로 하는 범프전극.
  5. 제 1 항에 있어서,
    상기 전기도전대가 도금방법으로 형성되는 것을 특징으로 하는 범프전극.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 전기도전대가 Au, Cu, Ni, Ag, Sn, Pb, Bi, Sb, Pt, Pd, In, Fe, V의 그룹으로부터 선택되는 재료 또는 적어도 한 개의 재료를 포함하는 합금으로 형성되는 것을 특징으로 하는 범프전극.
  7. 복수의 접속패드를 갖는 기판을 준비하는 공정과,
    상기 기판의 상기 접속패드의 각각의 대략 중앙부에 코어를 형성하는 공정과, 해당 코어는 측면과 상면을 갖고,
    상기 코어의 주위에 해당 코어의 평면형상보다 크고 해당 코어 및 해당 코어주변의 상기 접속패드를 유출(留出)하는 개구부가 형성된 레지스트층을 형성하는 공정과,
    상기 코어의 상기 측면과 상기 상면 및 상기 코어주변부의 상기 접속패드에 피복된 두께가 균일한 전기도전대를 피복하는 공정을 포함하는 것을 특징으로 하는 범프전극의 형성방법.
  8. 제 7 항에 있어서,
    상기 기판이 Si, GaAs로 이루어지는 그룹으로부터 선택되는 재료인 것을 특징으로 하는 범프전극의 형성방법.
  9. 제 7 항에 있어서,
    상기 레지스트가 감광성인 것을 특징으로 하는 범프전극의 형성방법.
  10. 제 7 항에 있어서,
    상기 코어 및 상기 전기도전대가 적어도 1층으로 이루어지는 것을 특징으로 하는 범프전극의 형성방법.
  11. 제 7 항에 있어서,
    상기 전기도전대가 도금방법으로 형성되는 것을 특징으로 하는 범프전극의 형성방법.
  12. 제 7 항 또는 제 11 항에 있어서,
    상기 전기도전대가 Au, Cu, Ni, Ag, Sn, Pb, Bi, Sb, Pt, Pd, In, Fe, V의 그룹으로부터 선택되는 재료 또는 적어도 한 개의 재료를 포함하는 합금으로 형성되는 것을 특징으로 하는 범프전극의 형성방법.
  13. a; 기판상에 금속으로 이루어지는 접속패드가 형성되고, 그 상면의 접속패드의 중앙부를 제외하는 부분에 보호층이 형성되며, 접속패드의 중앙부가 보호층에 형성된 개구부를 통하여 노출된 것을 준비하고,
    b; 상기 기판표면에 바탕재금속층을 형성하고,
    c; 상기 바탕재금속층표면에 상기 레지스트층을 형성하고,
    d; 상기 레지스트층에, 기판에 형성된 접속패드의 소정의 일부에 대응하는 부분에 상기 개구부를 형성하기 위해 패터닝하고,
    e; 상기 개구부내에 상기 코어를 형성하기 위해 도금하고,
    f; 상기 코어주변부의 상기 레지스트에 링상 개구부를 형성하기 위해 상기 코어주변부의 상기 레지스트를 재노광, 현상하고,
    g; 상기 전기도전대를 형성하기 위해 도금하고,
    h; 상기 레지스트를 박리하고,
    i; 형성된 상기 범프전극을 마스크로 하여 노출된 상기 바탕재금속층을 박리하는 공정을 포함하는 형상이 기둥상이고, 높이가 상기 레지스트층보다 높은 것을 특징으로 하는 범프전극의 형성방법.
  14. 제 13 항에 있어서,
    상기 레지스트는 감광성 포지·레지스트인 것을 특징으로 하는 범프전극의 형성방법.
  15. 제 13 항에 있어서,
    적어도 상기 접속패드와 상기 전기도전대가 전기적으로 접속되어 있는 것을 특징으로 하는 범프전극의 형성방법.
  16. 제 13 항에 있어서,
    상기 코어가 상기 레지스트층의 두께와 대략 같은 높이로 형성되어 있는 것을 특징으로 하는 범프전극의 형성방법.
  17. 제 13 항 또는 제 16 항에 있어서,
    상기 코어가 상기 레지스트층의 두께와 대략 같은 폭의 역「U」자 형상을 한 적어도 한 개의 상기 전기도전대로 덮여져 있는 것을 특징으로 하는 범프전극의 형성방법.
  18. 제 13 항에 있어서,
    상기 전기도전대가 도금방법으로 형성되는 것을 특징으로 하는 범프전극의 형성방법.
  19. 제 13 항 또는 18에 있어서,
    상기 전기도전대가 Au, Cu, Ni, Ag, Sn, Pb, Bi, Sb, Pt, Pd, In, Fe, V의 그룹으로부터 선택되는 재료 또는 적어도 한 개의 재료를 포함하는 합금으로 형성되는 것을 특징으로 하는 범프전극의 형성방법.
  20. 제 13 항에 있어서,
    공정(f)∼공정(g)을 복수회 반복하여 형성되는 것을 특징으로 하는 범프전극의 형성방법.
KR1019970052687A 1996-10-16 1997-10-15 범프전극의 구조와 그 형성방법 KR100264479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8293157A JPH10125685A (ja) 1996-10-16 1996-10-16 突起電極およびその形成方法
JP96-293157 1996-10-16

Publications (2)

Publication Number Publication Date
KR19980032839A KR19980032839A (ko) 1998-07-25
KR100264479B1 true KR100264479B1 (ko) 2000-09-01

Family

ID=17791164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052687A KR100264479B1 (ko) 1996-10-16 1997-10-15 범프전극의 구조와 그 형성방법

Country Status (4)

Country Link
US (1) US6077765A (ko)
JP (1) JPH10125685A (ko)
KR (1) KR100264479B1 (ko)
DE (1) DE19745575A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392498B1 (ko) * 1999-08-30 2003-07-22 한국과학기술원 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6312830B1 (en) 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6468892B1 (en) * 2000-07-14 2002-10-22 National Semiconductor Corporation Front side coating for bump devices
JP3712356B2 (ja) * 2000-10-23 2005-11-02 アプライド マテリアルズ インコーポレイテッド 成膜方法および半導体装置の製造方法
US6372545B1 (en) 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US6555296B2 (en) * 2001-04-04 2003-04-29 Siliconware Precision Industries Co., Ltd. Fine pitch wafer bumping process
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
WO2003028072A1 (fr) * 2001-09-20 2003-04-03 Renesas Technology Corp. Procede de fabrication de dispositif semi-conducteur
US6781229B1 (en) * 2001-12-19 2004-08-24 Skyworks Solutions, Inc. Method for integrating passives on-die utilizing under bump metal and related structure
US6486054B1 (en) * 2002-01-28 2002-11-26 Taiwan Semiconductor Manufacturing Company Method to achieve robust solder bump height
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
TW589727B (en) * 2003-06-30 2004-06-01 Advanced Semiconductor Eng Bumping structure and fabrication process thereof
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
US20050245059A1 (en) * 2004-04-30 2005-11-03 Yuan Yuan Method for making an interconnect pad
JP4356683B2 (ja) * 2005-01-25 2009-11-04 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
JP4750586B2 (ja) 2006-02-28 2011-08-17 住友電工デバイス・イノベーション株式会社 半導体装置および電子装置並びにその製造方法
US7615866B2 (en) * 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
TWI419242B (zh) * 2007-02-05 2013-12-11 Chipmos Technologies Inc 具有加強物的凸塊結構及其製造方法
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
JP2011035249A (ja) * 2009-08-04 2011-02-17 Fujitsu Ltd 半導体素子の製造方法
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
CN102931097B (zh) * 2012-11-08 2016-11-23 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
JP3246959B2 (ja) * 1992-09-25 2002-01-15 日本メクトロン株式会社 バンプを備えた回路基板及びその製造法
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392498B1 (ko) * 1999-08-30 2003-07-22 한국과학기술원 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법

Also Published As

Publication number Publication date
KR19980032839A (ko) 1998-07-25
JPH10125685A (ja) 1998-05-15
DE19745575A1 (de) 1998-04-30
US6077765A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
JP3362545B2 (ja) 半導体装置の製造方法
EP0690490B1 (en) Method of making a flip chip using electrically conductive polymers and dielectrics
US6455408B1 (en) Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
KR100605314B1 (ko) 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US6197613B1 (en) Wafer level packaging method and devices formed
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US5010389A (en) Integrated circuit substrate with contacts thereon for a packaging structure
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US4466181A (en) Method for mounting conjoined devices
US6258705B1 (en) Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
KR20200068958A (ko) 배선 구조체 및 이의 형성 방법
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20030214035A1 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
EP1003209A1 (en) Process for manufacturing semiconductor device
GB2095904A (en) Semiconductor device with built-up low resistance contact and laterally conducting second contact
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3664707B2 (ja) 半導体装置及びその製造方法
JP2003031727A (ja) 半導体チップおよびその製造方法並びにそれを使用した半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030523

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee