KR100264425B1 - 피롬 아이씨 - Google Patents
피롬 아이씨 Download PDFInfo
- Publication number
- KR100264425B1 KR100264425B1 KR1019920018217A KR920018217A KR100264425B1 KR 100264425 B1 KR100264425 B1 KR 100264425B1 KR 1019920018217 A KR1019920018217 A KR 1019920018217A KR 920018217 A KR920018217 A KR 920018217A KR 100264425 B1 KR100264425 B1 KR 100264425B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance value
- circuit
- memory cell
- test
- resistance
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 종래보다도 엄격한 조건으로 제품 IC의 마진테스트가 행해지는 PROM IC의 회로구성의 실현을 목적으로 한다.
본 발명의 구성에 있어서, 감지회로(15)에 감지증폭기(SA)의 입력측에 풀-업용의 저항회로(16)가 마련되며, 테스트선택신호 T를 받으면 독출전압인가회로(3)가 피선택 메모리셀(1c)에 외부인가전압 E를 인가함과 아울러, 저항회로(16)가 표준저항치가 아닌 테스트용의 저항치로 전환되어 이 저항치를 통해 감지증폭기(SA)의 입력측이 풀-업되므로, 보다 엄격한 조건하에서 피선택메모리셀(1c)의 기억상태를 검출할 수 있다.
Description
제1도는 본 발명의 일실시예의 PROM IC에 있어서, 테스트시 대상 메모리셀 부분을 중심으로한 블록도.
제2도는 제1도의 PROM IC에 있어서 풀업(pull-up) 저항회로의 구체적인 구성의 예를 도시한 회로도.
제3도는 테스트용 회로를 포함하는 PROM IC의 일반적인 구성을 도시한 블록도.
제4도는 종래의 PROM IC에 있어서, 테스트시의 대상 메모리셀 부분을 중심으로한 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메모리 어레이 1a, 1b, 1c : 메모리셀
2 : 열(column)디코더 3 : 독출전압 인가회로
4 : 행(row)디코더 5a, 5b, 5c : 감지회로
15 : 감지회로 16 : 저항회로
본 발명은 PROM IC에 관한 것으로, 상세하게는 EPROM, EEPROM 등의 각 메모리셀의 기억상태에 대해서의 마진(margin) 테스트를 보다 엄격한 조건에서 실행할 수 있으며, 신뢰성이 높은 메모리 IC를 선별하는 것이 가능한 PROM IC에 관한 것이다.
종래, 불휘발성 메모리에는 재입력이 불가능한 마스크 ROM과 재입력 가능한 PROM이 있다. PROM에는 소거하여 재입력할 수 있는 EPROM, 더욱이 전기적으로 소거하여 재입력할 수 있는 EEPROM이 있다.
PROM이 유형으로서는 한번만 입력할 수 있는 유형으로서 예를들면 퓨우즈형이 있고, 자외선등에 의한 소거후 사태급강하(avalanche breakdown)에 의해 재입력이 가능한 유형으로서 예를들면 FAMOS 가 있으며, 터널(tunnel)효과에 의해 전기적으로 소거 재입력이 가능한 유형으로서 예를들면 MNOS 등이 있다. PROM IC의 내부에는 이들중 어느 유형으로 구성된 메모리셀이 매트릭스 형상으로 배치되어 메모리 어레이를 구성하고 있다. 이 PROM IC의 구성을 제3도의 블록도를 참조하여 설명한다. 1a, 1b ...는 상술한 메모리 셀이다. 1은 이 메모리셀(1a, 1b, ...)로 이루어지는 메모리 어레이 이며, 도시한 바와같이 각 메모리셀이 매트릭스 형상으로 배치되어 있다. 그는 열 디코더, 4는 행 디코더이며, 어드레스 신호 A (이것이 도시하는 어드레스를 A라 한다)를 받아서 이 어드레스 신호 A에 따라 열디코더(2)가 열을 선택하고, 행 디코더(4)가 행을 선택한다. 이것에 의해 매트릭스 형상으로 배치되어있는 메모리 셀중 어드레스 A에 대응하는 메모리셀이 선택된다.
5a, 5b ...는 감지회로이다. 독출전압인가회로(3)에 의해 독출전압이, 디코더(2, 4)에 의해 선택된 상기 어드레스 A에 대응하는 메모리셀(피선택 메모리셀)에 가해져서 거기에 입력된 정보가 독출된때에, 각 감지회로(5a, 5b ...)중의 어느것의 감지증폭기에 의해 독출한 신호가 증폭됨과 아울러 소정의 임계수준 이상의 전압이 가해진때에 감지 증폭기의 출력이 반전하는 것에 의해 각 감지회로(5a, 5b ...)는 2치(値)화 출력을 발생한다. 테스트 선택신호 T를 받은때에는, 독출전압 인가회로(3)는 열디코더(2)를 통해 메모리셀에 가하는 독출전압을 표준독출전압 S로 부터 외부인가전압 E로 전환한다. 제4도를 참조하여 독출전압 인가회로(3)와 메모리셀, 감지회로(5c)(그 감지증폭기 SA)와의 관계에 대해서 설명한다. 테스트선택신호 T는 테스트 상태를 선택하기 위하여 외부에서 설정되는 신호에 응하여 발생한다.
제4도는 제3도의 PROM IC에 있어서, 메모리셀(1c)이 선택되어있는 상태를 도시하고 있다. 이 도면은 설명을 명료하게 하기 위하여, 메모리셀(1c)이외의 메모리셀을 생략함과 동시에 열디코더(2), 행 디코더(4)에 대해서는 도통용의 트랜지스터등을 생략하고 다만 접속선으로서 표시하여 도면을 간략화 하고있다.
이 예는 메모리셀(1c)이 부동(floating)형 트랜지스터 Qc로 이루어지므로, 독출전압은 열디코더(2)를 통해 트랜지스터(Qc)의 게이트(gate)에 인가된다.
테스트선택신호 T가 없을때, 바꾸어말하면, 통상의 독출할때의 독출전압은 트랜지스터 Qb가 “OFF”하고 있으므로, 미리 정해진 표준 독출전압 S가 독출전압 인가회로(3)에서 출력되어 상기 게이트로 인가된다. 이것에 대하여, 외부에서 테스트선택신호(T)를 받는 소위 마진테스트등의 성능테스트가 행해질때에는 PROM IC의 테스트전용 단자 또는 다른 외부단자를 통해 외부인가전압 E가 독출전압으로서 입력되고, 그것이 독출전압인가회로(3)에서 출력되어 기억정보의 독출이 행해진다. 이때, 외부인가전압 E는 “ON”한 트랜지스터 Qb를 통해 피선택 메모리셀(1c)의 게이트에 인가된다. 그리고, 테스트시에 있어서는 트랜지스터 Qc의 드레인(drain)에 행디코더(4)를 통해 접속된 감지회로(5c)에 의해 메모리셀(1c)의 기억상태의 검출, 즉 트랜지스터 Qc의 부동게이트에 있어서 전자 또는 정공의 포착상태의 검출이 행해진다. 이것은 소정의 독출전압을 게이트에 인가하고 그때의 트랜지스터 Qc의 전류구동능력을 검출하는 것에 의한다.
이것을 상술하면, 감지회로(5c)의 감지증폭기 SA의 입력측은 트랜지스터 Qc의 드레인에 접속됨과 동시에 저항 R1 (통상 수 100KΩ - 수 MΩ)에 의해 전원에 풀-업(pull-up)되어있다. 그래서 정보입력상태에서 소정의 독출전압을 게이트에 인가한 때에 그 전압에 따라 전원(Vcc)에서 트랜지스터(Qc)에 독출하여 전류가 흐른다. 이와함께 이 전류치에 따라 저항 R1에 전압강하가 발생하여 그것을 독출신호로하여 감지증폭기 SA가 받아서 그 전압치에 따라 감지증폭기 SA가 반전하여 2치화된 신호가 IC의 외부로 출력된다.
한편, 부동게이트형의 트랜지스터에 있어서는 트랜지스터가 “ON/OFF”하는 역치(値)전압이 부동게이트에 있어서 전자 또는 정공의 전하의 포착정도로 결정된다. 그리고, 이 역치전압 보다 독출전압이 높을때에는 트랜지스터는 “ON”상태로되며 낮을때에는 트랜지스터는 “OFF”상태로 된다. 그래서, 메모리 셀에 입력된 정규값이 출력되는 상태를 게이트의 인가전압에 대응하여 구할수 있으며, 그것에 의해 메모리셀의 기억상태를 검출할 수 있다.
피선택 메모리셀에 있어서 입력상태의 정도를 테스트하기 위하여, 바꾸어말하면, 트랜지스터 Qc의 부동게이트에 있어서 전자 또는 정공의 포착정도를 테스트 하기위하여, 테스트상태에 있어서 메모리셀에 인가하는 독출전압을 표준독출전압이 아닌 외부인가전압으로 하여 표준독출전압 보다도 조건이 엄격한 전압, 이것은 통상 표준독출전압 보다 낮은 전압으로 되나, 그것을 외부에서 인가하여 그때의 2차출력으로 피선택 메모리셀의 입력상태의 정도가 검출된다.
이와같이, 메모리셀에 입력된 정보를 표준의 독출보다도 엄격한 조건하에서 메모리셀에 기억된 정보를 독출하는 것에 의해 실제 독출조건에 대한 마진테스트를 할 수 있으며, 이것에 의해 성능이 안전한 PROM IC만을 선별하여 제품으로서 공급할 수 있다.
그러나, 메모리셀의 유형에 따라서는 이 마진테스트가 충분히 행해지지 않는 것이있다. 구체적인 예를들면, 전술한 부동게이트형에 있어서, 부동게이트가 정공을 포착하거나 또는 전자를 방출하여 공핍(depletion)형의 트랜지스터 상태로 되어있는 경우의 마진 테스트등이 그것이다. 공핍형 트랜지스터 상태에 있을때의 메모리셀에 대하여 충분한 마진테스트를 하기위해서는 외부인가의 독출전압을 부전압(가능하면 -4V 정도)으로 설정하여야만 한다. 그러나, 독출전압을 -4V 정도의 부전압으로 한 경우에는, 상기와 같은 부동게이트형의 트랜지스터 메모리에 있어서는 외부 인가전압 E를 인가하기 위한 단자 또는 그것으로 부터 피선택 메모리셀의 해당 트랜지스터에 이르기까지의 경로의 일부에 존재하는 기생 다이오드의 작용에 의해 그 경로가 접지단자로 단락하여 버리므로 성능테스트를 행할 수 없다.
그 때문에, 종래에는 상기 마진테스트를 테스트전용의 회로만을 가지는 웨이퍼(wafer) 상태로 테스트를 행하거나, 또는 파괴테스트등 제품이 아닌것으로서 테스트를 행하는 것 이외에는 충분한 테스트를 행할 수 없는것이 실정이다. 현재의 경우, 제품으로서의 마진테스트는 양산의 PROM IC에 대하여 겨우 0V 정도의 외부인가 전압에 의한 테스트 정도에 그치고 있으므로, PROM IC의 신뢰성은 반드시 충분하다고는 볼수 없다.
본 발명의 목적은 종래의 제품과 호환성을 유지하며, 종래보다도 엄격한 조건으로 PROM IC의 성능 테스트를 실시할 수 있으며, 제품으로서 보다 신뢰성이 높은 PROM IC를 제공하는 것에 있다.
본 발명의 다른 목적은 포장한 제품으로서 마진 테스트를 할 수 있고 신뢰성이 높은 PROM IC를 선별하여 제품으로서 제공하는 것에 있다.
본 발명의 PROM IC의 특징은 감지회로에 있어서 감지증폭기의 입력측에 마련된 풀-업 저항의 저항치를 테스트 선택신호 T에 따라서 메모리로서 사용되는 때의 저항치보다도 적은 값으로 설정할 수 있도록 한 것이다. 그 구체적인 구성으로서는 테스트 선택신호를 받아서 독출전압을 표준독출전압에서 외부인가전압으로 전환하는 독출전압인가회로와, 여러개 메모리 셀과, 어드레스 디코더와, 입력측에 풀-업용의 저항회로를 갖는 감지증폭기를 가지는 감지 회로를 구비하며, 상기 어드레스 디코더는 어드레스신호를 받아서 이 어드레스신호에 따라 여러개 메모리셀에서 대응하는 메모리셀을 선택하며, 테스트 선택신호를 받으면, 상기 독출전압 인가회로가 피선택메모리셀로 외부인가전압을 인가함과 아울러 상기 저항회로의 저항치가 표준저항치는 아니며, 피선택 메모리셀이 전원 Vcc 라인에서 인입한 구동전류의 조건이 표준저항 보다도 보다 엄격하게 되도록 저항치를 전환하고, 이 저항회로를 통해 감지증폭기의 입력측이 전원으로 풀-업되며, 상기 감지회로에 의해 피선택 메모리셀의 기억 정보가 검출되는 것이다.
이와같은 구성의 PROM IC에 있어서는 피선택메모리셀의 기억상태를 테스트할 때에 풀-업용의 저항치가 보다 엄격한 구동전류가 발생하는 조건의 것으로 되므로, 피선택메모리셀의 테스트조건이 엄격하게되며, 엄격한 조건으로 마진테스트등의 성능테스트를 행할 수 있다.
그 결과, 이와같은 테스트에 의해 정규치가 출력될 수 있는 상태의 메모리셀은 종래에 비하여 보다 큰 마진을 갖는 것으로 되며, 신뢰할 수 있는 PROM IC 만을 선별할 수 있다.
그러나, 이러한 구성의 IC에서는 어떤 새로운 외부단자를 필요로하지 않으므로, IC로서의 사용조건으로서는 종래품과 완전한 호환성을 유지할 수 있다. 게다가, 포장한 IC 즉, 제품의 상태에 있어서, 종래보다도 엄격한 조건으로 테스트가 행해지므로 보다 신뢰성이 높은 PROM IC를 양산할 수 있다.
제1도의 회로는 제4도에 도시한 회로에 대응하고 있으나, 제4도의 감지회로(5)를 대신하여 감지회로(15)를 갖는 점이 제4도의 것과 다르다. 또, 제1도, 제2도에 있어서는 제3도 및 제4도와 동일한 구성요소를 동일부호로 표시하고 있다. 따라서, 이들 구성요소의 설명은 생략한다.
감지회로(15)에는 종래의 100KΩ-수MΩ의 풀-업 저항 R1을 대신하여, 테스트 선택신호 T를 받는 저항회로(16)가 마련되어 있다. 저항회로(16)는 전원 Vcc와, 감지증폭기 SA의 입력측과의 사이에 접속되며, 감지증폭기 SA의 입력측을 전원 Vcc에 풀-업 한다. 이 회로(16)는 표준상태, 바꿔말하면, 테스트선택신호 T가 없는 경우에 있어서는 제4도의 저항 R1과 동일하며, 수 100KΩ - 수MΩ의 저항치를 나타내지만 테스트 선택신호 T를 받았을때에는 저항 R1보다 상당히 작은 저항치, 예를들면 수 KΩ - 수십 KΩ정도로 된다.
테스트시에 있어서는 독출전압 인가회로(3)를 통하여 테스트용의 외부인가전압 E가 피선택메모리셀(1c)의 트랜지스터 Qc의 게이트에 인가된때, 그것과 동시에 트랜지스터 Qc의 드레인에는 전원 Vcc에서 작은 저항치의 저항회로(1b)를 통해 표준시보다 큰 구동전류가 메모리셀에 인입되고, 전원 Vcc 라인에서 공급된다. 역으로 같은 구동전류가 흘렀을 때에는 저항회로(16)의 저항치가 작으므로 그것에 의한 전압강하가 저하되어 감지 증폭기 SA에 의한 독출정보의 검출도 한층 더 어렵게 된다.
그런데, 부동게이트를 갖는 메모리셀에 정보가 입력되는 때에는 전하(정공 또는 전자)가 충전된다. 그 성능의 열화는 충전된 전하가 빠져나가는 것에 의한다. 소거상태에서 메모리셀에 정보가 입력된때에는 부동게이트에 정전하에 포착되고, 그 역치는 -2V 전후이나, 전하가 빠져나간 때에는 역치는 0V 측 또는 +측으로 이행한다. 그래서, 독출한 전압이 역치부근에 가까워지면, 트랜지스터가 포화영역으로 이행하고 트랜지스터의 저항이 높게되어 전류구동 능력이 저하된다. 따라서, 종래에는 독출전압을 0V로하여 마진테스트를 하고있으나, 이것으로는 전하가 빠져나가는 것에 의해 그 역치가 0V에 가까운 부역치로 있으며, 전류구동능력이 저하된 결함메모리셀 밖에 검출되지 않는다. 한편, 상기와 같이 풀-업 저항의 저항치를 작게하여 독출전압을 0V 로하여 마진테스트를 한 경우에는 저항치가 1자리이상 낮으므로, 예를들면 -0.5V 정도에서 그 이하의 낮은 역치의, 전류구동능력이 저하된 결함 메모리셀이 검출된다. 이것을 검출하는 것에 의해 독출 전압을 0V로 하여 마진테스트를 한 경우에 PROM IC의 신뢰성을 향상시킬 수 있다.
제2도는 테스트선택신호 T를 받아서 그 저항치를 예를들면 R1에서 R2(또는 R1과 R3의 병렬치)로 전환하는 저항회로(16)의 구체적인 구성을 도시하고 있다. 또, 저항의 부호와 그 저항치는 동일부호로서 설명한다.
제2(a)도와 제2(b)도는 동시에 저항 R1에 대하여 저항 R3가 병렬로 접속되어있는 구성예이다. 이들의 차이는 테스트선택신호 T를 그 게이트에 받는 트랜지스터 Tr과 저항 R3와의 접속순서가 바뀌어 있다는 점에있다. 어느 회로도 테스트선택신호 T가 없는 경우에는 트랜지스터 Tr이 차단되어 있으므로, 저항회로(16)의 저항치는 저항 R1의 저항치 R1으로 되며, 테스트선택신호 T를 받고있는 경우에는 트랜지스터 Tr이 도통하고 있으므로, 저항회로(16)의 저항치는 저항 R1과 R3가 병렬로 접속된 저항치를 나타낸다.
제2(c)도와 제2(d)도는 동시에 저항 R2와 저항 R4(단, R4 = R1 - 2)가 직렬로 접속되어있는 구성예이다. 이들 회로는 테스트 선택신호 T를 그 게이트에 받는 트랜지스터 Tr이 저항 R4에 대해 병렬로 접속되어 있다. 제2(c)도와 제2(d)도의 차이는 저항 R2와 R4의 접속순서가 바뀌어 있다는 점에 있다. 어느 회로도 테스트 선택신호 T가 없는 경우에는 트랜지스터 Tr이 차단되어 있으므로 저항회로(16)의 저항치는 R2 + R4 즉 R1으로 되며, 테스트 선택신호 T를 받고있는 경우에는 트랜지스터가 도통하고 있으므로 저항회로(16)의 저항치는 R2로 된다.
물론, 여기에 언급된 구성의 회로는 대표적인 예이다. 테스트 선택신호 T를 받아서 저항치를 전환하는 저항회로(166)의 구성이 이들만으로 한정되는 것은 아니다. 예를들면, 저항회로(16)의 테스트 선택신호 T를 받는 트랜지스터 Tr의 채널길이를 크게하여, “ON” 했을때의 도통저항치를 저항 R3 또는 저항 R4의 값으로 동일하게하면, 이들 저항을 대신하여 트랜지스터 Tr을 저항으로 하여 사용할 수 있다. 저항회로(16)는 트랜지스터 Tr와 저항 R1 또는 “ON/OFF”용의 트랜지스터와, 저항 R4를 대신하는 트랜지스터 Tr 그리고 저항 R2로 구성할 수 있다. 또한, 각 저항을 전부 트랜지스터로 구성할 수도 있다.
또, 이와같은 구성의 PROM IC에 있어서는 포장완료후에 있어서 테스트용 회로가 유효하게 이용될 수 있다. 그래서, 외부전압 E의 전압치를 테스트 내용에 따라서 설정하는 것에 의해 제조과정에서의 평가나 출하전의 검사를 보다 엄격한 조건으로 행할 뿐만 아니라, IC로서 사용되는때에 있어서도 장치내부의 프로그램등의 처리에 의해 판독 및 검증등을 엄격한 테스트조건으로 행한다. 그런데, 실시예에서는 마진테스트로서 0V로 설정하는 예를 설명하고 있으나, 본 발명은 0V로 설정하는 마진테스트에 한정되는 것은 아니며 또, 풀-업저항의 저항치를 저하시켜 성능테스트를 하는 경우에 한정되는 것도 아니다.
결국, 테스트 내용에 따라서 메모리셀의 전류구동능력에 대해서의 조건이 엄격하게 되도록 풀-업저항의 저항치가 전환된다면 좋다.
이상의 설명에서 이해될 수 있는 바와같이, 본 발명의 구성의 PROM IC에 있어서는 감지회로에 풀-업용 저항회로를 마련하는 것에의해 포장제품 IC의 마진테스트를 종래보다도 엄격한 조건으로 행할 수 있으며, 그 결과 신뢰성이 높은 PROM IC의 양산에 공헌할 수 있다고 하는 효과가 있다.
Claims (4)
- 여러개의 메모리셀과, 어드레스신호에 응답하여 상기 메모리셀의 하나를 선택하는 수단과, 테스트선택신호에 응답하여 상기 메모리셀의 상기 선택된 하나에 인가되는 독출전압을 소정전압에서 외부인가전압으로 전환하여 그속에 적힌 정보를 읽는 독출전압인가회로와, 상기 메모리셀의 상기 선택된 하나에서의 독출신호를 2치화하는 감지회로수단과, 상기 감지회로수단의 입력측에 포함되어 상기 입력의 전위를 풀업(pull-up)하고 상기 테스트선택신호에 응답하여 그 저항치를 제1저항치에서 상기 선택된 메모리셀을 통해 흐르는 전류의 구동조건이 엄격해지는 제2저항치로 전환하는 저항회로수단을 구비하고, 상기 메모리셀의 각각은 부동게이트형 트랜지스터를 포함하고, 상기 저항회로 수단의 상기 제2저항치는 상기 제1저항치보다 작으며, 상기 트랜지스터의 상기 게이트에 인가되는 상기 소정 전압은 0V이고, 상기 제1저항치는 수100k-수M Ω이고 상기 제2저항치는 수k-수십k Ω인것을 특징으로하는 PROM IC.
- 제1항에 있어서, 상기 저항회로수단은 여러개의 저항과, 상기 테스트선택신호에 응답하여 ON 또는 OFF 하여 상기 저항회로수단의 상기 저항치틀 전환하는 트랜지스터를 포함하는 것을 특징으로하는 PROM IC.
- 여러개의 메모리셀과, 어드레스신호에 응답하여 상기 어드레스신호에 대응하는 상기 메모리셀의 하나를 선택하는 어드레스디코더수단과, 테스트선택신호에 응답하여 상기 독출전압을 표준독출전압에서 외부인가전압으로 전환하고 상기 외부인가전압을 상기 어드레스디코더수단에 의해 선택된 메모리셀에 인가하는 독출전압인가회로와, 감지증폭기 및 상기 감지증폭기의 입력측에 배열된 저항회로를 포함하고 상기 테스트선택신호에 응답하여 변화하는 저항치를 제공하는 감지회로를 구비하고, 상기 감지증폭기의 상기 입력의 전위는 전원에 의해 상기 저항회로를 통해 풀업되어 상기 메모리셀에 저장된 정보를 검출하고 또한 상기 테스트선택신호에 응답하여 상기 저항회로의 상기 저항을 상기 메모리셀의 통상 사용되는 때의 제1저항치에서 상기 선택된 메모리셀을 통해 흐르는 전류의 구동조건이 엄격해지는 제2저항치로 전환하고, 상기 메모리셀은 부동게이트형 트랜지스터를 포함하고, 상기 저항회로의 상기 제2저항치는 상기 제1저항치보다 작으며, 상기 저항회로는 여러개의 저항 및 상기 테스트선택신호에 응답하여 ON 또는 OFF 하여 상기 저항회로수단의 상기 저항치를 전환하는 것을 특징으로하는 PROM IC.
- 제5항에 있어서, 상기 여러개의 저항은 각각 트랜지스터를 포함하는 것을 특징으로하는 PROM IC.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29647991 | 1991-10-16 | ||
JP91-296479 | 1991-10-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930008870A KR930008870A (ko) | 1993-05-22 |
KR100264425B1 true KR100264425B1 (ko) | 2000-08-16 |
Family
ID=17834090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920018217A KR100264425B1 (ko) | 1991-10-16 | 1992-10-06 | 피롬 아이씨 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5297101A (ko) |
KR (1) | KR100264425B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5487045A (en) * | 1994-09-16 | 1996-01-23 | Philips Electroics North America Corporation | Sense amplifier having variable sensing load for non-volatile memory |
US5796639A (en) * | 1996-09-19 | 1998-08-18 | Intel Corporation | Method and apparatus for verifying the installation of strapping devices on a circuit board assembly |
US5802074A (en) * | 1996-09-19 | 1998-09-01 | Intel Corporation | Method and apparatus for the non-invasive testing of printed circuit board assemblies |
US5877993A (en) * | 1997-05-13 | 1999-03-02 | Micron Technology, Inc. | Memory circuit voltage regulator |
US6842381B2 (en) * | 2002-01-25 | 2005-01-11 | Taiwan Semiconductor Manufacturing Co. | Method of marginal erasure for the testing of flash memories |
JP2005285225A (ja) * | 2004-03-30 | 2005-10-13 | Seiko Instruments Inc | 不揮発性メモリ回路及び半導体装置 |
CN101944392B (zh) * | 2010-09-03 | 2012-11-14 | 深圳市国微电子股份有限公司 | 一种prom的测试*** |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114200A (ja) * | 1985-11-13 | 1987-05-25 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US5142496A (en) * | 1991-06-03 | 1992-08-25 | Advanced Micro Devices, Inc. | Method for measuring VT 's less than zero without applying negative voltages |
-
1992
- 1992-10-06 KR KR1019920018217A patent/KR100264425B1/ko not_active IP Right Cessation
- 1992-10-14 US US07/960,807 patent/US5297101A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5297101A (en) | 1994-03-22 |
KR930008870A (ko) | 1993-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4967415A (en) | EEPROM system with bit error detecting function | |
TWI592939B (zh) | 電晶體測試電路及方法、半導體記憶裝置以及半導體裝置 | |
US7215177B2 (en) | Semiconductor integrated circuit with electrically programmable fuse | |
US6262926B1 (en) | Nonvolatile semiconductor memory device | |
US4841482A (en) | Leakage verification for flash EPROM | |
EP0753859B1 (en) | Method for setting the threshold voltage of a reference memory cell | |
US6181605B1 (en) | Global erase/program verification apparatus and method | |
KR950010870B1 (ko) | 반도체 집적회로 | |
US7499327B2 (en) | NAND flash memory device having page buffer adapted to discharge bit line voltage during erase operation | |
KR900003068B1 (ko) | 고전압검출회로 | |
US6795347B2 (en) | Memory circuit | |
US5198997A (en) | Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier | |
KR900004325B1 (ko) | 프로그램 가능한 판독전용 메모리용 센스증폭기 | |
KR100558188B1 (ko) | 비휘발성 반도체 기억장치 및 행라인 단락 불량 검출방법 | |
US5210716A (en) | Semiconductor nonvolatile memory | |
KR100264425B1 (ko) | 피롬 아이씨 | |
US5208780A (en) | Structure of electrically programmable read-only memory cells and redundancy signature therefor | |
KR920008247B1 (ko) | 반도체메모리장치 | |
US5027320A (en) | EPROM circuit having enhanced programmability and improved speed and reliability | |
US5397946A (en) | High-voltage sensor for integrated circuits | |
KR910001185B1 (ko) | 반도체기억장치 | |
US5561635A (en) | PROM IC enabling a stricter memory cell margin test | |
RU2183361C2 (ru) | Схемное устройство с испытательной схемой | |
EP0430101B1 (en) | Semiconductor memory device having resettable memory cells | |
US20190271728A1 (en) | Device and method for detecting a number of electrostatic discharges |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080522 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |