KR100258899B1 - 번-인 전압 제어장치 - Google Patents
번-인 전압 제어장치 Download PDFInfo
- Publication number
- KR100258899B1 KR100258899B1 KR1019970081273A KR19970081273A KR100258899B1 KR 100258899 B1 KR100258899 B1 KR 100258899B1 KR 1019970081273 A KR1019970081273 A KR 1019970081273A KR 19970081273 A KR19970081273 A KR 19970081273A KR 100258899 B1 KR100258899 B1 KR 100258899B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- burn
- mode
- stress
- generator
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 반도체 메모리의 전압 다운 컨버터에 관한 것으로, 특히 전압 다운 컨버터의 정상 모드 동작과 번-인 모드 동작을 분리하여 번-인 전압 레벨을 제어함으로써 정상 동작의 안정화를 구현할 수 있도록, 외부 전원 전압과 외부 온도 변화에 무관하게 항상 일정한 전압을 공급하는 기준 전압 발생부(10)와 ; 상기 기준 전압 발생부(10)로부터 출력된 기준 전압이 전력 변화에 무관하게 일정한 레벨을 유지하도록 제어하는 레벨 시프트 발생부(20) ; 모드 레지스터 세트 신호에 따라 번-인 모드 검출 신호를 제어하는 번-인 모드 검출부(30) ; 상기 번-인 모드 검출부(30)로부터 출력된 번-인 모드 검출 신호에 따라 고전압 스트레스를 발생시키는 스트레스 전압 발생부(40) ; 및 상기 레벨 시프트 발생부(20)로부터 발생된 시프트 전압 레벨과 상기 스트레스 전압 발생부(40)로부터 발생된 스트레스 전압 레벨을 비교하여 전압 강하된 내부 전원전압을 발생시키는 내부 전원전압 발생부(50)로 구비한, 번-인 전압 제어 장치에 관한 것이다.
Description
본 발명은 반도체 메모리의 전압 다운 컨버터에 관한 것으로, 특히 전압 다운 컨버터의 정상 모드 동작과 번-인 모드 동작을 분리하여 번-인 전압 레벨을 제어함으로써 정상 동작의 안정화를 구현할 수 있도록 한, 번-인 전압 제어 장치에 관한 것이다.
일반적으로, 고밀도(high density) 메모리 분야에서는 외부 전력(VDD)을 사용하여 내부 전압 다운 컨버터(Voltage Down Converter)를 만들어 사용하고 있으며, 내부 전압 다운 컨버터는 내부 회로의 전압원으로 사용되며, 전압 다운 컨버터를 사용함으로 인하여 전력 소모를 줄이는 장점이 있고, 고전압 스트레스(stress)로 인한 장치의 수명이 짧아지는 문제를 전압 다운 컨버터를 사용함으로 인하여 해결할 수 있다.
상기 전압 다운 컨버터를 사용하는 장치에 있어서, 전압 다운 컨버터의 전압 레벨은 외부 전력(VDD)의 변화에 무관하게 일정한 레벨을 발생하는 VR2 레벨과, 고전압 스트레스를 위한 전압 발생기를 사용하여 VR2 레벨과 Vstress 레벨을 비교하는 회로를 사용하여 높은 레벨을 사용하고 있다.
예를 들면, VDD = 5 [V] 를 사용하는 장치는 4.5 [V] 에서 5.5 [V] 까지가 동작 전압 범위이며, 상기 전압 범위 구간에서 주로 전압 다운 컨버터 레벨(VINT)은 3.3 [V] 이고, 번-인 스트레스 구간은 VDD = 8 [V], VINT = 5 [V] 를 사용하게 된다.
종래의 전압 다운 컨버터는 도 1 에 도시된 바와 같이, 온도나 외부 전압 변동에 대해 안정하게 일정한 전압을 공급해 주는 기준 전압 발생부(1)와 ; 상기 기준 전압 발생부(1)로부터 출력된 기준 전압의 레벨을 전력 변화에 무관하게 일정하게 발생시키는 레벨 시프트 발생부(2) ; 고전압 스트레스를 발생시키는 스트레스 전압 발생부(3) 및 ; 상기 레벨 시프트 발생부(2)로부터 발생된 시프트 전압 레벨과 상기 스트레스 전압 발생부(3)로부터 발생된 스트레스 전압 레벨을 비교하여 전압 강하된 내부 전원전압을 발생시키는 내부 전원전압 발생부(4)로 구성되어 있다.
도 2 의 (가)에 도시된 바와 같은 정상 전압 동작과 도 2 의 (나)와 같은 스트레스 전압 동작은 대체로 VDD = 6 [V] 이상 영역에서 구분되게 설계(Design)하여 사용한다.
이와 같이 사용하는 내부 전원전압(VINT) 레벨은 스트레스 전압(Vstress) 그래프(curve)가 변화함으로 인하여 정상 모드 동작으로 들어올수가 있다.
스트레스 전압 그래프가 변화하는 이유로는 프로세스 편차(process variation)와 테스트시 온도 변화에 의하여 스트레스 전압 그래프가 변화할수도 있다.
이와 같은 종래의 방법은 스트레스 전압이 높아지면 VDD = 6 [V] 이전에도 스트레스 모드로 들어가게 되고, 동작 전류 레벨이 증가하게 되는 단점이 있다.
또한, 동작 전류 레벨을 안정되게 하면 스트레스 전압이 낮아져서 번-인 테스트 시간을 길게할 수 밖에 없고, 테스트 비용이 농도(density)가 커짐으로 해서 점점 더 커지게 되는 단점이 있다.
따라서, 상기와 같은 종래의 전압 다운 컨버터를 사용하면, 정상 동작 구간에서도 외부 전력(VDD)이 노이즈로 인하여 VDD = 7 [V] 로 되어, 스트레스 레벨 모드로 진입하는 문제가 있다.
정리하면, 종래의 전압 다운 컨버터의 번-인 스트레스(Burn-In Stress)는 다음과 같은 문제를 가지고 있다.
첫째, 종래의 전압 다운 컨버터 레벨(VINT)은 정상 동작 범위(Normal Operation Range)와 번-인 스트레스 범위(Burn-In Stress Range) 두가지가 하나의 회로 출력으로 제어됨으로 인하여, 정상 동작 범위에서도 전력선 노이즈(power line noise)에 의하여 번-인 스트레스 모드로 동작할 수 있기 때문에 장치의 수명이 단축될 수 있다.
둘째, 종래의 전압 다운 컨버터 레벨(VINT)은 정상 동작 범위(Normal Operation Range)와 번-인 스트레스 범위(Burn-In Stress Range) 두가지가 하나의 회로 출력으로 제어됨으로 인하여, 번-인 전압 레벨을 높혀서 사용하면 정상 동작 범위에서 번-인 스트레스로 동작되어서, 전력 소모가 커질수도 있고 입력 레벨의 불량을 야기시킬 수 있다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 정상 모드 동작과 번-인 모드 동작을 분리하여 번-인 전압 레벨을 제어함으로써 정상 동작의 안정화를 구현할 수 있도록 한, 번-인 전압 제어 장치를 제공하는데 그 목적이 있다.
도 1 은 일반적인 전압 다운 컨버터의 구성 회로도,
도 2 의 (가) 및 (나) 는 도 1 에 대한 전압 레벨 범위 예시도,
도 3 은 본 발명에 따른 번-인 전압 제어 장치의 구성 회로도,
도 4 의 (가) 및 (나) 는 도 3 에 대한 전압 레벨 범위 예시도이다.
〈 도면의 주요부분에 대한 부호의 설명 〉
10 : 기준 전압 발생부 20 : 레벨 시프트 발생부
30 : 번-인 모드 검출부 40 : 스트레스 전압 발생부
50 : 내부 전원전압 발생부
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 외부 전원 전압과 외부 온도 변화에 무관하게 항상 일정한 전압을 공급하는 기준 전압 발생부(10)와 ; 상기 기준 전압 발생부(10)로부터 출력된 기준 전압이 전력 변화에 무관하게 일정한 레벨을 유지하도록 제어하는 레벨 시프트 발생부(20) ; 모드 레지스터 세트 신호에 따라 번-인 모드 검출 신호를 제어하는 번-인 모드 검출부(30) ; 상기 번-인 모드 검출부(30)로부터 출력된 번-인 모드 검출 신호에 따라 고전압 스트레스를 발생시키는 스트레스 전압 발생부(40) ; 및 상기 레벨 시프트 발생부(20)로부터 발생된 시프트 전압 레벨과 상기 스트레스 전압 발생부(40)로부터 발생된 스트레스 전압 레벨을 비교하여 전압 강하된 내부 전원전압을 발생시키는 내부 전원전압 발생부(50)로 구비함을 특징으로 한다.
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
본 발명에서는 정상 모드 동작과 번-인 모드 동작을 분리하는 방법을 사용하였다.
먼저, 동기식 디램(Synchronous DRAM)에서는 프로그램 가능 모드 레지스터(Programmable Mode Register) 기능이 존재하므로, 번-인 테스트 모드(Burn-In Test Mode)를 현재 사용하지 않는 모드를 이용하여 프로그램할 수 있다.
또한, 정상 모드 테스트시에는 항상 새로운 모드 레지스터 세트(Mode Register Set 이하 MRS 라 칭함) 신호를 사용하고 있으므로, 번-인 테스트 모드와 정상 테스트 모드의 구분을 할 수 있다.
그러므로, 본 발명에서는 번-인 모드 검출부(30)를 구성하고, 이 번-인 모드 검출 신호(BIS)를 이용하여 번-인용 스트레스 전압(VS)을 제어하게 된다.
즉, 번-인 모드에서는 스트레스 전압 발생부(40)를 동작시켜서 사용한다.
이와 같은 번-인 검출 신호(BIS)는, 또한 정상 동작 범위에 사용하는 기준전압 발생부(10)와 레벨 시프트 발생부(20)를 디스에이블 시켜서, 전류 소모를 줄이는 이점을 가질 수 있다.
정상 모드 동작에서는 번-인용 스트레스 전압 발생부(40)를 동작시키지 않는 것을 제외하고는, 종래의 동작과 동일하게 동작을 수행한다.
정상 동작 모드에서는 모드 레지스터 세트 신호(MRS)에서 번-인 모드 검출 신호(BIS)가 디스에이블 된다.
그러므로, 번-인 스트레스 전압 발생부(40)의 스트레스 레벨인 Vss로 된다.
스트레스 전압이 Vss 로 되면, 내부 전원전압 발생부(50)는 VR2 레벨과 스트레스 전압 레벨 중 높은 전압 레벨이 내부 전원전압(VINT) 레벨이 되므로, VR2 레벨이 내부 전원전압(VINT) 레벨로 동작하게 된다.
이와 같이 본 발명에서는, 내부 전원전압(VINT) 레벨을 정상 모드로 동작시키는 경우와 스트레스 모드로 동작시키는 경우를, 모드 레지스터 세트 신호(MRS)로 구분하여 동작시킨다.
따라서, 종래의 내부 전원전압(VINT)은 전력 노이즈나 프로세스 편차로 인하여 정상 모드 동작시에도 스트레스 모드로 동작함으로써 고전압 스트레스로 인한 장치 수명이 단축될 수 있으나, 본 발명에서와 같이 정상 모드 동작과 스트레스 모드의 동작을 모드 레지스터 세트 신호로 구분하여 사용함으로써 상기와 같은 문제점을 해결할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은, 정상 모드 동작과 스트레스 모드의 동작을 모드 레지스터 세트 신호로 구분하여, 정상 동작 모드에서는 항상 외부 전력에 무관한 시프트 레벨 전압을 사용하며, 설사 전력선 노이즈가 생겨도 시프트 레벨 전압은 일정한 레벨을 유지하게 제어하고, 번-인 스트레스 모드에서는 외부적인 제어를 하여 스트레스 전압을 사용함으로써 번-인 스트레스 전압을 높게 제어할 수 있으며, 이로 인하여 번-인 스트레스 시간을 대폭 줄일 수 있어 테스트 비용을 줄일 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- 외부 전원 전압과 외부 온도 변화에 무관하게 항상 일정한 전압을 공급하는 기준 전압 발생부와 ;상기 기준 전압 발생부로부터 출력된 기준 전압이 전력 변화에 무관하게 일정한 레벨을 유지하도록 제어하는 레벨 시프트 발생부 ;모드 레지스터 세트 신호에 따라 번-인 모드 검출 신호를 제어하는 번-인 모드 검출부 ;상기 번-인 모드 검출부로부터 출력된 번-인 모드 검출 신호에 따라 고전압 스트레스를 발생시키는 스트레스 전압 발생부 ; 및상기 레벨 시프트 발생부로부터 발생된 시프트 전압 레벨과 상기 스트레스 전압 발생부로부터 발생된 스트레스 전압 레벨을 비교하여 전압 강하된 내부 전원전압을 발생시키는 내부 전원전압 발생부로 구비함을 특징으로 하는 번-인 전압 제어 장치.
- 제 1 항에 있어서,상기 번-인 모드 검출부는,모드 레지스터 세트 신호를 이용하여 정상 모드 동작과 스트레스 모드 동작을 구분하도록 구비함을 특징으로 하는 번-인 전압 제어 장치.
- 제 1 항에 있어서,상기 번-인 모드 검출부는,본딩 선택으로 정상 모드 동작과 스트레스 모드 동작을 구분하도록 구비함을 특징으로 하는 번-인 전압 제어 장치.
- 제 1 항에 있어서,상기 번-인 모드 검출부는,장치 내부의 퓨우즈를 이용하여 정상 모드 동작과 스트레스 모드 동작을 구분하도록 구비함을 특징으로 하는 번-인 전압 제어 장치.
- 제 1 항에 있어서,상기 번-인 모드 검출부는,테스트 모드를 이용하여 정상 모드 동작과 스트레스 모드 동작을 구분하도록 구비함을 특징으로 하는 번-인 전압 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081273A KR100258899B1 (ko) | 1997-12-31 | 1997-12-31 | 번-인 전압 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081273A KR100258899B1 (ko) | 1997-12-31 | 1997-12-31 | 번-인 전압 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061019A KR19990061019A (ko) | 1999-07-26 |
KR100258899B1 true KR100258899B1 (ko) | 2000-06-15 |
Family
ID=19530535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081273A KR100258899B1 (ko) | 1997-12-31 | 1997-12-31 | 번-인 전압 제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100258899B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807592B1 (ko) * | 2001-12-24 | 2008-03-03 | 주식회사 하이닉스반도체 | 반도체기억장치의 안정된 전압을 공급하기 위한 전압 다운컨버터 |
KR100439101B1 (ko) * | 2001-12-24 | 2004-07-05 | 주식회사 하이닉스반도체 | 번인 스트레스 전압 제어 장치 |
-
1997
- 1997-12-31 KR KR1019970081273A patent/KR100258899B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990061019A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960005387Y1 (ko) | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 | |
KR940008286B1 (ko) | 내부전원발생회로 | |
CN102075086B (zh) | 电容器测试方法及其电路 | |
EP1045251A2 (en) | Voltage detecting circuit | |
US6876585B2 (en) | Circuit and method for selecting reference voltages in semiconductor memory device | |
EP1886158A1 (en) | Self-test circuitry to determine minimum operating voltage | |
KR960018599A (ko) | 반도체장치의 번인회로 | |
US5592121A (en) | Internal power-supply voltage supplier of semiconductor integrated circuit | |
JP2000156097A (ja) | 電圧調整が可能な内部電源回路を有する半導体メモリ装置 | |
KR100258899B1 (ko) | 번-인 전압 제어장치 | |
KR100200926B1 (ko) | 내부전원전압 발생회로 | |
KR100753407B1 (ko) | 블라인드 구조를 갖는 반도체 장치 | |
EP0945868A2 (en) | Arrangement for controlling voltage generators in multi-voltage generator chips such as DRAMs | |
JPH08249882A (ja) | 半導体集積回路 | |
JPH05189961A (ja) | 半導体記憶装置 | |
KR100236813B1 (ko) | 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로 | |
KR0138700B1 (ko) | 반도체 장치의 리프레쉬 제어방법 및 그 장치 | |
KR100303995B1 (ko) | 내부전압 강하회로 | |
US7075833B2 (en) | Circuit for detecting negative word line voltage | |
KR100214507B1 (ko) | 반도체 메모리의 어드레스 천이 검출신호 발생회로 | |
JPH0572297A (ja) | 半導体集積回路 | |
KR100253567B1 (ko) | 번인 테스트를 위한 내부전압 발생장치 | |
KR100776739B1 (ko) | 반도체 메모리 장치의 전원 공급 회로 및 방법 | |
KR100408684B1 (ko) | 스페셜 테스트 모드를 구현하는 회로 및 이를 이용하는반도체 메모리 장치 | |
KR19980074416A (ko) | 차지펌프의 펌핑전압 검출회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |