KR100258719B1 - Pannel structure for chip on glass(cog) - Google Patents
Pannel structure for chip on glass(cog) Download PDFInfo
- Publication number
- KR100258719B1 KR100258719B1 KR1019930006450A KR930006450A KR100258719B1 KR 100258719 B1 KR100258719 B1 KR 100258719B1 KR 1019930006450 A KR1019930006450 A KR 1019930006450A KR 930006450 A KR930006450 A KR 930006450A KR 100258719 B1 KR100258719 B1 KR 100258719B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode pad
- panel
- cog
- chip
- electrode
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
Abstract
Description
제1도는 종래 기술의 플립 칩 방식에 따른 COG 판넬의 단면도.1 is a cross-sectional view of a COG panel according to the prior art flip chip method.
제2도는 본 발명에 따른 COG 판넬의 단면도.2 is a cross-sectional view of a COG panel according to the present invention.
본 발명은 액정 디스플레이(LCD : LIQUID CRYSTAL DISPLAY)의 실장기술에 관한 것으로 보다 상세하게는 COG(CHIP ON GLASS) 판넬의 전극패드 부분만 오픈(OPEN) 시키고 나머지 전극패턴 부분은 절연막을 형성하므로써 판넬의 전극 배선을 보호할 뿐 아니라 얼라인먼트(ALIGMENT) 향상에 기여할 수 있는 COG용 판넬 구조에 관한 것이다.The present invention relates to a technology for mounting a liquid crystal display (LCD). More specifically, the electrode pad portion of the COG (CHIP ON GLASS) panel is opened and the remaining electrode pattern portion is formed by forming an insulating film. The present invention relates to a panel structure for COG that not only protects the electrode wiring but also contributes to the improvement of alignment.
LCD는 저소비전력, 소형, 경량의 특징을 살려 시계, 전자계산기 등에서 CRT대체를 통한 포터블(PORTABLE) PC, WS 및 TV 등의 대형, 대화소 표시용분야와 뷰 파인더(VIEW FINDER)나 투사형 디스플레이(PROJECTOR)와 같은 소형, 고밀도용분야 등으로 광범위하게 응용이 확대되고 있다.LCD uses low power consumption, small size, and light weight, and it is possible to display large size, chat place display such as portable PC, WS, and TV through CRT replacement in watch, electronic calculator, view finder or projection display ( Applications are expanding to small and high density applications such as PROJECTOR.
이러한 LCD의 평면적인 유효 표시면적을 가능한한 크게하기 위해서나 박형의 모듈을 형성하기 위하여 LCD 판넬에 구동(DRIVER) IC를 실장하는 기술이 점점 중요시 되고 있다.In order to make the LCD effective display area as large as possible or to form a thin module, a technology of mounting a driver IC on the LCD panel is becoming increasingly important.
상기 LCD 판넬의 실장법은 크게 구동 IC를 실장한 회로기판을 LCD 판넬에 접속하는 방법과 구동 IC를 직접 LCD 판넬 상에 접속시키는 실장법(COG 실장방식)으로 구분할 수 있으며, 본 발명에서는 후술한 COG를 중심으로 한 LCD 판넬의 구동 IC 실장기술에 관하여 살펴보고자 한다.The LCD panel mounting method can be largely divided into a method of connecting a circuit board on which a driving IC is mounted to an LCD panel and a mounting method of directly connecting a driving IC on an LCD panel (COG mounting method). Let's take a look at driver IC mounting technology of LCD panel centering on COG.
상기 COG 실장방식은 LCD 판넬의 글라스 기판 상에 화소전극 형성과 동시에 구동 IC 실장용 패턴을 형성하여 IC를 글라스 상에 직접 접속하는 방식으로 고화소, 소형 LCD 판넬의 박형화에 유리하여 현재 각종 방식이 개발중에 있다.The COG mounting method is a method of forming a pixel electrode on a glass substrate of an LCD panel and simultaneously forming a pattern for driving IC mounting to directly connect the IC to a glass, which is advantageous for thinning a high pixel and a small LCD panel. There is.
이와같은 상기 COG 실장을 행하는데는 LCD 판넬의 내열성과 그라스 기판의 기계적 강도, 그리고 구동 IC 실장부를 포함한 LCD 판넬의 주변부 형성이 코스트(COST) 상승을 가져오지 않도록 배선처리(재료 배선밀도)와 구조등에 대한 고려가 필요하다.Such COG mounting involves wiring process (material wiring density) and structure such that the heat resistance of the LCD panel, the mechanical strength of the glass substrate, and the formation of the periphery of the LCD panel including the driving IC mounting part do not cause a cost increase. Consideration is needed.
한편, 상기 COG는 전술한 바와 같이 구동 IC 실장을 위한 배선 패턴을 LCD 판넬의 화소전극 패턴 형성과 동시에 형성 가능하기 때문에 패턴 피치(PATTERN PITCH)50㎛이하도 가능하고, 구동 IC를 LCD 판넬 글라스 기판상에 직접 접속하므로 최소의 접점수로 LCD 판넬 모듈을 형성할 수 있어 실장의 일드(YIELD) 향상이나 품질 안정성에 유리하며, 글라스 기판 상에 직접 접속하므로 LCD 판넬 평면크기는 약간 커지지만 (텝 방식의 접속영역 : 2-3mm, COG는 6- 10mm정도 필도) LCD 판넬 모듈로서는 면적, 용적면에서 소형화가 가능할 뿐 아니라 텝(TAB) 실장방식에 비해 사용부품수가 적고 공정수가 적어 저가격화의 가능성(다화소 LCD 판넬일수록 구동 IC가 증가하기 때문에 효과는 현저함)등의 장점을 가지고 있다.On the other hand, since the COG can form a wiring pattern for mounting the driving IC at the same time as the pixel electrode pattern of the LCD panel, the pattern pitch (PATTERN PITCH) can be 50 μm or less, and the driving IC is the LCD panel glass substrate. LCD panel module can be formed with the minimum number of contacts because it is directly connected to the panel, which is advantageous for improving the YIELD and quality stability of the mounting. Connection area: 2-3mm, COG is about 6-10mm) LCD panel module is not only compact in area and volume, but also low in number due to fewer parts and fewer processes compared to TAB mounting method. The effect is remarkable because multi-pixel LCD panel increases driver IC.
이러한 LCD 판넬의 COG 실장방법은 크게 3가지 즉, 판넬의 글라스 상에 와이어 본딩이 가능한 패턴(예 : Al, Au)을 형성하고 구동 IC를 와이어 본딩한후 후 봉지나타났"와이어 본딩용 COG"와, 구동 IC의 전극과 LCD 판넬 패턴 전극 사이의 "러버 컨넥터(RUBBER CONNECTOR) COG " 및 구동 IC전극과 LCD 판넬전극 사이를 범프(BUMP) 또는 도전입자를 사용 접속한후 봉지하여 실장하는 방법으로 분류할 수 있다.There are three methods of COG mounting of LCD panels, namely, wire bonding patterns (for example, Al and Au) are formed on the glass of the panel, and the bags are displayed after wire-bonding the driving ICs. And a "rubber connector COG" between the electrode of the driving IC and the LCD panel pattern electrode, and the sealing and mounting after connecting the driving IC electrode and the LCD panel electrode using bumps or conductive particles. Can be classified.
상술한 사항을 기초로하여 종래 사용되어져 왔던 COG용 판넬 구조에 대하여 제1도를 참조로 하여 설명하면 아래와 같다.Based on the above-described matters, a panel structure for COG, which has been conventionally used, will be described below with reference to FIG.
제1도는 종래의 플립 칩(FLIP CHIP) 방식에 따른 COG 판넬의 단면도를 도시해 놓은 것으로, 상기 도면에서 알 수 있듯이 종래 기술에 따른 COG 판넬 구조는 칩 실장부와 화상표시부를 갖는 평판 디스플레이용 COG 전극에 있어서, 상기 칩 실장부는 상기 COG 판넬(1)의 상부에 형성된 전극패드(3)와, 상기 전극패드(3) 상에 LSI를 부착하기 위하여 상기 전극패드(3)가 형성된 위치와 동일한 위치의 LSI 칩 패드 상에 형성된 범프(4)로 구성되며, 상기 화상표시부는 상기 전극패드(3)와 동일높이를 가지고 상기 COG용 판넬 상부에 ITO 재질로 형성된 상기 제1도전막과(3')과, 상기 제1도전막(3') 상부에 형성된 디스플레이 판넬(2)로 이루어진다.1 is a cross-sectional view of a COG panel according to a conventional flip chip (FLIP CHIP) method, as can be seen in the drawing, the COG panel structure according to the prior art is a flat panel display COG having a chip mounting portion and an image display portion In the electrode, the chip mounting portion is the same position as the electrode pad 3 formed on the top of the COG panel 1 and the position where the electrode pad 3 is formed to attach the LSI on the electrode pad 3. And a bump 4 formed on an LSI chip pad of the first conductive film, wherein the image display part has the same height as the electrode pad 3 and the first conductive film 3 'formed on the COG panel and made of ITO. And a display panel 2 formed on the first conductive film 3 '.
상기 구조로 이루어진 종래 평판 디스플레이의 COG 판넬 구조는 투명 유리기판(1) 상에 전극 패드(3)를 형성한후 범프가 형성된 LSI 칩을 직접 실장하게 되는데, 이때 상기 패드 사이의 피치(PITCH)가 적어질수록 인접전극간 구동시 발생되는 전류가 영향을 미치게 되어 전기적인 특성이 저하되는 문제점을 안고 있었다.The COG panel structure of the conventional flat panel display having the above structure forms an electrode pad 3 on the transparent glass substrate 1 and then directly mounts an LSI chip having bumps thereon, wherein the pitch between the pads is As the number decreases, the electric current generated when driving between adjacent electrodes affects the electrical characteristics.
이에 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로 COG 판넬의 전극패드 부분만을 오픈시키고 이를 제외한 나머지 전극패턴은 절연막을 도포시키므로써 판넬의 전극패턴을 보호할 수 있어 전기적 특성을 향상시킬 수 있고 얼라인먼트를 향상시킬 수 있는 COG 판넬 구조를 제공함에 그목적이 있다.Accordingly, the present invention has been made in view of the above. Only the electrode pad portion of the COG panel is opened, and the remaining electrode patterns except this can be coated with an insulating film to protect the electrode pattern of the panel, thereby improving electrical characteristics and alignment. The purpose is to provide a COG panel structure that can be improved.
상기와 같은 목적을 달성하기 위한 본 발명의 COG 판넬 구조는 칩실장부와 화상표시부를 갖는 평판 디스플레이용 COG 판넬에 있어서, 상기 칩실장부는 상기 투명 유리기판 상에 형성된 전극패드와, 상기 전극패드 상에 LSI 칩을 부착하기 위하여 상기 전극패드가 형성된 위치와 동일한 위치의 LSI 칩 패드 상에 형성된 범프와, 상기 전극패드 부분을 제외한 상기 투명 유리기판 상의 단자부분과 상기 전극패드부의 인접면에 상기 전극패드 보다 높고 범프 높이보다 낮은 두께를 가지도록 패턴닝된 절연막으로 구성되며, 상기 화상표시부는 상기 전극패드와 동일 높이 또는 낮은 높이를 가지고 상기 투명 유리기판 상부에 형성된 제1도전막과, 상기 제1도전막 상에 형성된 디스플레이 판넬로 이루어진다.The COG panel structure of the present invention for achieving the above object is a flat panel display COG panel having a chip mounting portion and an image display portion, the chip mounting portion is formed on the transparent glass substrate, the electrode pad and the electrode pad on A bump formed on the LSI chip pad at the same position as the electrode pad is formed to attach the LSI chip to the terminal, and a terminal portion on the transparent glass substrate except for the electrode pad portion and the electrode pad portion adjacent to the electrode pad portion. And an insulating film patterned to have a thickness higher than and lower than a bump height, wherein the image display part has a height equal to or lower than that of the electrode pad and is formed on the transparent glass substrate, and the first conductive film. It consists of a display panel formed on the film.
본 발명은 상술한 구성에 의해 상기 절연막을 전극패드가 형성되지 않은 단자부분과 전극패드부의 인접면(패드와 패드 사이)에 도포시키므로써 전기적 특성을 향상시킬 수 있게 되고 얼라인먼트 향상을 기할 수 있게 된다.According to the present invention, by applying the insulating film to the terminal portion where the electrode pad is not formed and the adjacent surface of the electrode pad portion (between the pad and the pad), the electrical characteristics can be improved and the alignment can be improved. .
이하 첨부된 도면을 참조로하여 본 발명의 실시예에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 COG 판넬의 단면도를 도시한 것으로 상기 도면에서 알 수 있듯이 본 발명에 따른 COG 판넬구조는 칩실장부와 화상표시부를 갖는 평판 디스플레이용 COG 판넬에 있어서, 상기 칩실장부는 상기 투명 유리기판(1) 상에 형성된 전극패드(3)와, 상기 전극패드(3) 상에 LSI 칩을 부착하기 위하여 상기 전극패드(3)가 형성된 위치와 동일한 위치의 LSI 칩 패드 상에 형성된 범프(4)와, 상기 전극패드(3) 부분을 제외한 상기 투명 유리기판(1) 상의 단자부분과 상기 전극패드부의 인접면 (패드와 패드사이)에 상기 전극패드(3) 보다 높고 높이보다 낮은 두께를 가지도록 형성된 절연막(5)으로 구성되며, 상기 화상표시부는 상기 전극패드(3)와 동일높이 또는 낮은 높이를 가지고 상기 투명 유리기판(1) 상부에 형성된 제1도전막(3')과, 상기 제1도전막(3') 상에 형성된 디스플레이 판넬(2)로 이루어진다.2 is a cross-sectional view of a COG panel according to the present invention. As can be seen from the drawings, the COG panel structure according to the present invention has a chip mounting part and an image display part. An electrode pad 3 formed on the transparent glass substrate 1 and a bump formed on the LSI chip pad at the same position where the electrode pad 3 is formed in order to attach the LSI chip on the electrode pad 3. (4) and a thickness higher than the electrode pad 3 and lower than the height on the terminal portion on the transparent glass substrate 1 except for the electrode pad 3 portion and the adjacent surface (between the pad and the pad) of the electrode pad portion. A first conductive film 3 'formed on the transparent glass substrate 1 and having the same height or a lower height than the electrode pad 3; On the first conductive film 3 ' Formed comprises a display panel (2).
여기서 상기 제1도전막(3')은 ITO 등 투명전극 재질로 이루어지며, 상기 칩실장부에 형성된 전극패드(3)는 화상표시부분에서 증착시킨 제1도전막(3')과 동일한 재질의 투명전극을 이용하여 형성시킬 수도 있고 또는 화상표시부분만을 투명전극으로 형성시키고 그외 전극패턴은 전기저항이 우수하고 COG 실장이 용이한 금속 예컨데, 니켈, 알루미늄, 구리, 크롬, 은, 금 중 선택된 어느 하나 이상을 증착하여 형성시킬 수도 있다.The first conductive film 3 'is made of a transparent electrode material such as ITO, and the electrode pad 3 formed on the chip mounting part is made of the same material as that of the first conductive film 3' deposited on the image display part. It may be formed using a transparent electrode, or only an image display portion may be formed of a transparent electrode, and the other electrode patterns may have excellent electrical resistance and easy to mount COG. For example, any one selected from nickel, aluminum, copper, chromium, silver, and gold One or more may be formed by depositing.
전극패드(3)가 형성되지 않은 투명 유리기판(1) 상의 전극패턴부에 형성시킨 절연막(5)은 진공 증착, 스핀코터(SPIN COATER), 인쇄, 전착 중 어느하나의 방법으로 도포시킨후 판넬의 전극패드(3) 부분만 에칭하여 패턴을 형성하게 되며, 그결과 LSI 칩의 범프(4) 선단과 접촉할 수 있게 된다. 이때 상기 절연막(5)은 SiO2 (상품명 : 일본 觸媒化成 Ceramate RTZ, 日産化學 NT-L6008, NHC A 2014등), PI 등으로 이루어진다.The insulating film 5 formed on the electrode pattern portion on the transparent glass substrate 1 on which the electrode pad 3 is not formed is coated by any one of vacuum deposition, spin coater, printing, and electrodeposition, and then the panel. Only the portion of the electrode pad 3 of the electrode is etched to form a pattern, and as a result, the tip of the bump 4 of the LSI chip can be contacted. At this time, the insulating film 5 is made of SiO2 (trade name: Nippon Chemical Co., Ltd. RTZ, Nippon Chemical Corporation NT-L6008, NHC A 2014, etc.), PI, and the like.
그후 상기 절연막(5) 패턴이 형성된 COG 판넬의 전극패드(3)와 범프(4)가 형성된 LSI 칩의 선단을 부착하기 위하여 상기 판넬의 전극패드(3) 상에 도전성 접착제, 낮은 융점을 갖는 금속(LOW MELTING METAL) 또는 UV 경화수지를 이용하여 LSI 칩과 판넬을 본딩처리 한다.Then, a conductive adhesive and a metal having a low melting point on the electrode pad 3 of the panel to attach the electrode pad 3 of the COG panel on which the insulating film 5 pattern is formed and the tip of the LSI chip on which the bump 4 is formed. LSI chip and panel are bonded by using (LOW MELTING METAL) or UV curable resin.
상술한 바와 같이 본 발명에 의하면 COG 판넬의 전극패드 부분만을 오픈시키고 이를 제외한 나머지 전극패턴은 절연막을 도포시키므로써 판넬의 전극배선을 보호할 수 있어 전기적 특성을 향상시킬 수 있고 얼라인먼트 향상을 기할 수 있게 된다.As described above, according to the present invention, only the electrode pad portion of the COG panel is opened, and the remaining electrode patterns except for the same are coated with an insulating film to protect the electrode wiring of the panel, thereby improving electrical characteristics and improving alignment. do.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006450A KR100258719B1 (en) | 1993-04-16 | 1993-04-16 | Pannel structure for chip on glass(cog) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006450A KR100258719B1 (en) | 1993-04-16 | 1993-04-16 | Pannel structure for chip on glass(cog) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100258719B1 true KR100258719B1 (en) | 2000-06-15 |
Family
ID=19354088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930006450A KR100258719B1 (en) | 1993-04-16 | 1993-04-16 | Pannel structure for chip on glass(cog) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100258719B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050020708A (en) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | Electric circuit board |
| US7482703B2 (en) | 2005-11-22 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor device having align mark layer and method of fabricating the same |
| KR100943730B1 (en) | 2003-06-27 | 2010-02-23 | 엘지디스플레이 주식회사 | Chip on glass type Liquid Crystal Display Device |
| US8334539B2 (en) | 2009-04-09 | 2012-12-18 | Samsung Display Co., Ltd. | Manufacturing method for contact pads of a thin film transistor array panel, and a thin film transistor array panel having such contact pads |
-
1993
- 1993-04-16 KR KR1019930006450A patent/KR100258719B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100943730B1 (en) | 2003-06-27 | 2010-02-23 | 엘지디스플레이 주식회사 | Chip on glass type Liquid Crystal Display Device |
| KR20050020708A (en) * | 2003-08-22 | 2005-03-04 | 소니 가부시끼 가이샤 | Electric circuit board |
| US7482703B2 (en) | 2005-11-22 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor device having align mark layer and method of fabricating the same |
| US8334539B2 (en) | 2009-04-09 | 2012-12-18 | Samsung Display Co., Ltd. | Manufacturing method for contact pads of a thin film transistor array panel, and a thin film transistor array panel having such contact pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7403256B2 (en) | Flat panel display and drive chip thereof | |
| US6404476B1 (en) | Device having an improved connective structure between two electrodes | |
| US20200303270A1 (en) | Film for a package substrate | |
| US5846853A (en) | Process for bonding circuit substrates using conductive particles and back side exposure | |
| US5500787A (en) | Electrodes on a mounting substrate and a liquid crystal display apparatus including same | |
| CN110568681B (en) | Display panel and liquid crystal display | |
| KR100258719B1 (en) | Pannel structure for chip on glass(cog) | |
| US5525838A (en) | Semiconductor device with flow preventing member | |
| KR20040088347A (en) | Electro-optical device, electronic instrument having the same, and manufacturing method of the same | |
| JP3406417B2 (en) | Flip-chip type liquid crystal display element and liquid crystal display module | |
| US6603467B1 (en) | Method and apparatus for LCD panel power up test | |
| KR19980015037A (en) | Liquid crystal display (LCD) panel having inspection common line and common pad, inspection method of liquid crystal display panel, and manufacturing method of liquid crystal display module | |
| JP2001264794A (en) | Method for manufacturing liquid crystal display device | |
| JP2000150584A (en) | Semiconductor device mounting device | |
| JP3340779B2 (en) | Semiconductor device | |
| KR100869113B1 (en) | Liquid crystal display device | |
| JPS60225120A (en) | Liquid-crystal display device | |
| KR20190045037A (en) | Film for package substrate, semiconductor package, display device and methods of fabricating the same | |
| JPS62161187A (en) | Liquid crystal display unit | |
| JPH09305121A (en) | Circuit connection structure, and display device and tcp structure body having the circuit connection structure | |
| JP2594874Y2 (en) | Liquid crystal display | |
| JPH0417966Y2 (en) | ||
| JP2718220B2 (en) | LCD panel | |
| JP2995392B2 (en) | Liquid crystal electro-optical device | |
| JPH06232211A (en) | Connecting structure of ic chip, and connecting method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |