KR100256875B1 - 박막형 광로 조절 장치의 제조 방법 - Google Patents
박막형 광로 조절 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100256875B1 KR100256875B1 KR1019970057103A KR19970057103A KR100256875B1 KR 100256875 B1 KR100256875 B1 KR 100256875B1 KR 1019970057103 A KR1019970057103 A KR 1019970057103A KR 19970057103 A KR19970057103 A KR 19970057103A KR 100256875 B1 KR100256875 B1 KR 100256875B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- iso
- lower electrode
- cut
- active matrix
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Abstract
플루오르화 수소 증기에 의하여 Iso-Cut 부위의 변형층이나 액티브 매트릭스가 손상을 입는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법이 개시된다. 하부 전극에 IsoCut 부위를 형성한 후, 실리카 또는 비정질 실리콘을 사용하여 규화물층을 형성한다. 규화물층을 하부 전극의 Iso-Cut 부위에만 남도록 패터닝하여 Iso-Cut 보호층을 형성한다. 이후, 하부 전극층 및 Iso-Cut 보호층의 상부에 변형층 및 상부 전극을 형성한다. Iso-Cut 보호층에 의하여 액츄에이터를 구성하는 박막들의 식각 공정 동안 Iso-Cut 부위 상부의 변형층 또는 그 하부의 액티브 매트릭스는 보호되므로 희생층을 식각할 때, 플루오르화 수소 증기가 변형층 또는 액티브 매트릭스 쪽으로 침투하여 변형층이나 액티브 매트릭스가 손상되는 것을 방지할 수 있다.
Description
본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Array)의 제조 방법에 관한 것으로서, 보다 상세하게는 하부 전극층을 Iso-Cut한 후 Iso-Cut 부위에 실리카 또는 비정질 실리콘으로 이루어진 Iso-Cut 보호층을 형성하여 후속하는 식각 공정 동안 Iso-Cut 부위 하부의 지지층이 손상을 받지 않게 함으로써, 희생층을 식각할 때 플루오르화 수소 증기가 Iso-Cut 부위를 통해 변형층 또는 액티브 매트릭스로 침투하여 변형층이나 액티브 매트릭스가 손상을 입는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(optical light modulator)는 광통신, 화상 처리, 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 이러한 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display : LCD), DMD(Deformable Mirror Device), 그리고 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 신호에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT(Pb(Zr, Ti)O3) 또는 PLZT((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN(Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허출원 제96-42197호(발명의 명칭 : 멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도를 도시한 것이다. 도 1을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1)와 액티브 매트릭스(1)의 상부에 형성된 액츄에이터(70)를 포함한다. 액티브 매트릭스(1)는 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다.
액츄에이터(70)는, 일측이 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(60)을 개재하여 수평하게 형성된 멤브레인(25), 멤브레인(25)의 상부에 적층된 하부 전극(30), 하부 전극(30)의 상부에 적층된 변형층(35), 변형층(35)의 상부에 적층된 상부 전극(40), 그리고 변형층(35)의 일측으로부터 변형층(35), 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 형성된 비어 홀(45) 내에 하부 전극(30)과 드레인 패드(5)가 서로 연결되도록 형성된 비어 컨택(50)을 포함한다.
이하, 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.
도 2a 내지 2e는 도 1에 도시한 장치의 제조 공정도이다. 도 2a를 참조하면, 내부에 M×N(M, N은 정수) 개의 MOS 트랜지스터(도시되지 않음)가 내장되고 트랜지스터의 드레인으로부터 연장되는 드레인 패드(5)가 형성된 액티브 매트릭스(1)의 상부에 보호층(10)을 형성한다. 보호층(10)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다. 보호층(10)은 후속하는 공정 동안 MOS 트랜지스터가 내장된 액티브 매트릭스(1)를 보호한다.
보호층(10)의 상부에는 식각 방지층(15)이 형성된다. 식각 방지층(15)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(15)은 후속하는 식각 공정 동안 액티브 매트릭스(1) 및 보호층(10)이 식각되어 손상을 입는 것을 방지한다.
식각 방지층(15)의 상부에는 희생층(20)이 적층된다. 희생층(20)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법을 이용하여 1.0∼3.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 연마함으로써 평탄화시킨다. 이어서, 희생층(20)의 일부를 식각하여 식각 방지층(15) 중 아래에 드레인 패드(5)가 형성되어 있는 부분을 노출시킨다.
도 2b를 참조하면, 멤브레인(25)은 노출된 식각 방지층(15) 및 희생층(20)의 상부에 0.1∼1.0㎛ 정도의 두께를 가지도록 적층된다. 멤브레인(25)은 탄화규소(SiC)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 형성된다.
멤브레인(25)의 상부에는 하부 전극(30)이 적층된다. 하부 전극(30)은 백금(Pt) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링(sputtering) 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 적층한다. 이어서, 각각의 화소별로 독립적인 제1 신호(화상 신호)를 인가하기 위하여 하부 전극(30)을 Iso-Cutting한다.
도 2c를 참조하면, 하부 전극(30)의 상부에는 변형층(35)이 적층된다. 변형층(35)은 PZT 또는 PLZT 등의 압전 물질을 졸-겔(sol-gel)법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한 후, 변형층(35)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 변형층(35)은 상부 전극(40)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(30)에 제1 신호가 인가되어 상부 전극(40)과 하부 전극(30) 사이의 전위차에 따라 발생하는 전기장에 의하여 변형을 일으킨다.
상부 전극(40)은 변형층(35)의 상부에 적층된다. 상부 전극(40)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 상부 전극(40)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 상부 전극(40)은 전기 전도성 및 반사성을 동시에 갖고 있으므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 상부 전극(40)을 소정의 화소 형상으로 패터닝한다. 이 때, 상부 전극(40)의 일부에는 스트라이프(55)가 형성된다. 스트라이프(55)는 상부 전극(40)을 균일하게 동작시켜 광원으로부터 입사되는 빛이 상부 전극(40) 중 변형층(35)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 난반사 되는 것을 방지한다. 계속하여, 변형층(35) 및 하부 전극(30)을 각기 소정의 화소 형상으로 패터닝한다.
도 2d를 참조하면, 변형층(35)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(35), 하부 전극(30), 멤브레인(25), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 변형층(35)으로부터 드레인 패드(5)까지 비어 홀(45)을 형성한다. 이어서, 비어 홀(45)의 내부에 텅스텐(W) 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 증착시켜 하부 전극(30)과 드레인 패드(5)를 연결되도록 비어 컨택(50)을 형성한다.
계속하여, 멤브레인(25)이 소정의 화소 형상을 갖도록 패터닝한다. 그리고, 플루오르화 수소(HF) 증기를 사용하여 희생층(20)을 제거하여 희생층(20)의 위치에 에어 갭(60)을 형성한 후, 세정 및 건조 처리를 수행하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치의 제조 방법에 있어서, 제1 신호는 외부로부터 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(50)을 통하여 하부 전극(30)에 인가된다. 또한, 상부 전극(40)에는 외부로부터 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(40)과 하부 전극(30) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(40)과 하부 전극(30) 사이에 적층되어 있는 변형층(35)이 변형을 일으킨다. 변형층(35)은 발생한 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(35)을 포함하는 액츄에이터(70)는 멤브레인(25)이 형성되어 있는 방향과 반대 방향으로 휘어진다. 따라서, 액츄에이터(70) 상부의 상부 전극(40)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(40)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치의 제조 방법에 있어서, 상부 전극, 변형층, 하부 전극, 및 멤브레인 등 액츄에이터를 구성하는 박막들을 각기 소정의 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 하부 전극의 Iso-Cut 부위 하부의 멤브레인과 식각 방지층이 지속적으로 손상을 받게 된다. 이를 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.
도 3은 상술한 박막형 광로 조절 장치에 있어서 Iso-Cut 부위를 확대한 평면도를 도시한 것이다. 도 3을 참조하면, 상부 전극(40), 변형층(35), 하부 전극(30) 및 멤브레인(25)을 각각 소정의 화소 형상으로 패터닝하기 위한 식각 공정들을 진행할 때 Iso-Cut 부위(A 참조)는 포토레지스트로 커버되지 않고 노출되게 된다. 이 경우, 상부 전극(40), 변형층(35), 하부 전극(30), 및 멤브레인(25)이 각기 정확한 화소 형상을 갖도록 하기 위하여 식각 공정을 충분하게 진행할 필요가 있게 되며, 이로 인하여 식각 공정들이 수행되는 동안 포토레지스트로 보호되지 않는 Iso-Cut 부위(A) 아래의 멤브레인(25)과 식각 방지층(15)이 과도하게 식각되어 손상을 입는다. 이와 같이 멤브레인(25) 및 식각 방지층(15)이 손상을 입게 되면, 플루오르화 수소(HF) 증기를 사용하여 희생층(20)을 제거할 때, 플루오르화 수소 증기가 멤브레인(25) 및 식각 방지층(15)의 손상된 부위를 통해 침투하여 멤브레인(25) 상부의 변형층과 식각 방지층(15) 하부의 보호층(10) 및 트랜지스터가 내장된 액티브 매트릭스(1)가 손상을 받게 되는 문제점이 있다.
따라서, 본 발명의 목적은, 하부 전극층을 Iso-Cutting 한 후 Iso-Cut 부위에 실리카 또는 비정질 실리콘으로 구성된 Iso-Cut 보호층을 형성하여 후속하는 식각 공정 동안 Iso-Cut 부위 하부의 지지층이 손상을 받지 않게 함으로써, 희생층을 식각할 때 플루오르화 수소 증기가 지지층을 통하여 변형층 또는 액티브 매트릭스 쪽으로 침투하는 것을 방지하여 변형층이나 액티브 매트릭스가 손상되는 것을 방지할 수 있는 박막형 광로 조절 장치의 제조 방법을 제공하는 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.
도 2a 내지 도 2e는 도 2에 도시한 장치의 제조 공정도이다.
도 3은 상기 선행 출원에 기재된 장치 중 Iso-cut 부위를 확대한 평면도이다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도이다.
도 5는 도 4에 도시한 장치를 BB′선으로 자른 단면도이다.
도 6a 내지 도 6d는 도 5에 도시한 장치의 제조 공정도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100:액티브 매트릭스 105:드레인 패드
110:보호층 115:식각 방지층
120:희생층 125:지지층
130:하부 전극 135:변형층
140:상부 전극 145:비어 홀
150:비어 컨택 160:에어 갭
165:Iso-Cut 부위 170:Iso-Cut 보호층
200:액츄에이터
상술한 목적을 달성하기 위하여 본 발명은, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 트랜지스터의 드레인으로부터 연장되는 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계; 액티브 매트릭스의 상부에 보호층 및 식각 방지층을 형성하는 단계; 식각 방지층의 상부에 제1층을 형성하는 단계; 제1층의 상부에 하부 전극층을 형성한 후, 하부 전극층에 각각의 화소를 분리시키는 Iso-Cut 부위를 형성하는 단계; 하부 전극층에 규화물층을 형성하는 단계; 규화물층을 패터닝하여 하부 전극층의 Iso-Cut 부위에 Iso-Cut 보호층을 형성하는 단계; 하부 전극층 및 Iso-Cut 보호층의 상부에 제2층 및 상부 전극층을 형성하는 단계; 상부 전극층 및 제2층을 패터닝하여 상부 전극 및 변형층을 형성하는 단계; 하부 전극층을 패터닝하여 하부 전극을 형성하는 단계; 그리고 제1층을 패터닝하여 지지층을 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극층에 각각의 화소를 분리시키는 Iso-Cutting을 실시한 후, 실리카(SiO2) 또는 비정질 실리콘(amorphous silicon)으로 구성된 규화물층을 형성하고 규화물층을 하부 전극층의 Iso-Cut 부위만이 남도록 패터닝하여 Iso-Cut 보호층을 형성한다. 하부 전극 중 Iso-Cut 부위 상부에 형성된 Iso-Cut 보호층에 의하여 액츄에이터를 구성하는 박막들을 각기 소정의 화소 형상으로 패터닝하는 식각 공정 동안 Iso-Cut 부위 상부의 변형층 또는 그 하부의 액티브 매트릭스는 손상을 받지 않게 된다. 따라서, 희생층을 식각할 때, 플루오르화 수소 증기가 지지층을 통하여 변형층 또는 액티브 매트릭스 쪽으로 침투하여 변형층이나 액티브 매트릭스가 손상되는 것을 방지할 수 있다.
이하, 첨부된 도면들을 참조로 하여 본 발명의 일 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 상세하게 설명한다.
도 4는 본 발명에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 5는 도 4에 도시한 장치를 BB′선으로 자른 단면도를 도시한 것이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로 조절 장치는 M×N(M, N은 정수) 개의 P-MOS 트랜지스터(도시되지 않음)가 내장된 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(200)를 포함한다.
액티브 매트릭스(100)는, P-MOS 트랜지스터의 드레인으로부터 연장되는 드레인 패드(105), 액티브 매트릭스(100) 및 드레인 패드(105)의 상부에 형성된 보호층(110), 보호층(110)의 상부에 형성된 식각 방지층(115)을 포함한다.
액츄에이터(200)는, 식각 방지층(115) 중 아래에 드레인 패드(105)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(160)을 개재하여 액티브 매트릭스(100)의 하부와 수평하게 형성된 지지층(125), 지지층(125)의 상부에 형성된 하부 전극(130), 하부 전극(130)의 일측 상부에 형성된 Iso-Cut 보호층(170), Iso-Cut 보호층(170) 및 하부 전극(130)의 상부에 형성된 변형층(135), 변형층(135)의 상부에 형성된 상부 전극(140), 그리고 변형층(135)의 일측으로부터 변형층(135), 하부 전극(130), 지지층(125), 식각 방지층(115) 및 보호층(110)을 통하여 드레인 패드(105)의 상부까지 형성된 비어 홀(145) 내에 하부 전극(130)과 드레인 패드(105)가 연결되도록 형성된 비어 컨택(150)을 포함한다. 지지층(125)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다.
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 6a 내지 도 6d는 도 5에 도시한 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 6a 내지 도 6d에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 6a를 참조하면, 내부에 M×N 개의 P-MOS 트랜지스터(도시되지 않음)가 내장되어 있는 액티브 매트릭스(100)의 상부에 드레인 패드(105)를 형성한다. 드레인 패드(105)는 텅스텐 또는 티타늄 등의 금속을 사용하여 형성한다. 드레인 패드(105)는 외부로부터 액티브 매트릭스(100)에 내장된 MOS 트랜지스터를 통하여 전달된 제1 신호(화상 신호)를 비어 컨택(150)을 통해 하부 전극(130)에 인가하는 역할을 한다.
MOS 트랜지스터가 내장된 액티브 매트릭스(100)를 보호하기 위하여 드레인 패드(105) 및 액티브 매트릭스(100)의 상부에 보호층(110)을 형성한다. 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 1.0∼2.0㎛ 정도의 두께를 가지도록 형성한다.
보호층(110)의 상부에는 식각 방지층(115)이 적층된다. 식각 방지층(115)은 질화물(nitride)을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(115)은 후속하는 식각 공정 동안 액티브 매트릭스(100) 및 보호층(110)이 식각되어 손상을 입는 것을 방지한다.
식각 방지층(115)의 상부에는 희생층(120)이 적층된다. 희생층(120)은 인(P)을 고농도로 함유한 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 1.0∼3.0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(120)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(120)의 표면을 스핀 온 글래스(SOG)를 사용하는 방법 또는 화학 기계적 연마(CMP) 방법을 이용하여 그 표면을 연마함으로써 평탄화시킨다. 이어서, 희생층(120) 중 아래에 드레인 패드(105)가 형성된 부분을 식각하여 식각 방지층(115)의 일부를 노출시켜 액츄에이터(200)의 지지부인 앵커(anchor)가 형성될 위치를 만든다.
노출된 식각 방지층(115) 및 희생층(120)의 상부에는 제1층(124)이 적층된다. 제1층(124)은 질화물 또는 금속 등 경질의 물질을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 제1층(124)은 후에 액츄에이터(200)를 지지하는 지지층(125)으로 패터닝된다.
도 6b를 참조하면, 제1층(124)의 상부에 전기 전도성이 우수한 백금, 탄탈륨, 또는 백금-탄탈륨 등의 금속을 사용하여 하부 전극층(129)을 형성한다. 하부 전극층(129)은 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 적층한다. 이어서, 각각의 화소별로 독립적인 제1 신호(화상 신호)를 인가하기 위하여 하부 전극층(129)을 Iso-Cutting한다.
상기와 같이 Iso-Cut(165)이 형성된 하부 전극층(129)의 상부에 실리카(SiO2) 또는 비정질 실리콘으로 구성된 규화물층(169)을 형성한다. 규화물층(169)은 PECVD 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 적층한다.
도 6c를 참조하면, 규화물층(169) 중 하부에 하부 전극층(129)의 Iso-Cut 부위(165) 상에 적층된 부분을 제외한 나머지 부분이 제거되도록 식각하여 Iso-Cut 보호층(170)을 형성한다. 본 발명에서는, 상기와 같이 Iso-Cut 부위(165) 상부의 Iso-Cut 보호층(170)을 형성하므로 후속하여 액츄에이터(200)를 구성하는 박막들을 각기 소정의 화소 형상으로 패터닝할 때, Iso-Cut 부위(165) 하부의 제1층(124)의 일부가 식각되어 손상을 입더라도 Iso-Cut 보호층(170)으로 인하여 변형층(135) 또는 보호층(110)을 포함하는 액티브 매트릭스(100)가 손상되는 것을 방지할 수 있다. 따라서, 희생층(120)을 식각할 때 플루오르화 수소(HF) 증기가 지지층(125)을 통하여 변형층(135) 또는 액티브 매트릭스(100)쪽으로 침투하여 변형층(135)이나 액티브 매트릭스(100)가 손상되는 것을 방지할 수 있다.
하부 전극층(129) 및 Iso-Cut 보호층(170)의 상부에는 제2층(134)이 적층된다. 제2층(134)은 PZT 또는 PLZT 등의 압전 물질을 사용하여 0.1∼1.0㎛, 바람직하게는 0.4㎛ 정도의 두께를 가지도록 형성한다. 제2층(134)은 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 형성한다. 바람직하게는, 제2층(134)은 PZT를 졸-겔법을 사용하여 형성한다. 이어서, 급속 열처리(RTA) 방법을 이용하여 제2층(134)을 구성하는 압전 물질을 열처리하여 상변이시킨다. 제2층(134)은 후에 변형층(135)으로 패터닝된다.
제2층(134)의 상부에는 상부 전극층(139)이 적층된다. 상부 전극층(139)은 알루미늄, 은, 또는 백금 등의 전기 전도성 및 반사성을 갖는 금속을 스퍼터링 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 가지도록 형성한다. 상부 전극층(139)은 후에 제2 신호(바이어스 신호)가 인가되는 상부 전극(140)으로 패터닝된다.
도 6d를 참조하면, 상부 전극층(139)을 패터닝하여 소정의 화소 형상을 갖는 상부 전극(140)을 형성한다. 이 때, 상부 전극(140)의 일부에는 액츄에이터(200)가 변형을 일으킬 때, 상부 전극(140)을 균일하게 동작하게 하여 광원(도시되지 않음)으로부터 입사되는 광이 상부 전극(140) 중 변형층(135)의 변형에 따라 변형되는 부분과 변형되지 않는 부분의 경계에서 난반사 되는 것을 방지하는 스트라이프(도시되지 않음)가 형성된다. 상부 전극(140)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호가 인가된다. 계속하여, 제2층(134)을 패터닝하여 상부 전극(140)보다 넓은 면적의 화소 형상을 갖는 변형층(135)을 형성한 후, 하부 전극층(129)을 패터닝하여 변형층(135)보다 넓은 면적의 화소 형상을 갖는 하부 전극(130)을 형성한다. 하부 전극(130)에는 외부로부터 전달된 제1 신호가 인가된다. 따라서, 상부 전극(145)에 제2 신호가 인가되고 하부 전극(135)에 제1 신호가 인가되면 상부 전극(145)과 하부 전극(135) 사이에 전위차에 따른 전기장이 발생하며 이러한 전기장에 의하여 변형층(140)이 변형을 일으키게 된다.
이어서, 변형층(135)의 일측으로부터 드레인 패드(105)의 상부까지 변형층(135), 하부 전극(130), 제1층(124), 식각 방지층(115) 및 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한다. 그러므로, 비어 홀(145)은 변형층(135)의 일측으로부터 드레인 패드(105)의 상부까지 형성된다. 그리고, 비어 홀(145)의 내부에 텅스텐(W), 알루미늄, 또는 티타늄(Ti) 등의 전기 전도성을 갖는 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(150)을 형성한다. 비어 컨택(150)은 드레인 패드(105) 및 하부 전극(130)을 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통하여 하부 전극(130)에 인가된다. 계속하여, 제1층(124)을 패터닝하여 하부 전극(130) 보다 넓은 면적의 소정의 화소 형상을 갖는 지지층(125)을 형성한다.
그리고, 희생층(120)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 희생층(120)의 위치에 에어 갭(160)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터, 드레인 패드(105) 및 비어 컨택(150)을 통해 하부 전극(130)에 인가된다. 동시에, 상부 전극(140)에는 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(140)과 하부 전극(130) 사이에 전위차에 따른 전기장이 발생하게 된다. 이러한 전기장에 의하여 상부 전극(140)과 하부 전극(130) 사이에 형성된 변형층(135)이 변형을 일으킨다. 변형층(135)은 발생한 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 액츄에이터(200)는 소정의 각도로 상방으로 휘게 된다. 광을 반사하는 거울의 기능도 수행하는 상부 전극(140)은 액츄에이터(200)의 상부에 형성되어 있으므로 액츄에이터(200)와 함께 경사진다. 이에 따라서, 상부 전극(140)은 광원으로부터 입사되는 광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따른 박막형 광로 조절 장치의 제조 방법에 의하면, 하부 전극층을 Iso-Cutting 한 후, Iso-Cut 부위에 실리카 또는 비정질 실리콘으로 구성된 Iso-Cut 보호층을 형성하여 후속하는 식각 공정 동안 Iso-Cut 부위 하부의 지지층이 손상을 받지 않게 한다. 따라서, 희생층을 식각할 때 플루오르화 수소 증기가 지지층을 통하여 변형층 또는 액티브 매트릭스 쪽으로 침투하여 변형층이나 보호층을 포함하는 액티브 매트릭스가 손상되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (2)
- M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장되는 드레인 패드가 형성된 액티브 매트릭스를 제공하는 단계;상기 액티브 매트릭스의 상부에 보호층 및 식각 방지층을 형성하는 단계;상기 식각 방지층의 상부에 제1 층을 형성하는 단계;상기 제1 층의 상부에 하부 전극층을 형성한 후, 상기 하부 전극층에 각각의 화소를 분리시키는 Iso-Cut 부위를 형성하는 단계;상기 하부 전극층의 상부에 실리카(SiO2) 또는 비정질 실리콘을 증착시키는 단계;상기 증착된 실리카 또는 비정질 실리콘을 패터닝하여 상기 하부 전극층의 Iso-Cut 부위에 Iso-Cut 보호층을 형성하는 단계;상기 하부 전극층 및 Iso-Cut 보호층의 상부에 제2 층 및 상부 전극층을 형성하는 단계;상기 상부 전극층 및 상기 제2 층을 패터닝하여 상부 전극 및 변형층을 형성하는 단계;상기 하부 전극층을 패터닝하여 하부 전극을 형성하는 단계; 그리고상기 제1 층을 패터닝하여 지지층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제1항에 있어서, 상기 하부 전극층의 상부에 실리카 또는 비정질 실리콘을 증착시키는 단계는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법을 사용하여 수행되는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057103A KR100256875B1 (ko) | 1997-10-31 | 1997-10-31 | 박막형 광로 조절 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970057103A KR100256875B1 (ko) | 1997-10-31 | 1997-10-31 | 박막형 광로 조절 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990035308A KR19990035308A (ko) | 1999-05-15 |
KR100256875B1 true KR100256875B1 (ko) | 2000-05-15 |
Family
ID=19523883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970057103A KR100256875B1 (ko) | 1997-10-31 | 1997-10-31 | 박막형 광로 조절 장치의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100256875B1 (ko) |
-
1997
- 1997-10-31 KR KR1019970057103A patent/KR100256875B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990035308A (ko) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100256875B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100256870B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100256869B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100271000B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR100251098B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100271001B1 (ko) | 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그의 제조 방법 | |
KR100257605B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100251101B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR100256793B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100251110B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR100248995B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR100271003B1 (ko) | 박막형 광로 조절 장치 | |
KR19990019075A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990035320A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990019079A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990002351A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR19990004779A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990035328A (ko) | 박막형 광로 조절 장치 | |
KR19990004771A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
KR19990019071A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990043712A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990002350A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990019073A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
KR19990019081A (ko) | 박막형 광로 조절 장치의 제조방법 | |
KR19990058707A (ko) | 박막형 광로 조절 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040130 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |