KR100251101B1 - 박막형 광로 조절 장치 및 그 제조 방법 - Google Patents
박막형 광로 조절 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100251101B1 KR100251101B1 KR1019970028903A KR19970028903A KR100251101B1 KR 100251101 B1 KR100251101 B1 KR 100251101B1 KR 1019970028903 A KR1019970028903 A KR 1019970028903A KR 19970028903 A KR19970028903 A KR 19970028903A KR 100251101 B1 KR100251101 B1 KR 100251101B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- active matrix
- forming
- gate line
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000011159 matrix material Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000010408 film Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 197
- 230000003287 optical effect Effects 0.000 claims description 41
- 239000011241 protective layer Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 13
- 239000012528 membrane Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 9
- 241000953555 Theama Species 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- LEYNFUIKYCSXFM-UHFFFAOYSA-N platinum tantalum Chemical compound [Ta][Pt][Ta] LEYNFUIKYCSXFM-UHFFFAOYSA-N 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0858—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S359/00—Optical: systems and elements
- Y10S359/904—Micromirror
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
박막형 광로 조절 장치 및 그 제조 방법이 개시되어 있다. 상기 장치는, M×N(M, N은 정수) 개의 MOS 트랜지스터가 내장되고 제1 금속층을 포함하는 액티브 매트릭스와, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함한다. 상기 제1 금속층은 상기 MOS 트랜지스터의 게이트에 접속된 게이트 라인과 드레인에 접속된 드레인 패드를 포함하며, 상기 게이트 라인과 드레인 패드는 동일한 높이의 적층 구조물을 개재하여 형성된다. 상기 액츄에이터는, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, 및 ⅳ) 상기 변형층의 일측 상부에 형성된 상부 전극을 포함한다. 상기 액티브 매트릭스에서 게이트 라인이 지나가는 부위와 드레인 패드가 형성된 부위의 단차가 제거되므로, 그 상부에 형성되는 캔틸레버 구조의 액츄에이터의 수평을 맞출 수 있으며 상기 액츄에이터의 초기 경사각이 균일해진다. 또한, 상기 게이트 라인은 그 위에 액츄에이터의 지지부가 형성되는 부위의 폭이 나머지 부위의 폭보다 넓게 형성되므로, 상기 액츄에이터의 지지부 면적을 넓혀서 액츄에이터를 안정성 있게 형성할 수 있다.
Description
본 발명은 AMA(Actuated Mirror array)를 이용한 박막형 광로 조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 액티브 매트릭스를 형성할 때 생기는 단차를 줄여서 상기 액티브 매트릭스의 상부에 형성되는 액츄에이터의 수평도를 향상시킬 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
광학 에너지(optical energy)를 스크린 상에 투영하기 위한 광로 조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리, 및 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 상기 광로 조절 장치 또는 공간적 광 변조기를 이용한 화상 처리 장치는 통상적으로 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상 표시 장치(direct-view image display device)와 투사형 화상 표시 장치(projection-type image display device)로 구분된다.
직시형 화상 표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상 표시 장치로는 액정 표시 장치(Liquid Crystal Display : LCD), 디포머블 미러 어레이(Deformable Mirror Device; DMD) 및 AMA를 들 수 있다. 이러한 투사형 화상 표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기(transmissive spatial light modulators)로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기(reflective spatial light modulators)로 분류될 수 있다.
LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정 재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1 내지 2 % 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.
DMD는 5％ 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율 (10% 이상의 광효율)을 얻을 수 있다. 또한, 콘트라스트(contrast)가 향상되어 밝고 선명한 화상을 얻을 수 있다.
AMA의 각 액츄에이터는 인가되는 전기적인 화상 신호 및 바이어스 전압에 의하여 발생되는 전기장에 따라 변형을 일으킨다. 상기 액츄에이터가 변형을 일으킬 때 그 상부에 장착된 각각의 거울들이 경사지게 된다. 따라서, 상기 경사진 거울들은 광원으로부터 입사된 빛을 소정의 각도로 반사시켜 스크린 상에 화상을 맺을 수 있도록 한다. 상기 각각의 거울들을 구동하는 액츄에이터로서 PZT (Pb(Zr, Ti)O3), 또는 PLZT ((Pb, La)(Zr, Ti)O3) 등의 압전 물질이 이용된다. 또한, PMN (Pb(Mg, Nb)O3) 등의 전왜 물질로서 상기 액츄에이터를 구성할 수도 있다.
이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로 조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제 5,085,497호에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브 매트릭스(active matrix)에 장착한 후, 쏘잉 방법으로 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로 조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.
이에 따라, 반도체 제조 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다. 상기 박막형 광로 조절 장치는 본 출원인이 1996년 9월 24일 대한민국 특허청에 특허 출원한 특허 출원 제96-42197호 (발명의 명칭: 지지층의 스트레스를 조절할 수 있는 박막형 광로 조절 장치의 제조 방법)에 개시되어 있다.
도 1은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이고, 도 2는 상기 장치에서 액티브 매트릭스의 평면도이다.
도 1 및 도 2를 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(1) 및 액츄에이터(60)를 포함한다. 그 내부에 M×N (M, N은 정수) 개의 모스(metal oxide semiconductor; MOS) 트랜지스터가 내장되고 일측 표면에 드레인 패드(5)가 형성된 액티브 매트릭스(1)는, 상기 액티브 매트릭스(1) 및 드레인 패드(5)의 상부에 적층된 보호층(10)과 보호층(10)의 상부에 적층된 식각 방지층(15)을 포함한다. 상기 액티브 매트릭스(1)에 내장되어 있는 M×N (M, N은 정수)개의 MOS 트랜지스터에 있어서, 그 게이트(3a)는 MOS 트랜지스터를 온/오프(ON/OFF)시키는 스위치 역할을 하고 소오스 라인(4)을 통해 소오스(4a)에 제1 신호(화상 신호)가 들어가게 된다. 게이트 라인(3)을 통해 게이트(3a)에 전압이 인가되어 상기 게이트(3a)가 온(ON)이 되면, 상기 소오스(4a)의 화상 신호에 의해 드레인 패드(5)에 연결되어 있는 액츄에이터(60)가 동작하게 된다. 여기서, 참조 부호 5a는 드레인을 나타낸다.
액츄에이터(60)는 상기 식각 방지층(15) 중에서 그 아래에 드레인 패드(5)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(25)을 개재하여 상기 액티브 매트릭스(1)와 평행하도록 적층된 단면을 갖는 멤브레인(30), 상기 멤브레인(30)의 상부에 적층된 하부 전극(35), 상기 하부 전극(35)의 상부에 적층된 변형층(40), 상기 변형층(40)의 상부에 적층된 상부 전극(45), 그리고 상기 변형층(40)의 일측으로부터 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 통하여 상기 드레인 패드(5)까지 수직하게 형성된 비어 홀(50) 내에 하부 전극(35)과 드레인 패드(5)가 서로 전기적으로 연결되도록 형성된 비어 컨택(55)을 포함한다.
상기 상부 전극(45)의 일측에는 스트라이프(46)가 형성된다. 상기 스트라이프(46)는 상부 전극(45)을 균일하게 작동시켜 광원으로부터 입사되는 빛의 난반사를 방지한다.
이하, 상기 박막형 광로 조절 장치의 제조 방법을 도 3a 내지 3d를 참조하여 설명한다. 도 3a 내지 도 3d에 있어서, 도 1과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 3a를 참조하면, 도 2와 같은 레이아웃(layout)으로 이루어지며 M×N (M, N은 정수) 개의 MOS 트랜지스터가 내장되고 그 일측 상부에 드레인 패드(5)가 형성된 액티브 매트릭스(1) 상에 인 실리케이트 유리(phosphor-silicate glass; PSG)로 구성된 보호층(10)을 형성한다. 상기 보호층(10)은 화학 기상 증착(chemical vapor deposition; CVD) 방법을 이용하여 1．0㎛ 정도의 두께를 갖도록 형성한다. 상기 보호층(10)은 후속 공정으로부터 액티브 매트릭스(1)를 보호한다.
상기 보호층(10) 상에는 질화물로 이루어진 식각 방지층(15)이 형성된다. 상기 식각 방지층(15)은 저압 화학 기상 증착(low pressure CVD; LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다. 상기 식각 방지층(15)은 후속하는 식각 공정 동안에 보호층(19) 및 액티브 매트릭스(1)가 식각되는 것을 방지한다.
상기 식각 방지층(15) 상에는 희생층(20)이 형성된다. 상기 희생층(20)은 인(P)의 농도가 높은 PSG를 대기압 화학 기상 증착(atmospheric pressure CVD; APCVD) 방법을 이용하여 1．0∼3．0㎛ 정도의 두께를 갖도록 형성한다. 이 경우, 희생층(20)은 트랜지스터가 내장된 액티브 매트릭스(1)의 상부를 덮고 있으므로, 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(20)의 표면을 스핀 온 글래스(spin-on glass; SOG)를 사용하는 방법 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(20) 중 그 아래에 드레인 패드(5)가 형성되어 있는 부분 및 게이트 라인(도시되지 않음)이 형성되어 있는 부분을 식각하여 상기 식각 방지층(15)의 일부를 노출시킴으로써 액츄에이터의 양측 지지부를 만든다.
도 3b를 참조하면, 상기 노출된 식각 방지층(15) 및 희생층(20) 상에 0．1∼1．0㎛ 정도의 두께를 갖는 멤브레인(30)을 형성한다. 상기 멤브레인(30)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 형성한다. 이때, 저압의 반응 용기 내에서 반응 가스의 비를 변화시키면서 멤브레인(30)을 형성함으로써, 멤브레인(30) 내의 응력(stress)을 조절한다.
상기 멤브레인(30) 상에는 백금(Pt) 또는 백금-탄탈륨(Pt-Ta) 등의 금속으로 구성된 하부 전극(35)이 형성된다. 상기 하부 전극(35)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다. 이어서, 상기 하부 전극(35)을 식각 종료점을 이용한 반응성 이온 식각 공정으로 식각하여 각 화소별로 상기 하부 전극(35)을 단락시킴으로써 각 화소들에 독자적인 제1 신호(화상 신호)가 인가되도록 한다 (Iso-cut 식각 공정).
상기 하부 전극(35) 상에는 PZT로 구성된 변형층(40)이 형성된다. 상기 변형층(40)은 졸-겔(sol-gel)법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 갖도록 형성한 후, 급속 열처리(rapid thermal annealing; RTA) 방법으로써 상변이시킨다. 상기 변형층(40)은 상부 전극(45)에 제2 신호(바이어스 신호)가 인가되고 하부 전극(35)에 제1 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 발생하는 전기장에 의하여 변형을 일으키다.
상기 상부 전극(45)은 변형층(40)의 일측 상부에 형성된다. 상기 상부 전극(45)은 알루미늄 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 갖도록 형성한다. 상부 전극(45)에는 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 또한, 상기 상부 전극(45)은 광원으로부터 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
이어서, 상기 상부 전극(45)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(45)의 일측에 스트라이프(46)가 형성되도록 패터닝한다. 계속해서, 상기 변형층(40) 및 하부 전극(35)을 순차적으로 소정의 화소 형상으로 패터닝한다.
도 3c를 참조하면, 상기 변형층(40)의 일측으로부터 드레인 패드(5)의 상부까지 변형층(40), 하부 전극(35), 멤브레인(30), 식각 방지층(15) 및 보호층(10)을 순차적으로 식각함으로써 비어 홀(50)을 형성한다. 이어서, 텅스텐, 백금 또는 티타늄 등의 금속을 리프트-오프 방법으로 증착하여 상기 드레인 패드(5)와 하부 전극(35)을 전기적으로 연결시키는 비어 컨택(55)을 형성한다. 따라서, 상기 비어 컨택(55)은 비어 홀(50) 내에서 하부 전극(35)으로부터 드레인 패드(5)의 상부까지 수직하게 형성된다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(1)에 내장된 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(10)에 인가된다.
도 3d를 참조하면, 상기 비어 컨택(55)이 형성된 결과물 전면에 포토레지스트층(도시하지 않음)을 도포하고 이를 패터닝하여 상기 멤브레인(30)을 노출시킨다. 이어서, 상기 포토레지스트층을 식각 마스크로 사용하여 상기 멤브레인(30)을 식각함으로써 소정의 화소 형상으로 패터닝한다. 계속해서, 상기 포토레지스트층을 식각 마스크로 사용하여 49% 플루오르화 수소(HF) 증기에 의해 상기 희생층(20)을 등방성 식각함으로써 에어 갭(59)을 형성한 후, 세정 및 건조하여 AMA 소자를 완성한다.
상술한 박막형 광로 조절 장치에 있어서, 제1 신호는 액티브 매트릭스(1)에 내장된 MOS 트랜지스터, 드레인 패드(5) 및 비어 컨택(55)을 통하여 하부 전극(35)에 인가된다. 또한, 상부 전극(45)에는 공통 전극선을 통하여 제2 신호가 인가되어 상부 전극(45)과 하부 전극(35) 사이에 전기장이 발생한다. 이 전기장에 의하여 상부 전극(45)과 하부 전극(35) 사이에 적층되어 있는 변형층(40)이 변형을 일으킨다. 상기 변형층(40)은 전기장에 대하여 직교하는 방향으로 수축하며, 변형층(40)을 포함하는 액츄에이터(60)는 소정의 각도를 가지고 상방으로 휘어진다. 따라서, 액츄에이터(60) 상부의 상부 전극(45)도 같은 방향으로 경사진다. 광원으로부터 입사되는 빛은 상부 전극(45)에 의해 소정의 각도로 반사된 후, 스크린에 투영되어 화상을 맺는다.
그러나, 상술한 박막형 광로 조절 장치에 의하면, 도 4a 및 도 4b에 도시된 바와 같이 액티브 매트릭스(1)의 "A" 부분은 소자 분리막(2), 게이트(3a), 절연막(8) 및 금속층으로 이루어진 게이트 라인(6)이 적층되는 반면에, 상기 액티브 매트릭스(1)의 "B" 부분은 소자 분리막(2), 절연막(8) 및 금속층으로 이루어진 드레인 패드(5)가 적층된다. 이에 따라, 상기 "A" 부분과 "B" 부분간에 단차가 발생한다.
캔틸레버(cantilever) 구조를 갖는 액츄에이터의 양측 지지부는 액티브 매트릭스의 게이트 라인과 드레인 패드 부위에 각각 형성되므로, 상기한 단차는 상기 액티브 매트릭스의 상부에 액츄에이터를 형성할 때 캔틸레버의 수평이 맞지 않게 한다. 이와 같이 캔틸레버의 수평이 맞지 않게 되면, 액츄에이터의 초기 경사각(initial tilting angle)이 불균일해지는 문제가 발생한다.
따라서, 본 발명의 목적은 액티브 매트릭스를 형성할 때 생기는 단차를 줄여서 상기 액티브 매트릭스의 상부에 위치하는 캔틸레버 액츄에이터의 수평도를 향상시킬 수 있는 박막형 광로 조절 장치 및 그 제조 방법에 관한 것이다.
도 1은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 단면도이다.
도 2는 도 1에 도시한 장치에서 액티브 매트릭스의 평면도이다.
도 3a 내지 도 3d는 도 1에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 각각, 도 2에 도시한 액티브 매트릭스에서 "A" 및 "B" 부분의 단면도들이다.
도 5는 본 발명에 따른 박막형 광로 조절 장치의 단면도이다.
도 6은 도 5에 도시한 장치에서 액티브 매트릭스의 평면도이다.
도 7a 내지 도 7e는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 각각, 도 6에 도시한 액티브 매트릭스에서 "C", "D" 및 "E" 부분의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 액티브 매트릭스 105 : 드레인
110 : 소오스 115 : 게이트
120 : 소자 분리막 151 : 게이트 라인
152 : 소오스 라인 153 : 드레인 패드
155 : 제1 금속층 160 : 제1 보호층
165 : 제2 금속층 170 : 제2 보호층
175 : 식각 방지층 185 : 지지층
190 : 하부 전극 195 : 변형층
200 : 상부 전극 205 : 액츄에이터
210 : 비어 홀 215 : 비어 컨택
220 : 스트라이프 225 : 에어 갭
상술한 목적을 달성하기 위하여 본 발명은, M×N (M, N은 정수)개의 MOS 트랜지스터가 내장되고 제1 금속층을 포함하는 액티브 매트릭스와, 상기 액티브 매트릭스의 상부에 형성된 액츄에이터를 포함하는 박막형 광로 조절 장치를 제공한다. 상기 제1 금속층은 상기 MOS 트랜지스터의 게이트에 접속된 게이트 라인과 드레인에 접속된 드레인 패드를 포함하며, 상기 게이트 라인과 드레인 패드는 동일한 높이의 적층 구조물을 개재하여 형성된다. 상기 게이트 라인은 그 위에 액츄에이터의 지지부가 형성되어질 부위의 폭이 나머지 부위의 폭보다 넓게 형성된다. 상기 액츄에이터는, i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 지지층, ⅱ) 상기 지지층의 상부에 형성된 하부 전극, ⅲ) 상기 하부 전극의 상부에 형성된 변형층, 및 ⅳ) 상기 변형층의 일측 상부에 형성된 상부 전극을 포함한다.
또한, 상술한 목적을 달성하기 위하여 본 발명은, M×N (M, N은 정수)개의 MOS 트랜지스터가 내장된 액티브 매트릭스를 제공하는 단계; 상기 MOS 트랜지스터가 형성된 액티브 매트릭스의 상부에 제1 금속층을 형성하고, 이를 패터닝하여 동일한 높이의 적층 구조물을 개재하는 게이트 라인 및 드레인 패드를 형성하는 단계; 그리고 i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 일측 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법을 제공한다.
본 발명에 따른 박막형 광로 조절 장치에 있어서, 외부로부터 전달된 제1 신호(화상 신호)는 액티브 매트릭스에 내장된 트랜지스터, 드레인 패드 및 비어 컨택을 통해 하부 전극에 인가된다. 동시에, 상부 전극에는 제2 신호(바이어스 신호)가 인가되어 상기 상부 전극과 하부 전극 사이에 전기장이 발생하게 된다. 이 전기장에 의하여 상부 전극과 하부 전극 사이의 변형층이 변형을 일으킨다. 상기 변형층은 발생한 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극은 액츄에이터의 상부에 형성되어 있으므로 액츄에이터와 함께 경사진다. 이에 따라서, 상부 전극은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
본 발명에 따르면, 상기 액티브 매트릭스에 있어서 MOS 트랜지스터의 게이트에 접속되는 게이트 라인 및 상기 MOS 트랜지스터의 드레인에 접속된 드레인 패드가 동일한 높이의 적층 구조물을 개재하여 형성된다. 즉, 상기 게이트 라인은 액티브 매트릭스의 상부에 소자 분리막, 게이트 및 절연막을 개재하여 형성되고, 상기 드레인 패드는 액티브 매트릭스의 상부에 소자 분리막, 게이트용 도전층 및 절연막을 개재하여 형성된다. 따라서, 상기 액티브 매트릭스에서 게이트 라인이 지나가는 부위와 드레인 패드가 형성된 부위의 단차가 제거되므로, 그 상부에 형성되는 캔틸레버 구조의 액츄에이터의 수평을 맞출 수 있으며 상기 액츄에이터의 초기 경사각이 균일해진다.
또한, 상기 게이트 라인은 그 위에 액츄에이터의 지지부가 형성되는 부위의 폭이 나머지 부위의 폭보다 넓게 형성되므로, 상기 액츄에이터의 지지부 면적을 넓혀서 액츄에이터를 안정성 있게 형성할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
도 5는 본 발명에 따른 박막형 광로 조절 장치의 단면도이고, 도 6은 도 5의 장치 중 액티브 매트릭스의 평면도이다.
도 5 및 도 6을 참조하면, 상기 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(205)를 포함한다.
상기 액티브 매트릭스(100)는, 액티브 매트릭스(100)를 액티브 영역(active region)과 필드 영역(field region)으로 구분하기 위한 소자 분리막(120)과, 상기 액티브 영역에 게이트(115), 소오스(110) 및 드레인(105)을 갖고 형성된 M×N개의 MOS 트랜지스터를 포함한다. 또한, 상기 액티브 매트릭스(100)는 상기 MOS 트랜지스터의 상부에 적층되고 상기 게이트(115)에 접속된 게이트 라인(151), 상기 소오스(110)에 접속된 소오스 라인(152) 및 상기 드레인(105)에 접속된 드레인 패드(153)를 포함하는 제1 금속층(155), 상기 제1 금속층의 상부에 적층된 제1 보호층(160), 상기 제1 보호층의 상부에 적층된 제2 금속층(165), 상기 제2 금속층의 상부에 적층된 제2 보호층(170), 및 상기 제2 보호층의 상부에 적층된 식각 방지층(175)을 포함한다.
상기 제2 금속층(165)은 티타늄(Ti) 금속을 사용하여 적층한 제1층(165a) 및 질화 티타늄(TiN)을 사용하여 적층한 제2층(165b)을 포함한다.
상기 액츄에이터(205)는 상기 식각 방지층(175) 중 아래에 드레인 패드(145)가 형성된 부분에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 식각 방지층(175)과 평행하게 형성된 단면을 갖는 지지층(185), 상기 지지층(185)의 상부에 적층된 하부 전극(190), 상기 하부 전극(190)의 상부에 적층된 변형층(195), 상기 변형층(195)의 상부에 적층된 상부 전극(200), 그리고 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170) 및 제1 보호층(160)을 통하여 상기 드레인 패드(145)까지 수직하게 형성된 비어 홀(210)의 내부에 상기 하부 전극(190)과 제1 금속층(155)이 전기적으로 연결되도록 형성된 비어 컨택(215)을 포함한다.
상기 지지층(185)은 선행 출원에 기재된 박막형 광로 조절 장치 중 액츄에이터를 지지하는 멤브레인의 기능을 수행한다. 상기 상부 전극(200)의 일측에는 상부 전극(200)을 균일하게 작동시켜 입사되는 광속의 난반사를 방지하기 위한 스트라이프(220)가 형성된다.
이하, 본 발명에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.
도 7a 내지 도 7e는 도 5에 도시한 장치의 제조 방법을 설명하기 위한 단면도이다. 도 7a 내지 도 7e에 있어서, 도 5와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.
도 7a를 참조하면, 실리콘(Si) 등의 반도체로 이루어지거나 유리, 또는 알루미나(alumina)(Al2O3) 등의 절연 물질로 구성되는 액티브 매트릭스(100)를 준비한 후, 통상의 소자 분리 공정, 예컨대 실리콘 부분 산화법(local oxidation of silicon; LOCOS)을 이용하여 상기 액티브 매트릭스(100)에 액티브 영역 및 필드 영역을 구분하기 위한 소자 분리막(120)을 형성한다. 이어서, 상기 액티브 영역의 상부에 불순물이 도우프된 폴리실리콘과 같은 도전 물질로 이루어진 게이트(115)를 형성한 후, 이온 주입 공정으로 소오스(110) 및 드레인(105)을 형성함으로써, M×N (M, N은 정수) 개의 MOS 트랜지스터를 형성한다.
상기 MOS 트랜지스터가 형성된 결과물의 상부에 산화물로 이루어진 절연막(125)을 형성한 후, 사진 식각 공정으로 상기 게이트(115), 소오스(110) 및 드레인(105)의 일측 상부를 각각 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 결과물의 상부에 텅스텐(W)과 같은 금속으로 이루어진 제1 금속층(155)을 증착한 후 상기 제1 금속층(155)을 사진 식각 공정으로 패터닝함으로써, 상기 게이트(115)에 접속되는 게이트 라인(151), 상기 소오스(110)에 접속되는 소오스 라인(152) 및 상기 드레인(105)에 접속되는 드레인 패드(153)를 형성한다. 이때, 상기 제1 금속층(155) 중에서 게이트 라인(151)은 그 위에 액츄에이터(205)의 지지부가 형성되는 부위의 폭이 나머지 부위의 폭보다 넓도록 패터닝된다. 또한, 외부로부터 인가된 제1 신호(화상 신호)는 액티브 매트릭스(100)에 내장된 MOS 트랜지스터 및 드레인 패드(153)를 통하여 하부 전극(190)에 전달된다. 상술한 제조 공정에 의해 액츄에이터(205)가 형성되어질 액티브 매트릭스(100)가 완성된다.
도 8a 내지 도 8c는 각각, 도 6에 도시한 액티브 매트릭스(100)에서 "C", "D" 및 "E" 부분의 단면도들이다.
도 8a 내지 도 8c에 도시된 바와 같이 상기 게이트 라인(151) 및 상기 드레인 패드(153)가 동일한 높이의 적층 구조물을 개재하여 형성된다. 즉, 상기 게이트 라인(151)이 지나가는 액티브 매트릭스의 "C" 영역은, 액티브 매트릭스(100)의 상부에 소자 분리막(120), 게이트(115), 절연막(125) 및 게이트 라인(151)으로 제공되는 제1 금속층(155)이 적층된다. 이와 유사하게, 상기 드레인 패드(153)가 형성되는 액티브 매트릭스의 "D" 영역은, 액티브 매트릭스(100)의 상부에 소자 분리막(120), 게이트용 도전층(115), 절연막(125) 및 드레인 패드(153)로 제공되는 제1 금속층(155)이 적층된다. 또한, 그 위에 액츄에이터(205)의 한쪽 지지부가 형성되는 "E" 영역 역시, 액티브 매트릭스(100)의 상부에 소자 분리막(120), 게이트용 도전층(115), 절연막(125) 및 게이트 라인(151)으로 제공되는 제1 금속층(155)이 적층된다.
따라서, 상기 액티브 매트릭스(100)에서 게이트 라인(151)이 지나가는 부위(C)와 드레인 패드(153)가 형성된 부위(D)의 단차가 제거되며, 액츄에이터의 양측 지지부가 형성되는 게이트 라인 영역(E)과 드레인 패드 영역(D)이 동일한 적층 구조물로 형성되므로, 상기 액티브 매트릭스(100)의 상부에 형성되는 캔틸레버 구조의 액츄에이터(205)의 수평도를 맞출 수 있으며, 이에 따라서 상기 액츄에이터(205)의 초기 경사각을 균일하게 할 수 있다.
또한, 종래의 박막형 광로 조절 장치에서는 게이트 라인의 상부에 형성되는 액츄에이터의 지지부 면적이 좁기 때문에 액츄에이터를 안정성 있게 형성하기 어려웠으나, 본 발명에서는 그 위에 액츄에이터(205)의 한쪽 지지부가 형성되는 게이트 라인(151)의 폭이 다른 부위의 폭보다 넓게 형성되므로 상기 액츄에이터(205)의 지지부 면적을 넓혀서 액츄에이터(205)를 안정성 있게 형성할 수 있다.
이어서, 도 7b를 참조하면, MOS 트랜지스터가 내장된 액티브 매트릭스(100)를 보호하기 위하여 상기 제1 금속층(155)의 상부에 제1 보호층(160)을 형성한다. 상기 제1 보호층(160)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 8000Å 정도의 두께를 가지도록 형성한다. 상기 제1 보호층(160)은 후속하는 공정 동안 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.
상기 제1 보호층(160)의 상부에는 제2 금속층(165)을 형성한다. 상기 제2 금속층(165)을 형성하기 위하여, 먼저 티타늄(Ti)을 스퍼터링하여 300Å 정도의 두께로 제1층(165a)을 형성한다. 이어서, 상기 제1층(165a)의 상부에 질화티타늄(TiN)을 물리 기상 증착(PVD) 방법을 사용하여 적층하여 제2층(165b)을 형성한다. 상기 제2 금속층(165)은 광원으로부터 입사되는 광속이 반사층인 상부 전극(200) 뿐만 아니라, 상부 전극(200)이 형성된 부분을 제외한 부분에도 입사됨으로 인하여, 액티브 매트릭스(100)에 광 누설 전류가 흐르게 되는 것을 방지한다. 이어서, 상기 제2 금속층(165) 중 후속 공정에서 비어 컨택(215)이 형성될 부분을 사진 식각 공정을 통해 식각한다.
이어서, 상기 제2 금속층(165)의 상부에 제2 보호층(170)을 형성한다. 상기 제2 보호층(170)은 인 실리케이트 유리(PSG)를 사용하여 2000Å 정도의 두께로 형성한다. 상기 제2 보호층(170) 역시 후속하는 공정 동안 액티브 매트릭스(100)에 내장된 트랜지스터가 손상을 입게 되는 것을 방지한다.
이어서, 상기 제2 보호층(170)의 상부에 식각 방지층(175)을 형성한다. 상기 식각 방지층(175)은 상기 액티브 매트릭스(100) 및 제2 보호층(170)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다. 상기 식각 방지층(175)은 질화물(Si3N4)을 저압 화학 기상 증착(LPCVD) 방법으로 증착하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(175)은 액티브 매트릭스(100) 및 제2 보호층이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다.
이어서, 상기 식각 방지층(175)의 상부에 희생층(180)을 형성한다. 상기 희생층(180)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 ２．0∼３．0㎛ 정도의 두께로 증착하여 형성한다. 이 경우, 희생층(180)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 스핀 온 글래스(SOG)를 사용하는 방법, 또는 화학 기계적 연마(CMP) 방법을 이용하여 상기 희생층(180)이 1．1㎛ 정도의 두께가 되도록 상기 희생층(180)의 표면을 연마함으로써 평탄화시킨다. 이어서, 상기 희생층(180) 중 아래에 드레인 패드(145)가 형성된 부분 및 게이트 라인(151)이 형성된 부분(도시되지 않음)을 식각하여 상기 식각 방지층(175)의 일부를 노출시킴으로써, 액츄에이터의 지지부(182)를 형성한다.
도 7c를 참조하면, 지지층(185)을 상기 노출된 식각 방지층(175)의 상부 및 희생층(180)의 상부에 형성한다. 상기 지지층(185)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다.
이어서, 하부 전극(190)을 상기 지지층(185)의 상부에 형성한다. 상기 하부 전극(190)은 백금(Pt), 탄탈륨(Ta), 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이와 동시에, 하부 전극(190)을 각 화소별로 분리시킴으로써 각각의 화소들에 독립적인 제1 신호가 인가되도록 한다(Iso-cutting 공정). 상기 하부 전극(190)에는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 전달된 제1 신호가 인가된다.
이어서, 상기 하부 전극(190)의 상부에 PZT, 또는 PLZT로 구성된 변형층(195)을 형성한다. 상기 변형층(195)은 졸-겔법, 스퍼터링 방법, 또는 화학 기상 증착 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 그리고, 상기 변형층(190)을 구성하는 압전 물질을 급속 열처리(RTA) 방법으로 열처리하여 상변이시킨다. 상기 변형층(190)은 상부 전극(200)과 하부 전극(190) 사이에 발생하는 전기장에 의하여 변형을 일으킨다.
이어서, 상부 전극(200)을 상기 변형층(190)의 일측 상부에 형성한다. 상기 상부 전극(200)은 알루미늄(Al), 은(Ag), 또는 백금(Pt) 등의 금속을 스퍼터링하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부 전극(200)은 외부로부터 공통 전극선(도시되지 않음)을 통하여 제2 신호(바이어스 신호)가 인가된다. 상기 상부 전극(200)은 전기 전도성 및 반사 특성이 우수하므로 전기장을 발생시키는 바이어스 전극의 기능뿐만 아니라 입사되는 빛을 반사하는 거울의 기능도 함께 수행한다.
계속하여, 상기 상부 전극(200)의 상부로부터 순차적으로 상부 전극(200), 변형층(195), 그리고 하부 전극(190)을 소정의 화소 형상으로 패터닝한다. 이때, 상기 상부 전극(200)의 중앙부에는 상부 전극(200)의 작동을 균일하게 하여 광원으로부터 입사되는 광속의 난반사를 방지하는 스트라이프(220)가 형성된다.
도 7d를 참조하면, 상기 변형층(195)의 일측으로부터 변형층(195), 하부 전극(190), 지지층(185), 식각 방지층(175), 제2 보호층(170), 및 제1 보호층(160)을 차례로 식각하여 비어 홀(210)을 형성한다. 따라서, 상기 비어 홀(210)은 상기 변형층(195)의 타측으로부터 상기 제1 금속층(155) 중 상기 드레인 패드(145)까지 형성된다. 이어서, 텅스텐(W), 알루미늄(Al), 또는 티타늄(Ti) 등의 전기 전도성이 우수한 금속을 스퍼터링 방법을 이용하여 증착시켜 비어 컨택(215)을 형성한다. 상기 비어 컨택(215)은 상기 제1 금속층(155) 중 드레인 패드(145)와 하부 전극(190)을 전기적으로 연결한다. 그러므로, 외부로부터 인가된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(145) 및 비어 컨택(215)을 통하여 하부 전극(190)에 인가된다. 이어서, 상기 지지층(185)을 소정의 화소 형상으로 패터닝한다.
도 7e를 참조하면, 상기 희생층(180)을 플루오르화 수소(HF) 증기를 사용하여 식각하여 에어 갭(225)을 형성한 후, 세정 및 건조(rinse and dry) 처리를 수행하여 AMA 소자를 완성한다.
상술한 바와 같이 M×N개의 박막형 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 오믹 컨택(ohmic contact)(도시하지 않음)을 형성한다. 그리고, 후속하는 상부 전극(200)에 제2 신호를 인가하고 하부 전극(190)에 제1 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시하지 않음) 본딩(bonding)을 대비하여 통상의 포토리쏘그래피 방법을 이용하여 액티브 매트릭스(100)를 소정의 두께까지 자른다. 계속하여, TCP 본딩을 대비해 AMA 패널의 패드(도시하지 않음)가 충분한 높이를 가지기 위하여 AMA 패널의 패드 상부에 포토 레지스트층(도시하지 않음)을 형성한다. 이어서, 상기 포토 레지스트층 중 아래에 패드가 형성되어 있는 부분을 패터닝하여 AMA 패널의 패드를 노출시킨다. 이어서, 상기 포토 레지스트층을 건식 식각 방법, 또는 습식 식각 방법을 이용하여 식각하고, 액티브 매트릭스(100)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP의 패드를 ACF(Anisotropic Conductive Film)(도시하지 않음)로 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.
상술한 본 발명에 따른 박막형 광로 조절 장치에 있어서, TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 제1 신호는 액티브 매트릭스(100)에 내장된 트랜지스터, 드레인 패드(145) 및 비어 컨택(215)을 통해 하부 전극(190)에 인가된다. 동시에, TCP의 패드, AMA 패널의 패드 및 공통 전극선을 통하여 상부 전극(200)에는 제2 신호가 인가되어 상기 상부 전극(200)과 하부 전극(190) 사이에 전기장이 발생하게 된다. 이 전기장에 의하여 상부 전극(200)과 하부 전극(190) 사이의 변형층(195)이 변형을 일으킨다. 상기 변형층(195)은 발생한 전기장에 대하여 직교하는 방향으로 수축하게 되며, 이에 따라 상기 액츄에이터(205)는 소정의 각도로 휘게 된다. 빛을 반사하는 거울의 기능도 수행하는 상부 전극(200)은 액츄에이터(205)의 상부에 형성되어 있으므로 액츄에이터(205)와 함께 경사진다. 이에 따라서, 상부 전극(200)은 광원으로부터 입사되는 빛을 소정의 각도로 반사하며, 반사된 빛은 슬릿을 통과하여 스크린에 화상을 맺게 된다.
상술한 바와 같이 본 발명에 의한 박막형 광로 조절 장치에 의하면, 액티브 매트릭스에 있어서 MOS 트랜지스터의 게이트에 접속되는 게이트 라인 및 상기 MOS 트랜지스터의 드레인에 접속된 드레인 패드가 동일한 높이의 적층 구조물을 개재하여 형성된다. 즉, 상기 게이트 라인은 액티브 매트릭스의 상부에 소자 분리막, 게이트 및 절연막을 개재하여 형성되고, 상기 드레인 패드는 액티브 매트릭스의 상부에 소자 분리막, 게이트용 도전층 및 절연막을 개재하여 형성된다. 따라서, 상기 액티브 매트릭스에서 게이트 라인이 지나가는 부위와 드레인 패드가 형성된 부위의 단차가 제거되므로, 그 상부에 형성되는 캔틸레버 구조의 액츄에이터의 수평을 맞출 수 있으며 상기 액츄에이터의 초기 경사각이 균일해진다.
또한, 상기 게이트 라인은 그 위에 액츄에이터의 지지부가 형성되는 부위의 폭이 나머지 부위의 폭보다 넓게 형성되므로, 상기 액츄에이터의 지지부 면적을 넓혀서 액츄에이터를 안정성 있게 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (11)
- M×N (M, N은 정수)개의 MOS 트랜지스터가 내장되고, 그 상부에 게이트 라인(151), 소오스 라인(152) 및 드레인 패드(153)를 포함하는 제1 금속층(155)이 형성되며, 상기 게이트 라인과 상기 드레인 패드는 동일한 높이의 적층 구조물을 개재하여 형성되는 액티브 매트릭스(100); 그리고i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭(225)을 개재하여 상기 액티브 매트릭스와 평행하게 형성된 지지층(185), ⅱ) 상기 지지층의 상부에 형성된 하부 전극(190), ⅲ) 상기 하부 전극의 상부에 형성된 변형층(195), 및 ⅳ) 상기 변형층의 일측 상부에 형성된 상부 전극(200)을 갖고 형성된 액츄에이터(205)를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
- 제1항에 있어서, 상기 액티브 매트릭스(100)는 액티브 매트릭스를 액티브 영역 및 필드 영역으로 구분하기 위한 소자 분리막(120), 및 상기 MOS 트랜지스터와 제1 금속층(155) 사이에 형성된 절연막(125)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
- 제2항에 있어서, 상기 게이트 라인(151)은 상기 액티브 매트릭스(100)의 상부에 소자 분리막(120), 게이트(115) 및 절연막(125)을 개재하여 형성되고, 상기 드레인 패드(153)는 상기 액티브 매트릭스(100)의 상부에 소자 분리막(120), 게이트(115) 및 절연막(125)을 개재하여 형성되는 것을 특징으로 하는 박막형 광로 조절 장치.
- 제1항에 있어서, 상기 게이트 라인(151)은 그 위에 액츄에이터(205)의 지지부가 형성되어질 부위의 폭이 나머지 부위의 폭보다 넓도록 형성된 것을 특징으로 하는 박막형 광로 조절 장치.
- 제1항에 있어서, 상기 액티브 매트릭스(100)는, 상기 액티브 매트릭스(100) 및 제1 금속층(155)의 상부에 형성된 제1 보호층(160), 상기 제1 보호층의 상부에 형성된 제2 금속층(165), 상기 제2 금속층의 상부에 형성된 제2 보호층(170) 및 상기 제2 보호층의 상부에 형성된 식각 방지층(175)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
- 제1항에 있어서, 상기 액츄에이터(205)는 상기 변형층(185)의 타측 상부로부터 상기 드레인 패드(153)까지 수직하게 형성되어 상기 하부 전극(190)과 드레인 패드(153)를 전기적으로 연결시키기 위한 비어 컨택(215)을 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치.
- M×N (M, N은 정수)개의 MOS 트랜지스터가 내장된 액티브 매트릭스를 제공하는 단계;상기 MOS 트랜지스터가 형성된 액티브 매트릭스의 상부에 제1 금속층을 형성하고, 이를 패터닝하여 동일한 높이의 적층 구조물을 개재하는 게이트 라인 및 드레인 패드를 형성하는 단계; 그리고i) 상기 액티브 매트릭스의 상부에 일측이 접촉되며 타측이 에어 갭을 개재하여 상기 액티브 매트릭스와 평행하게 지지층을 형성하는 단계, ⅱ) 상기 지지층의 상부에 하부 전극을 형성하는 단계, ⅲ) 상기 하부 전극의 상부에 변형층을 형성하는 단계, 및 ⅳ) 상기 변형층의 일측 상부에 상부 전극을 형성하는 단계를 갖는 액츄에이터를 형성하는 단계를 포함하는 박막형 광로 조절 장치의 제조 방법.
- 제7항에 있어서, 상기 액티브 매트릭스를 제공하는 단계는, 액티브 매트릭스를 액티브 영역 및 필드 영역으로 구분하는 소자 분리막을 형성하는 단계; 상기 액티브 영역의 상부에 MOS 트랜지스터를 형성하는 단계; 상기 액티브 매트릭스 및 MOS 트랜지스터의 상부에 절연막을 형성하는 단계; 및 상기 절연막을 식각하여 상기 MOS 트랜지스터의 게이트, 소오스 및 드레인의 일측 상부를 각각 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제8항에 있어서, 상기 게이트 라인은 상기 액티브 매트릭스의 상부에 소자 분리막, 게이트 및 절연막을 개재하여 형성하고, 상기 드레인 패드는 상기 액티브 매트릭스의 상부에 소자 분리막, 게이트 및 절연막을 개재하여 형성하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제7항에 있어서, 상기 게이트 라인은 그 위에 액츄에이터의 지지부가 형성되어질 부위의 폭이 나머지 부위의 폭보다 넓도록 형성하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
- 제7항에 있어서, 상기 제1 금속층을 형성하는 단계 후, 상기 액티브 매트릭스 및 제1 금속층의 상부에 제1 보호층을 형성하는 단계, 상기 제1 보호층의 상부에 제2 금속층을 형성하는 단계, 상기 제2 금속층의 상부에 제2 보호층을 형성하는 단계, 상기 제2 보호층의 상부에 식각 방지층을 형성하는 단계, 상기 식각 방지층의 상부에 희생층을 형성하는 단계, 및 상기 희생층 중 아래에 게이트 라인 및 드레인 패드가 형성된 부분을 식각하여 상기 식각 방지층의 일부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로 조절 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028903A KR100251101B1 (ko) | 1997-06-30 | 1997-06-30 | 박막형 광로 조절 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970028903A KR100251101B1 (ko) | 1997-06-30 | 1997-06-30 | 박막형 광로 조절 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990004762A KR19990004762A (ko) | 1999-01-25 |
| KR100251101B1 true KR100251101B1 (ko) | 2000-04-15 |
Family
ID=19512175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970028903A KR100251101B1 (ko) | 1997-06-30 | 1997-06-30 | 박막형 광로 조절 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100251101B1 (ko) |
-
1997
- 1997-06-30 KR KR1019970028903A patent/KR100251101B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990004762A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990004774A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100251101B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100248992B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100251098B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100237341B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100256880B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100251100B1 (ko) | 액츄에이터의 초기 기울어짐을 방지할 수 있는 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100248989B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100251110B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100261770B1 (ko) | 박막형 광로 조절장치 및 그 제조 방법 | |
| KR100248990B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100261771B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100248995B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR100251114B1 (ko) | 박막형 광로 조절 장치의 제조방법 | |
| KR100256869B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100251107B1 (ko) | 박막형광로조절장치및그제조방법 | |
| KR100271003B1 (ko) | 박막형 광로 조절 장치 | |
| KR100256874B1 (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR100257603B1 (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR19980085798A (ko) | 박막형 광로 조절 장치의 제조 방법 | |
| KR19990004777A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR19980085797A (ko) | 박막형 광로 조절 장치 및 그 제조 방법 | |
| KR19990004772A (ko) | 박막형 광로 조절 장치의 제조방법 | |
| KR19990004769A (ko) | 액츄에이터의 초기 기울어짐을 장지할 수 있는 박막형 광로 | |
| KR19990019073A (ko) | 박막형 광로 조절 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |