KR100255155B1 - Semiconductor element multi-crystal silicon layer manufacturing method - Google Patents

Semiconductor element multi-crystal silicon layer manufacturing method Download PDF

Info

Publication number
KR100255155B1
KR100255155B1 KR1019970081136A KR19970081136A KR100255155B1 KR 100255155 B1 KR100255155 B1 KR 100255155B1 KR 1019970081136 A KR1019970081136 A KR 1019970081136A KR 19970081136 A KR19970081136 A KR 19970081136A KR 100255155 B1 KR100255155 B1 KR 100255155B1
Authority
KR
South Korea
Prior art keywords
silicon film
film
amorphous silicon
forming
annealing process
Prior art date
Application number
KR1019970081136A
Other languages
Korean (ko)
Other versions
KR19990060890A (en
Inventor
김해원
주광철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081136A priority Critical patent/KR100255155B1/en
Publication of KR19990060890A publication Critical patent/KR19990060890A/en
Application granted granted Critical
Publication of KR100255155B1 publication Critical patent/KR100255155B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

PURPOSE: A method for forming a polysilicon film in semiconductor devices is provided to uniformly maintain the grain size density and uniformly increase the size of grains. CONSTITUTION: A method for forming a polysilicon film in semiconductor devices forms an oxide film(2) on a semiconductor substrate(1). An amorphous silicon film is formed on the oxide film(2). A silicon seed is formed on the amorphous silicon film. As silicon atoms of the amorphous silicon film is surface-moved around the silicon seed by annealing process to form an isolated crystal silicon film. The isolated crystal silicon film is combined by illuminating electron beam. The combined crystal silicon film in which the distance between grains is narrowed becomes a polysilicon film by means of an annealing process. The isolated crystal silicon film in which the distance between grains is narrowed becomes a polysilicon film(6) in which electrons can be freely moved by means of the annealing process.

Description

반도체 소자의 다결정 실리콘막 형성 방법Polycrystalline Silicon Film Formation Method of Semiconductor Device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 그레인 사이즈를 증가시켜 소자의 특성을 향상시킬 수 있는 반도체 소자의 다결정 실리콘막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a polycrystalline silicon film of a semiconductor device capable of improving grain characteristics by increasing grain size.

일반적으로 SRAM 소자의 박막 트랜지스터(Thin Film Transistor: 이하 TFT라 함) 소자의 채널, DRAM 소자의 게이트 전극, 전하저장(charge storage) 전극, 비휘발성 메모리 소자의 플로팅 게이트 전극으로는 CVD 방법으로 증착이 용이한 다결정 실리콘막이 사용되고 있다. 특히 SRAM 소자에 이용되고 있는 TFT 채널은 소자 구동시 전하들의 이동 통로 역할을 하므로 TFT의 특성을 판단하는 기본 요소인 채널 턴온시의 전류와 채널 턴오프시의 전류비, 즉 on/off 전류비가 클수록 좋다. 따라서, 이와 같은 채널은 다결정 실리콘막을 형성하여 가능한 한 그레인 바운더리 밀도(grain boundary density)를 줄이기 위해 그레인 사이즈를 크게 하여야 한다.In general, deposition of a channel of a thin film transistor (TFT) device of an SRAM device, a gate electrode of a DRAM device, a charge storage electrode, and a floating gate electrode of a nonvolatile memory device is performed by CVD. An easy polycrystalline silicon film is used. In particular, since the TFT channel used in the SRAM device acts as a movement path of charges when driving the device, the larger the ratio of current at channel turn-on and current at channel turn-off, that is, on / off current ratio, is a basic factor for determining TFT characteristics. good. Therefore, such a channel must have a large grain size in order to form a polycrystalline silicon film to reduce grain boundary density as much as possible.

종래에는 이러한 그레인 사이즈를 크게 하기 위해 다양한 기술들이 적용되어 왔으나, 가장 대표적인 방법을 설명하면 다음과 같다.Conventionally, various techniques have been applied to increase such grain size, but the most representative method will be described as follows.

SRAM 소자에서 다결정 실리콘막을 형성하는 방법은 소정의 공정을 거친 후 산화막이 형성된 실리콘 기판을 1Torr 이하의 압력과 550℃ 이하의 온도가 유지되는 반응로내에 로딩시킨다. 반응로내에 SiH4또는 Si2H6가스를 주입시켜 비정질 실리콘막을 형성시킨 후 650℃ 이상의 온도에서 4시간 이상 어닐링하므로써 비정질 실리콘막을 다결정 실리콘막으로 변형시킨다. 이러한 과정에서 그레인 사이즈를 크게하여 그레인 바운더리 밀도를 감소시키는 SPG 어닐 방법을 통해 TFT의 구동을 향상시킨다. 그 원리를 설명하면 다음과 같다. 보통 650℃ 이상의 온도에서 어닐링하는 동안 증착된 비정질 실리콘막내에 있는 다결정 실리콘 클러스터(cluster)로부터 핵이 형성된다. 막내의 그레인들은 생성된 핵을 중심으로 횡방향으로 증가하여 이웃하는 그레인과 맞닿을 때까지 성장한다. 따라서, 다결정 실리콘막의 그레인 사이즈는 막내의 핵의 농도에 의해 결정되는데, 650℃ 이상의 온도는 핵 입자가 생성될만한 에너지를 내포하고 있어 결정 성장 뿐만 아니라 새로운 핵 입자도 함께 생성되므로 그레인 바운더리 밀도를 감소시키는데 문제가 있다. 또한, 650℃ 이상의 온도에서 4시간 이상 어닐링하여 비정질 실리콘막을 다결정 실리콘막으로 형성하는 방법은 그레인 사이즈를 균일하게 증가시키는데 문제가 있으므로 TFT의 구동 특성 향상에 큰 제약이 되고 있다.In a method of forming a polycrystalline silicon film in an SRAM device, after a predetermined process, a silicon substrate on which an oxide film is formed is loaded into a reactor in which a pressure of 1 Torr or less and a temperature of 550 ° C. or less are maintained. SiH 4 or Si 2 H 6 gas is injected into the reactor to form an amorphous silicon film, and then the amorphous silicon film is transformed into a polycrystalline silicon film by annealing at a temperature of 650 ° C. or higher for 4 hours or more. In this process, the driving of the TFT is improved through the SPG annealing method in which the grain size is increased to reduce the grain boundary density. The principle is explained as follows. Nuclei are formed from polycrystalline silicon clusters in the amorphous silicon film deposited during annealing, usually at temperatures above 650 ° C. The grains within the membrane grow transversely around the nucleus, growing until they come into contact with neighboring grains. Therefore, the grain size of the polycrystalline silicon film is determined by the concentration of the nucleus in the film. The temperature of 650 ° C or higher contains energy enough to generate nuclear particles, so that not only crystal growth but also new nuclear particles are generated, which reduces grain boundary density. there is a problem. In addition, the method of forming an amorphous silicon film as a polycrystalline silicon film by annealing at a temperature of 650 DEG C or more for 4 hours or more has a problem of increasing the grain size uniformly, which is a great limitation in improving the driving characteristics of the TFT.

따라서, 본 발명은 그레인 사이즈 밀도를 균일하게 유지하고 그레인 사이즈를 균일하게 증가시킬 수 있는 반도체 소자의 다결정 실리콘막 형성 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for forming a polycrystalline silicon film of a semiconductor device which can maintain grain size density uniformly and increase grain size uniformly.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자를 제조하기 위한 다수의 공정을 실시한 반도체 기판 상부에 산화막을 형성한 후 상기 산화막 상부에 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막 상부에 실리콘 시드를 형성한 후 상기 비정질 실리콘막상에 형성된 자연 산화막을 제거하는 단계와, 제 1 어닐링 공정을 실시하여 상기 실리콘 시드를 중심으로 상기 비정질 실리콘막의 실리콘 원자들이 표면 이동하여 고립된 결정질 실리콘막을 형성하는 단계와, 전자 빔을 조사하여 상기 고립된 결정질 실리콘막을 병합하는 단계와, 제 2 어닐링 공정에 의해 상기 병합된 결정질 실리콘막이 다결정 실리콘막으로 되는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The present invention for achieving the above object is formed by forming an oxide film on the semiconductor substrate subjected to a plurality of processes for manufacturing a semiconductor device and then forming an amorphous silicon film on the oxide film, the silicon seed on the amorphous silicon film Removing a natural oxide film formed on the amorphous silicon film after forming a silicon oxide film, and performing a first annealing process to form silicon crystalline silicon film in which the silicon atoms of the amorphous silicon film are surface-moved around the silicon seed. And irradiating an electron beam to merge the isolated crystalline silicon film, and forming the merged crystalline silicon film into a polycrystalline silicon film by a second annealing process. Way.

도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 다결정 실리콘막 형성 방법을 설명하기 위한 소자의 단면도.1 (a) to 1 (d) are cross-sectional views of a device for explaining a method of forming a polycrystalline silicon film of a semiconductor device according to the present invention.

도 2(a) 내지 도 2(e)는 전자빔을 조사하지 않은 경우와 전자 빔을 조사한 후 시간에 따른 그레인 사이즈의 변화를 보여주는 SEM 사진.2 (a) to 2 (e) are SEM images showing the change of grain size with time after the electron beam is irradiated and after the electron beam is irradiated.

도 2(f)는 전자빔을 조사하지 않은 경우와 전자빔을 조사한 경우를 비교하기 위한 SEM 사진.2 (f) is a SEM photograph for comparing the case of not irradiating an electron beam with the case of irradiating an electron beam.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

1 : 반도체 기판 2 : 산화막1 semiconductor substrate 2 oxide film

3 : 비정질 실리콘막 4 : 실리콘 시드3: amorphous silicon film 4: silicon seed

5 : 고립된 결정질 실리콘막 6 : 다결정 실리콘막5: isolated crystalline silicon film 6: polycrystalline silicon film

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 다결정 실리콘막 형성 방법을 설명하기 위한 소자의 단면도이다.1 (a) to 1 (d) are cross-sectional views of devices for explaining a method of forming a polycrystalline silicon film of a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 공정을 실시한 반도체 기판(1) 상부에 산화막(2)을 형성한 후 산화막(2) 상부에 비정질 실리콘막(3)을 형성한다. 비정질 실리콘막(3) 상부에 소정의 공정 조건에서 실리콘 시드(seed)(4)를 형성한다.Referring to FIG. 1A, an oxide film 2 is formed on an upper portion of a semiconductor substrate 1 that has been subjected to a predetermined process for fabricating a semiconductor device, and then an amorphous silicon film 3 is formed on the oxide film 2. . A silicon seed 4 is formed on the amorphous silicon film 3 under predetermined process conditions.

비정질 실리콘막(3)은 언도프트 또는 도프트 비정질 실리콘막으로 CVD 방법에 의해 0.5∼1Torr의 압력과 400∼550℃의 온도에서 SiH4또는 Si2H6가스를 50∼400SCCM 정도 주입하여 형성한다.The amorphous silicon film 3 is formed by injecting about 50 to 400 SCCM of SiH 4 or Si 2 H 6 gas at a pressure of 0.5 to 1 Torr and a temperature of 400 to 550 ° C. by an CVD method as an undoped or doped amorphous silicon film. .

비정질 실리콘막(3)으로 도프트 비정질 실리콘막을 형성할 경우 PH3가스 등과 같은 인(P)을 포함하는 가스를 도핑 가스로 사용한다.When the doped amorphous silicon film is formed of the amorphous silicon film 3, a gas containing phosphorus (P) such as PH 3 gas is used as the doping gas.

비정질 실리콘막(3)을 형성할 때 비정질 실리콘막(3) 표면에 자연 산화막이 형성되는데, 이를 HF, BOE 등의 산화막 에천트를 이용하여 제거한다.When the amorphous silicon film 3 is formed, a natural oxide film is formed on the surface of the amorphous silicon film 3, which is removed using an oxide etchant such as HF and BOE.

실리콘 시드(4)는 약 10-8∼10-4Torr의 압력에서, 550∼620℃의 온도를 유지하는 조건에서 SiH4또는 Si2H6가스를 10∼30SCCM의 양으로 주입하여 형성한다.The silicon seed 4 is formed by injecting SiH 4 or Si 2 H 6 gas in an amount of 10 to 30 SCCM under a condition of maintaining a temperature of 550 to 620 ° C. at a pressure of about 10 −8 to 10 −4 Torr.

도 1(b)는 어닐링 공정을 통해 실리콘 시드(4)를 중심으로 비정질 실리콘막(3)의 실리콘 원자들이 표면 이동하여 고립된 결정질 실리콘막(5)을 형성한다. 이러한 상태의 예를 SEM 사진으로 나타낸 것이 도 2(a)에 표시되어 있다.FIG. 1 (b) shows an isolated crystalline silicon film 5 by surface movement of silicon atoms of the amorphous silicon film 3 around the silicon seed 4 through an annealing process. An example of such a state is shown in FIG.

어닐링 공정은 실리콘 시드를 형성하는 공정과 동일한 조건에서 실시한다.The annealing process is carried out under the same conditions as those for forming a silicon seed.

도 1(c)는 고립된 결정질 실리콘막(5)에 전자 빔을 조사하여 고립된 결정질 실리콘막(5)이 서로 맞닿아 그레인간의 간격이 좁아진 상태를 도시한 단면도이다.FIG. 1C is a cross-sectional view showing a state in which the isolated crystalline silicon film 5 is contacted with each other by irradiating an electron beam to the isolated crystalline silicon film 5 to narrow the interval between grains.

이러한 상태의 예를 SEM 사진으로 나타낸 것이 도 2(b) 내지 도 2(e)에 표시되어 있으며, 전자 빔 조사 시간에 따른 그레인 사이의 간격을 나타낸 것이다. 도 2(b)는 5분간, 도 2(c)는 10분간, 도 2(d)는 15분간, 도 2(e)는 25분간 전자 빔을 조사했을 경우를 각각 나타내는 것으로, 전자 빔 조사 시간이 증가할수록 그레인간의 간격은 좁아지는 것을 볼 수 있다.An example of such a state is shown in SEM photographs in FIGS. 2 (b) to 2 (e), and shows intervals between grains according to electron beam irradiation time. Fig. 2 (b) shows the case where the electron beam is irradiated for 5 minutes, Fig. 2 (c) for 10 minutes, Fig. 2 (d) for 15 minutes, and Fig. 2 (e) for 25 minutes, respectively. It can be seen that the spacing between grains narrows as this increases.

도 2(f)는 전자 빔을 조사했을 경우와 조사하지 않았을 경우를 비교한 SEM 사진이다.2 (f) is a SEM photograph comparing the case of irradiating an electron beam with the case of not irradiating.

전자 빔을 조사하기 위해 다음과 같은 공정을 실시한다. 챔버내로 웨이퍼를 로딩하여 교환(exchange) 챔버와 표본(specimen) 챔버를 소정의 진공 상태로 유지하고, 500Pa 이상의 질소 가스를 주입하여 챔버내를 질소 분위기로 유지한다. 전자는 소정의 소스 전압을 인가하여 발생되며, 필라멘트(filament) 전류와 가속(accelerating) 전압에 의해 빔 에너지의 세기가 결정되고, 소정의 실제(probe) 전류에 의해 전자 빔의 양을 조절하여 웨이퍼 표면에 조사하므로써 격리된 결정질 실리콘의 그레인 크기를 증가시킨다.In order to irradiate an electron beam, the following process is performed. The wafer is loaded into the chamber to maintain the exchange chamber and the specimen chamber in a predetermined vacuum state, and nitrogen gas of 500 Pa or more is injected to keep the chamber in a nitrogen atmosphere. The electrons are generated by applying a predetermined source voltage, the intensity of the beam energy is determined by the filament current and the accelerating voltage, and the amount of the electron beam is adjusted by the predetermined probe current to adjust the wafer. Irradiating the surface increases the grain size of the isolated crystalline silicon.

교환 챔버는 10-6∼10-3Torr의 압력을 유지하고, 표본 챔버는 10-8∼10-5Torr의 압력을 유지한다.The exchange chamber maintains a pressure of 10 −6 to 10 −3 Torr and the sample chamber maintains a pressure of 10 −8 to 10 −5 Torr.

전자를 발생시키는 소스 전압은 +3000V의 추출(extraction) 전압과 -300V의 억제(suppressor) 전압을 인가한다.The source voltage for generating electrons applies an extraction voltage of + 3000V and a suppressor voltage of -300V.

필라멘트 전류는 2.0∼2.3A, 가속 전압은 500∼3000V를 인가하고, 실제 전류는 0.1nA∼1pA 정도로 인가한다.The filament current is applied at 2.0 to 2.3 A, the acceleration voltage is applied at 500 to 3000 V, and the actual current is applied at about 0.1 nA to 1 pA.

도 1(d)는 서로 맞닿아 그레인간의 간격이 좁아진 고립된 결정질 실리콘막(5)에 어닐링 공정을 실시하여 전자들의 이동이 자유로운 다결정 실리콘막(6)이 형성된 단면도이다.FIG. 1 (d) is a cross-sectional view of the polycrystalline silicon film 6 in which electrons are freely moved by performing an annealing process on the isolated crystalline silicon film 5 which is in contact with each other and the gap between grains is narrowed.

어닐링 공정은 0.5∼1Torr의 압력 및 600∼800℃의 온도 조건에서 질소 가스를 주입하여 30분∼2시간동안 실시한다.The annealing process is carried out for 30 minutes to 2 hours by injecting nitrogen gas at a pressure of 0.5 to 1 Torr and a temperature of 600 to 800 ° C.

상술한 바와 같이 본 발명에 의하면 보다 균일하고 조대한 그레인 사이즈를 갖는 다결정 실리콘막을 형성할 수 있어 더욱 향상된 소자의 구동 특성을 얻을 수 있으며, TFT-LCD 분야에도 적용할 수 있는 파급 효과도 기대된다.As described above, according to the present invention, it is possible to form a polycrystalline silicon film having a more uniform and coarse grain size, thereby obtaining further improved driving characteristics of the device, and also expected to have a ripple effect applicable to the TFT-LCD field.

Claims (9)

반도체 소자를 제조하기 위한 다수의 공정을 실시한 반도체 기판 상부에 산화막을 형성한 후 상기 산화막 상부에 비정질 실리콘막을 형성하는 단계와,Forming an oxide film on the semiconductor substrate subjected to a plurality of processes for manufacturing a semiconductor device, and then forming an amorphous silicon film on the oxide film; 상기 비정질 실리콘막 상부에 실리콘 시드를 형성한 후 상기 비정질 실리콘막상에 형성된 자연 산화막을 제거하는 단계와,Removing a native oxide film formed on the amorphous silicon film after forming a silicon seed on the amorphous silicon film; 제 1 어닐링 공정을 실시하여 상기 실리콘 시드를 중심으로 상기 비정질 실리콘막의 실리콘 원자들이 표면 이동하여 고립된 결정질 실리콘막을 형성하는 단계와,Performing a first annealing process to form an isolated crystalline silicon film by surface movement of silicon atoms of the amorphous silicon film around the silicon seed; 전자 빔을 조사하여 상기 고립된 결정질 실리콘막을 병합하는 단계와,Irradiating an electron beam to merge the isolated crystalline silicon film; 제 2 어닐링 공정에 의해 상기 병합된 결정질 실리콘막이 다결정 실리콘막으로 되는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.And forming the merged crystalline silicon film into a polycrystalline silicon film by a second annealing process. 제 1 항에 있어서, 상기 비정질 실리콘막은 언도프트 및 도프트 비정질 실리콘막중 어느 하나로 0.5 내지 1Torr의 압력과 400 내지 550℃의 온도에서 SiH4및 Si2H6가스 중 어느 하나의 가스를 50 내지 400SCCM의 양으로 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.According to claim 1, wherein the amorphous silicon film is any one of the undoped and doped amorphous silicon film of any one of SiH 4 and Si 2 H 6 gas at a pressure of 0.5 to 1 Torr and a temperature of 400 to 550 ℃ 50 to 400 SCCM A method of forming a polycrystalline silicon film of a semiconductor device, characterized in that formed by implanting in the amount of. 제 2 항에 있어서, 상기 도프트 비정질 실리콘막은 인을 포함하는 가스를 도핑 가스로 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 다경정 실리콘막 형성 방법.The method of claim 2, wherein the doped amorphous silicon film is formed using a gas containing phosphorus as a doping gas. 제 1 항에 있어서, 상기 실리콘 시드는 10-8내지 10-4Torr의 압력과 550 내지 620℃의 온도에서 SiH4및 Si2H6가스중 어느 하나의 가스를 10 내지 30SCCM의 양으로 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The method of claim 1, wherein the silicon seed is formed by injecting any one of SiH 4 and Si 2 H 6 gas in an amount of 10 to 30 SCCM at a pressure of 10 -8 to 10 -4 Torr and a temperature of 550 to 620 ℃ A method of forming a polycrystalline silicon film of a semiconductor device. 제 1 항에 있어서, 상기 제 1 어닐링 공정은 10-8내지 10-4Torr의 압력과 550 내지 620℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The method of claim 1, wherein the first annealing process is performed at a pressure of 10 -8 to 10 -4 Torr and a temperature of 550 to 620 ° C. 제 1 항에 있어서, 상기 전자 빔은 +3000V의 추출 전압과 -300V의 억제 전압을 인가하여 생성하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The method of claim 1, wherein the electron beam is generated by applying an extraction voltage of + 3000V and a suppression voltage of -300V. 제 1 항에 있어서, 상기 전자 빔은 2.0 내지 2.3A의 필라멘트 전류와 500 내지 3000V의 가속 전압에 의해 빔 에너지가 조절되는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The method of claim 1, wherein the electron beam is beam energy is controlled by a filament current of 2.0 to 2.3A and an acceleration voltage of 500 to 3000V. 제 1 항에 있어서, 상기 전자 빔은 0.1nA 내지 1pA의 실제 전류에 의해 빔의 양이 조절되는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The method of claim 1, wherein the electron beam is controlled by an actual current of 0.1nA to 1pA. 제 1 항에 있어서, 상기 제 2 어닐링 공정은 0.5 내지 1Torr의 압력과 600 내지 800℃의 온도 조건에서 질소 가스를 주입하여 30분 내지 2시간동안 실시하는 것을 특징으로 하는 반도체 소자의 다결정 실리콘막 형성 방법.The polycrystalline silicon film of claim 1, wherein the second annealing process is performed for 30 minutes to 2 hours by injecting nitrogen gas at a pressure of 0.5 to 1 Torr and a temperature of 600 to 800 ° C. 3. Way.
KR1019970081136A 1997-12-31 1997-12-31 Semiconductor element multi-crystal silicon layer manufacturing method KR100255155B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081136A KR100255155B1 (en) 1997-12-31 1997-12-31 Semiconductor element multi-crystal silicon layer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081136A KR100255155B1 (en) 1997-12-31 1997-12-31 Semiconductor element multi-crystal silicon layer manufacturing method

Publications (2)

Publication Number Publication Date
KR19990060890A KR19990060890A (en) 1999-07-26
KR100255155B1 true KR100255155B1 (en) 2000-05-01

Family

ID=19530493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081136A KR100255155B1 (en) 1997-12-31 1997-12-31 Semiconductor element multi-crystal silicon layer manufacturing method

Country Status (1)

Country Link
KR (1) KR100255155B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397762B1 (en) * 2000-10-09 2003-09-13 (주)쎄미시스코 Method for crystallizing amorphous silicon thin film

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4101409B2 (en) * 1999-08-19 2008-06-18 シャープ株式会社 Manufacturing method of semiconductor device
KR100493156B1 (en) * 2002-06-05 2005-06-03 삼성전자주식회사 Crystallization of amorphous silicon by using nanoparticles

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397762B1 (en) * 2000-10-09 2003-09-13 (주)쎄미시스코 Method for crystallizing amorphous silicon thin film

Also Published As

Publication number Publication date
KR19990060890A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100276774B1 (en) Method of manufacturing semiconductor nanocrystals and semiconductor memory element using the semiconductor nanocrystals
KR930000310B1 (en) Manufacturing method of semiconductor device
US5879447A (en) Semiconductor device and its fabricating method
US20060189079A1 (en) Method of forming nanoclusters
KR100320796B1 (en) Method of manufacturing a semiconductor device utilizing a gate dielelctric
US7427538B2 (en) Semiconductor on insulator apparatus and method
JP2947828B2 (en) Method for manufacturing semiconductor device
JPH11150249A (en) Forming method of uneven polysilicon layer and substrate treatment device used by the same and semiconductor memory device
KR100769521B1 (en) Poly silicon film producting method
JP2004048062A (en) Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
KR100255155B1 (en) Semiconductor element multi-crystal silicon layer manufacturing method
US5893747A (en) Method of manufacturing a polysilicon film of a semiconductor device
EP0481777A2 (en) Method of manufacturing gate insulated field effect transistors
KR100494321B1 (en) Polycrystalline Silicon Film Formation Method of Semiconductor Device
KR101110079B1 (en) Method for depositing of ultra fine grain poly silicon thin film
KR101012102B1 (en) Method for depositing of ultra fine grain poly silicon thin film
US6037198A (en) Method of fabricating SOI wafer
KR960013516B1 (en) Thin film transistor &amp; method of manufacturing thereof
CN104299904B (en) The forming method of flash cell
KR100338818B1 (en) Method of forming capacitor of storage node in semiconductor device
JP2001110725A (en) Method of manufacturing hetero-structure semiconductor moltilayer thin film
JPS6134921A (en) Manufacture of semiconductor device
JP2976569B2 (en) Method for manufacturing semiconductor device
KR100472855B1 (en) Polycrystalline silicon thin film manufacturing method of semiconductor device
JPH08102532A (en) Manufacture of ion implantation substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee