KR100252619B1 - High quality display panel device of sequential scanning method using double speed - Google Patents

High quality display panel device of sequential scanning method using double speed Download PDF

Info

Publication number
KR100252619B1
KR100252619B1 KR1019970063570A KR19970063570A KR100252619B1 KR 100252619 B1 KR100252619 B1 KR 100252619B1 KR 1019970063570 A KR1019970063570 A KR 1019970063570A KR 19970063570 A KR19970063570 A KR 19970063570A KR 100252619 B1 KR100252619 B1 KR 100252619B1
Authority
KR
South Korea
Prior art keywords
signal
display
controller
scan
timing
Prior art date
Application number
KR1019970063570A
Other languages
Korean (ko)
Other versions
KR19990042680A (en
Inventor
이재환
Original Assignee
이재환
삼익전자공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이재환, 삼익전자공업주식회사 filed Critical 이재환
Priority to KR1019970063570A priority Critical patent/KR100252619B1/en
Publication of KR19990042680A publication Critical patent/KR19990042680A/en
Application granted granted Critical
Publication of KR100252619B1 publication Critical patent/KR100252619B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A high definition display board apparatus is provided to improve a display resolution of the apparatus by applying a progressive scanning type thereto using a double rate converter. CONSTITUTION: The high definition display board apparatus includes a main controller(100) connected with a video output apparatus(60) and a display controller(200) connected with the main controller(100). The main controller(100) controls all parts of the present apparatus based on a video signal inputted from the video output apparatus(60), such that the video signal is displayed on a display board(70). The display board(70) includes the plurality of light emitting diodes. The display controller(200) is installed between the main controller(100) and the display board(70) to drive the plurality of light emitting diodes. The main controller(100) is controlled at a remote place using a modem.

Description

배속 컨버터를 이용한 순차주사방식의 고화질 전광판 장치High-definition display board device of sequential scanning method using double speed converter

본 발명은 전광판에 관한 것으로, 특히 옥외에 설치되어 각종 그래픽이나 동영상으로 필요한 정보나 광고를 여러 사람들에게 생동감 있게 보여주는 전광판 시스템에 관한 것이다.The present invention relates to an electronic signboard, and more particularly, to an electronic signboard system that is installed outdoors to show various people vividly information and advertisements necessary for various graphics and videos.

일반적으로 전광판은, 적, 녹, 청의 빛의 3원색을 기본으로 하여 각 화소의 휘도를 조절한 이들의 조합으로 화면을 구성하며 표시소자로는 발광 다이오드(light emitting diode)나 형광램프, 방전관 등의 발광체를 이용한다.In general, the electronic display board is composed of a combination of those that control the luminance of each pixel based on the three primary colors of red, green, and blue light, and the display device includes a light emitting diode, a fluorescent lamp, a discharge tube, and the like. The light emitter of is used.

종래의 비디오 전광판 시스템은 비월주사 방식의 영상신호를 적(red), 녹(green), 청(blue)의 3원색 신호를 디코딩(decoding)하여 초당 60필드(field)의 화상 데이터 중 그 절반인 30필드의 화상데이터만 전광판에 디스플레이(display)하는 방식을 채택하고 있다.The conventional video display system decodes three primary color signals of red, green, and blue by interlaced video signals, which is half of 60 field image data per second. Only 30 fields of image data are displayed on the display board.

즉, 종래에는 비월주사(interlaced scanning)방식의 현행 텔레비전 주사방식을 이용하여 초당 30프레임(frame)의 화면을 표출하기 위한 60필드의 화면 데이터중 제1필드에서는 메모리에 기억시키고 제2필드에서는 디스플레이 하는 방식으로 제어하게 되므로 30필드의 거친 화면 데이터만 화면 표출에 이용하였다. 이에 따라 텔레비전 화면 유효 주사선의 약 480라인 중 그 절반인 240라인만으로 전광판의 화소배열이 정방형 형태로 이루어지므로 수평 해상도는 실제 화면의 반으로 떨어져 전체 화면의 해상도는 1/4로 떨어지게 되고 1/60초보다 더 빠르게 변화가 일어나는 동화상의 경우 화면 재현이 부드럽지 못하고 덜컥거림이 발생되는 현상을 피할 수 없게 된다. 위와 같은 방법을 이용하는 경우 해상도를 높인다 하더라도 크로스 칼라, 도트 방해, 라인 플리커, 라인 클로링(line crawling) 등의 문제가 화면상에 그대로 느껴지게 된다. 이러한 전광판과 관련한 종래 기술은 특허공고 95-13859, 94-5932, 94-4397, 83-2594, 83-2595호의 특허공보를 보면 보다 더 자세히 알 수 있다.That is, in the conventional field of the present invention, 60 fields of screen data for displaying 30 frames per second using the current television scanning method of interlaced scanning method are stored in the memory in the first field and displayed in the second field. Since only 30 fields of coarse screen data are used for the display. As a result, the pixel array of the display board is square with only 240 lines, which is half of the 480 lines of the effective scanning line of the television screen, so that the horizontal resolution drops to half of the actual screen and the resolution of the entire screen drops to 1/4. Moving images that change faster than seconds can't avoid the smooth and rattled screen reproduction. In the case of using the above method, even if the resolution is increased, problems such as cross color, dot interference, line flicker, and line crawling are felt on the screen. The prior art related to such an electronic board can be found in more detail in the patent publications of Patent Publications 95-13859, 94-5932, 94-4397, 83-2594, 83-2595.

본 발명의 목적은 변화가 빠르게 일어나는 동화상의 경우에도 덜컥거림이 발생되지 않을 뿐만 아니라 해상도가 월등히 뛰어난 동영상을 표출할 수 있도록 해주는 배속 컨버터를 이용한 순차주사방식의 고해상도 전광판장치를 제공하는 데에 있다.An object of the present invention is to provide a high-resolution electronic display device of a sequential scanning method using a double speed converter that can be displayed not only in the case of a moving picture changes rapidly, but also can display a video with excellent resolution.

도 1은 본 발명에 따른 배속 컨버터를 이용한 순차주사방식 전광판 시스템의 연결상태를 설명하기 위한 설명도.1 is an explanatory diagram for explaining a connection state of a sequential scanning type scoreboard system using a double speed converter according to the present invention.

도 2는 도 1의 메인콘트롤러와 디스플레이 컨트롤러의 구성을 나타낸 블록도.FIG. 2 is a block diagram illustrating a configuration of a main controller and a display controller of FIG. 1.

도 3은 도 2 메인콘트롤러의 시그널 제너레이터의 구성을 나타낸 블록도.3 is a block diagram showing the configuration of a signal generator of the main controller of FIG.

도 4는 도 2 메인콘트롤러의 타이밍 제너레이터의 구성을 나타낸 블록도.4 is a block diagram showing a configuration of a timing generator of the main controller of FIG. 2;

도 5는 도 2 메인콘트롤러의 프레임 메모리의 구성을 나타낸 블록도.5 is a block diagram showing a configuration of a frame memory of the main controller of FIG. 2;

도 6은 도 2 메인콘트롤러의 데이터 컨트롤/라인 드라이버의 구성을 나타낸 블록도.FIG. 6 is a block diagram showing the configuration of a data control / line driver of the main controller of FIG. 2; FIG.

도 7은 도 2 디스플레이 컨트롤러의 타이밍 제너레이터의 구성을 나타낸 블록도.7 is a block diagram showing the configuration of a timing generator of the display controller of FIG.

도 8은 도 2 디스플레이 컨트롤러의 필드 메모리의 구성을 나타낸 블록도이다.8 is a block diagram illustrating a configuration of a field memory of the display controller of FIG. 2.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

70 : 전광판 72 : 발광체70: electric light plate 72: light emitting body

100 : 메인콘트롤러 110 : 배속 컨버터100: main controller 110: double speed converter

120 : 프리 앰프/A/D컨버터 130 : 시그널 제너레이터120: preamplifier / A / D converter 130: signal generator

131 : 젠록 제어/선택기 132 : 내부동기신호 발생기131 genlock control / selector 132 internal synchronous signal generator

133 : PLL회로 클럭 발생기 134 : 샘플링 O.S.C133: PLL circuit clock generator 134: sampling O.S.C

135 : 스캔타임신호 발생기 136 : 스캔 기준클럭 O.S.C135: scan time signal generator 136: scan reference clock O.S.C

137 : 계조제어신호 발생기 138 : 스캔제어신호 발생기137: gradation control signal generator 138: scan control signal generator

139 : 휘도타이밍신호 발생기 140,210 : 타이밍 제너레이터139: luminance timing signal generator 140,210: timing generator

141 : 화면위치 선택기 142 : 메모리화소수지정 제어기141: screen position selector 142: memory pixel designation controller

143 : 메모리 라이트 어드레스 카운터143: Memory Write Address Counter

144 : 제1선택기 145 : 제2선택기144: first selector 145: second selector

146 : 스캔클럭 동기 분주기 147 : 스캔화소수지정 제어기146: Scan clock synchronous divider 147: Scan pixel number designation controller

148 : 메모리리드 어드레스 카운터148: memory lead address counter

150 : 프레임 메모리 151 : 옵션150: frame memory 151: optional

152,161,163,212,221,248 : 버퍼152,161,163,212,221,248: buffer

153a,153b,153 : 적, 녹, 청색 램153a, 153b, 153: Red, Green, Blue Ram

154,219 : 디코더 155 : 메모리/스캔선택 제어기154,219 Decoder 155 Memory / Scan Selection Controller

156a,156b,156c : 적, 녹, 청색 입력버퍼156a, 156b, 156c: Red, green, blue input buffer

156d,156e,156f : 적, 녹, 청색 출력제어용 버퍼156d, 156e, 156f: Red, green, blue output control buffer

160 : 데이트 컨트롤/라인 드라이버160: Date Control / Line Driver

164 : 래치 드라이버 165a,165b : 전원분리기164: Latch Driver 165a, 165b: Power Separator

166,167 : 제1,제2전송드라이버166,167: first and second transmission driver

200 : 디스플레이 컨트롤러 211 : 리시버200: display controller 211: receiver

213 : 메모리 어드레스 카운터 214 : 스캔 어드레스 카운터213: memory address counter 214: scan address counter

215 : 1/2분주기 216 : 램선택신호 제어기215: 1/2 divider 216: RAM selection signal controller

217 : 시프트 레지스터 타이밍신호 발생기217: shift register timing signal generator

218 : 계조비교기준신호 카운터 220 : 기준클럭 O.S.C218: gradation comparison reference signal counter 220: reference clock O.S.C

240 : 필드 메모리 241a : 제1신호조정 선택기240: field memory 241a: first signal adjustment selector

241b : 제2신호조정 선택기 242a,242b : 제1, 제2램241b: second signal adjustment selector 242a, 242b: first, second ram

243a,243b : 아웃풋 버퍼 244 : 비교기243a, 243b: output buffer 244: comparator

245 : 색상별 휘도조절타이밍 발생기245: luminance control timing generator for each color

246 : 리시버/버퍼 247a,247b : 인풋 버퍼246 receiver / buffer 247a, 247b input buffer

300 : 발광체 구동수단300: light emitting driving means

본 발명의 목적은 소정의 영상신호에 대응하는 화상을 나타내고 매트릭스 형태로 조합된 다수의 발광체를 구비하여 구성된 전광판과 필요한 전원을 공급하는 전원공급수단과 인가되는 영상신호에 따라 상기 발광체의 발광정도를 제어하는 발광체 구동수단을 구비하여 소정의 편집과정을 거친 영상신호를 화상으로 나타내기 위한 전광판 장치에 있어서, 비월주사 방식으로 입력되는 신호의 변화를 화소단위로 검출하여 3차원 Y/C분리, 주사선보간한 순차주사방식의 신호로 전환하여 적, 녹, 청색 신호와 수평, 수직동기신호로 분리하여 출력하는 배속 컨버터와 상기 영상신호를 인가받아 프레임 단위로 서로 교번하여 기억, 출력하므로써 순차주사가 가능토록 해주고, 1프레임의 영상신호를 소정 단위별로 분리하여 출력하는 적어도 한 쌍의 프레임 메모리를 갖는 메인콘트롤러 및 메인콘트롤러에 연결되고 영상신호를 소정 단위별로 각각 인가받아 서로 교번하여 기억, 출력하기 위한 적어도 한 쌍의 필드 메모리를 구비하여 소정의 제어신호에 따라 소정 단위별로 영상신호를 출력하는 다수의 디스플레이 컨트롤러를 포함하는 것을 특징으로 하는 배속컨버터를 이용한 전광판 장치에 의해 달성 가능하다.SUMMARY OF THE INVENTION An object of the present invention is to display an image corresponding to a predetermined video signal and to have a light emitting plate having a plurality of light emitters combined in a matrix form, a power supply means for supplying necessary power, and a degree of light emission of the light emitter according to an applied video signal. An electronic display device having a light emitting driving means for controlling an image signal, which has undergone a predetermined editing process, as an image, comprising: detecting a change in an input signal in an interlaced scanning method in pixel units to separate three-dimensional Y / C and scan lines; It is possible to perform a sequential scan by switching to an interpolated sequential scan type signal and outputting a double speed converter that separates the red, green, and blue signals into horizontal and vertical synchronous signals and outputs them alternately in frame units. At least one frame memo for separating and outputting a video signal of one frame for each predetermined unit At least one pair of field memories connected to the main controller and the main controller, each of which is connected to the main controller and receives and stores the video signals in predetermined units, and alternately stores and outputs the video signals in predetermined units according to a predetermined control signal. It can be achieved by a display device using a double speed converter characterized in that it comprises a plurality of display controller.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 배속 컨버터를 이용한 순차주사방식 전광판 시스템의 연결상태를 설명하기 위한 설명도이다.1 is an explanatory diagram for explaining a connection state of a sequential scan type scoreboard system using a double speed converter according to the present invention.

도 1에서 방송센터(11)나 중계위성(12) 등의 방송장치에서 전파를 통해 송출한 영상데이터는 위성안테나(13)나 텔레비전 튜너(14)에서 수신한다. 그 외 다른 영상 데이터로는 시디플레이어(15), 중계차(16), LDP(17), VTR(18), VCR(19), 카메라(20), 카피기(21), CATV(22)와 편집용 컴퓨터(30) 등에서 공급하는 데, 이러한 여러 가지의 영상 데이터는 비디오 입력장치(40)로 입력된다. 여기서 스캐너(32), 마우스(34) 등을 갖는 편집용 컴퓨터(30)는 영상데이터를 직접 공급하고도 하고 계획에 따라 사전에 입력된 각각의 영상 데이터를 반복하여 출력하는 역할을 하기도 한다.In FIG. 1, image data transmitted through radio waves from a broadcasting device such as a broadcasting center 11 or a relay satellite 12 is received by a satellite antenna 13 or a television tuner 14. Other video data include CD player 15, relay car 16, LDP 17, VTR 18, VCR 19, camera 20, copyer 21, CATV 22 and editing. The various types of image data are input to the video input device 40, for example, by the computer 30 for supply. Here, the editing computer 30 having the scanner 32, the mouse 34, or the like may directly supply the image data or may repeatedly output the image data input in advance according to the plan.

편집용 컴퓨터(30)와 비디오 입력장치(40)에 연결하여 있는 비디오 편집장치(50)는 영상데이터를 편집하는 장치로서 영상표현의 효과기능을 가질 뿐만 아니라 스위쳐등의 기능을 가진 방송 송출기의 역할을 한다. 이에 의한 영상 데이터는 비디오 출력장치(60)를 통해 전광판(70)으로 보내진다. 여기서 비디오 편집장치(50)에 연결된 프리뷰 모니터(52)는 각각의 영상 데이터의 화면 모니터링용이며 실제 전광판(70)에 표시되는 영상상태를 보여준다. 또한, 비디오 입력장치에 연결된 여러 대의 모니터(42)는 비디오 입력장치로 입력되는 각 영상 데이터를 화면상으로 보여주는 역할을 한다.The video editing device 50 connected to the editing computer 30 and the video input device 40 is a device for editing image data, which not only has an effect of expressing an image, but also functions as a broadcast transmitter having a function such as a switcher. Do it. The image data thereby is sent to the electronic display board 70 through the video output device 60. Here, the preview monitor 52 connected to the video editing apparatus 50 is for screen monitoring of each image data and shows an image state displayed on the actual display board 70. In addition, the plurality of monitors 42 connected to the video input device serve to display each image data input to the video input device on the screen.

일반적으로 전광판(70)은 대중이나 관중의 시선이 잘 띄는 높은 장소에 설치되고 비디오 편집장치(50)는 옥내의 편집실에 설치된다.In general, the electric signboard 70 is installed at a high place where the eyes of the public or the audience can be easily seen, and the video editing device 50 is installed in an indoor editing room.

비디오 출력장치(60)에는 메인컨트롤러(100)가 연결되어 있다. 이 메인컨트롤러(100)는 비디오 출력장치(60)를 거친 영상데이터를 입력받아 전광판(70)과 그 주변기기들의 동작을 총괄적으로 제어하므로써 최종적으로 목표 영상을 전광판(70)에 표출할 수 있도록 해주는 역할을 한다. 이 메인컨트롤러(100)에 전광판(70), 디스플레이 컨트롤러(200), 전원공급수단(80)이 각각 연결되어 있다. 여기서 전광판(70)은 LED 등의 발광체가 매트릭스(matrix) 형태로 배열된 구성으로 이루어져 있으며, 영상 데이터의 표출에 필요한 전원은 전원공급수단(80)을 통해 얻는다. 메인콘트롤러(100)와 전광판(70)사이에 다수 설치되어 있는 디스플레이 컨트롤러(200)는 전광판(70)에 설치된 LED 등의 발광체를 소정의 단위(unit)별로 구동하는 역할을 한다. 또한, 메인컨트롤러(100)에는 컨트롤 컴퓨터(90)가 연결되어 있는데, 이는 조작자가 메인컨트롤러(100)의 동작을 조정할 수 있도록 하기 위한 것으로, 경우에 따라서는 원거리에서도 조정할 수 있도록 모뎀(92)을 이용해 온라인으로 여타의 컴퓨터와 연결하여 사용할 수도 있다. 이러한 메인컨트롤러(100)와 디스플레이 컨트롤러(200)의 구성과 동작은 도 2 이하의 도면을 참조하여 더욱 상세히 설명한다.The main controller 100 is connected to the video output device 60. The main controller 100 receives the image data passed through the video output device 60 to control the operation of the display board 70 and its peripheral devices as a whole to finally display the target image on the display board 70. Do it. The main controller 100 is connected to the electric display board 70, the display controller 200, and the power supply means 80, respectively. In this case, the electronic sign 70 has a configuration in which light emitters such as LEDs are arranged in a matrix form, and power necessary for displaying image data is obtained through the power supply means 80. The display controller 200, which is installed between the main controller 100 and the electronic display board 70, serves to drive light emitters such as LEDs installed in the electronic display board 70 by predetermined units. In addition, a control computer 90 is connected to the main controller 100, which allows an operator to adjust the operation of the main controller 100. In some cases, the modem 92 may be adjusted so that it can be adjusted at a long distance. You can also connect to other computers online. The configuration and operation of the main controller 100 and the display controller 200 will be described in more detail with reference to the drawings below.

도 2는 도 1의 메인콘트롤러와 디스플레이 컨트롤러의 구성을 나타낸 블록도.FIG. 2 is a block diagram illustrating a configuration of a main controller and a display controller of FIG. 1.

도 2에서 메인콘트롤러(100)의 배속 컨버터(110)는 고정도 동화면 검출회로와 배속처리부를 내장하고 있는데, 이는 TV나 모니터의 대형화된 화면에 NTSC 방식의 주사선수 525라인(유효주사선 480라인)을 그대로 표출할 경우 주사선이 보이고, 라인 플리커나 라인 클로링 등의 단점을 개선하여 주기 위한 것이다. 즉, 배속 컨버터(110)는 입력된 비월주사 방식의 신호를 62만 픽셀(pixel)의 화소의 변화도 1픽셀 단위로 검출하여 3차원 Y/C 분리하고, 또 주사선 보간(line 보간, field 보간)하여 순차주사방식의 데이터로 전환한다. 이에 따라 수평주사선수를 800라인으로 증가시켜 적, 녹, 청색신호와 동기신호(sync.)로 분리하여 출력한다.In FIG. 2, the double speed converter 110 of the main controller 100 has a high-precision copper screen detecting circuit and a double speed processing unit, which are NTSC-type scanning players 525 lines (effective scanning lines 480 lines) on a large screen of a TV or a monitor. ), The scan line is visible and the shortcomings such as line flicker and line clocking are improved. That is, the double speed converter 110 detects an input interlaced signal of 620,000 pixels in one pixel unit and separates three-dimensional Y / C, and further interpolates scan line interpolation and field interpolation. To convert the data to progressive scanning. Accordingly, the horizontal scan athlete is increased to 800 lines, and the red, green, and blue signals are separated and output as sync signals.

다시 설명하면 배속 컨버터(110)는 NTSC/PAL 방식의 표준 컴포지트 영상신호 또는 Y/C 영상신호를 디지털처리에 의하여 인터페이스-논인터레이스(interlace-noninterlace)변환을 하여 노이즈, 플리커를 대폭으로 저감하여 세밀한 화상을 얻을 수 있도록 해주기 위한 것이다. 이러한 배속컨버터(110)는 경우에 따라서 배속 컨버터(110)는 컨트롤 컴퓨터(90) 등에 내장시킬 수도 있음은 물론이다.In other words, the double speed converter 110 converts an NTSC / PAL standard composite video signal or Y / C video signal into an interface-noninterlace conversion by digital processing, thereby greatly reducing noise and flicker. This is to help you get a burn. The double speed converter 110 may be embedded in the control computer 90 in some cases, of course.

프리 앰프/A/D컨버터(120)에서 프리 앰프는 A/D컨버터로 입력되는 적, 녹, 청의 각 영상데이터의 에일리어싱 노이즈를 제거하고 신호의 DC레벨과 신호의 최대 진폭을 A/D컨버터 규격에 적합하도록 조정해주며, A/D컨버터는 적, 녹, 청으로 분리된 아날로그신호를 8∼10비트의 디지털신호로 변환해주는데, 이는 대형 전광판의 표시소자가 텔레비젼 브라운관에서와는 다른 LED, 형광램프 등의 발광체이므로 각 신호를 샘플링하여 디지털 신호로 변환하여야만 영상표출이 가능하기 때문이다.In the preamplifier / A / D converter 120, the preamplifier removes the aliasing noise of red, green, and blue image data input to the A / D converter, and adjusts the DC level of the signal and the maximum amplitude of the signal to the A / D converter standard. The A / D converter converts analog, red, green, and blue signals into 8 to 10-bit digital signals, which means that LED displays, fluorescent lamps, etc. are different from those of TV CRTs. This is because the light emitter of is an image display only when each signal is sampled and converted into a digital signal.

적, 녹, 청의 영상데이터는 A/D컨버터가 n비트의 분해능을 가질 경우 휘도계조는 각각 2n단계의 제어가 가능하고 색상 재현 수는 (2n)3가지이다.The red, green, and blue image data can be controlled by 2 n levels of luminance gradation when the A / D converter has n-bit resolution, and the number of color reproduction is (2 n ) three .

영상신호를 표본화 샘플링 하여 디지털 신호로 변환하여 처리할 때 모든 신호는 영상동기신호에 동기시킨 타이밍 신호에 의해 제어되어야만 화면의 일그러짐이나 떨림이 없는 안정된 화면표출이 이루어지며 이러한 기준신호를 생성시키는 곳이 시그널 제너레이터(130)와 타이밍 제너레이터(140)이다.When sampling and sampling the video signal and converting it into a digital signal, all signals must be controlled by timing signals synchronized with the video synchronization signal to achieve stable display without distortion or vibration of the screen. The signal generator 130 and the timing generator 140.

시그널 제너레이터(130)는 배속 컨버터(110)에서 출력한 수평동기신호와 수직동기신호를 기준신호로 하여 PLL방식을 이용하여 수평동기주파수의 858배 주파수로 영상데이터를 양자화할 수평동기 신호에 라인록(line lock)한 샘플링 클럭 발생회로와 프레임 메모리에 기억된 화상 데이터를 디스플레이 컨트롤러(200)에 전송할 때 필요한 동기 클럭을 발생하는 기본 동기클럭 발생회로를 내장하고 있고, 타이밍 제너레이터(140)가 전광판(70) 크기에 따라 유효화면 데이터를 분할할 수 있는 위치선정 정보 데이터를 발생하며, 디스플레이 컨트롤러(200)를 메인콘트롤러(100)에 동기시켜 동작할 수 있도록 하는 제어시그널을 생성하는 일종의 제어신호 발생장치이다.The signal generator 130 uses the PLL method as a reference signal with the horizontal synchronization signal and the vertical synchronization signal output from the double speed converter 110 as a reference signal to the horizontal synchronization signal to quantize the image data at a frequency of 858 times the horizontal synchronization frequency. (line-locked) and a basic clock generator for generating a synchronous clock for transmitting the image data stored in the frame memory to the display controller 200. The timing generator 140 includes an electronic board ( 70) Generates position selection information data for dividing the effective screen data according to the size, and generates a kind of control signal generating device for generating a control signal to operate the display controller 200 in synchronization with the main controller 100. to be.

타이밍 제너레이터(140)는 더블 메모리 제어를 위한 메모리 블록을 선택 제어하는 타이밍 신호 발생회로와 선택회로를 보유하고, 화상 프레임 메모리(150)의 어드레스(address)신호와 래치(latch)신호를 발생시켜 프리 앰프/A/D컨버터(120)에서 변환된 디지털 영상 데이터가 순차적으로 프레임 메모리(150)에 기억되도록 해주며 기억된 데이터를 디스플레이 컨트롤러(200)에 전송 기록하기 위한 리드 어드레스와 전송 동기클럭을 생성하여 준다.The timing generator 140 has a timing signal generation circuit and a selection circuit for selecting and controlling a memory block for double memory control, and generates an address signal and a latch signal of the image frame memory 150 to free them. Digital image data converted by the amplifier / A / D converter 120 are sequentially stored in the frame memory 150, and a read address and a transmission sync clock are generated to transfer and record the stored data to the display controller 200. Give it.

한 쌍의 프레임메모리(150)는 초당 60프레임인 배속컨버터(110)의 순차주사영상데이터를 받아 프리 앰프/A/D컨버터(120)가 출력한 적, 녹, 청색의 디지털 영상데이터를 타이밍 제너레이터(140)의 제어신호에 동기되어 프레임 단위로 기억 및 출력하는 장치로서 더블 메모리 방식을 채택하여 배속 컨버터(110)의 순차주사 방식의 영상신호가 일측의 프레임 메모리(150)에 기억되는 동안 다른 프레임 메모리(150)에서는 기억되어 있던 영상 데이터가 출력되도록 하여 순차주사방식의 완전한 화면표출이 가능토록 해주는 역할을 한다.The pair of frame memories 150 receive sequentially scanned image data of the double speed converter 110 at 60 frames per second and generate red, green, and blue digital image data output from the preamplifier / A / D converter 120. A device that stores and outputs frame by frame in synchronism with the control signal of 140, adopts the double memory method so that another frame while the video signal of the sequential scanning method of the double speed converter 110 is stored in the frame memory 150 on one side. The memory 150 serves to output the stored image data so that the complete screen display of the sequential scanning method is possible.

데이터 컨트롤(data control)/라인 드라이버(line driver)(160)는 메인컨트롤러(100)의 최종 출력단에 해당하며 프레임 메모리(150)로부터 디스플레이 컨트롤러(200)로 전송되는 각 색별 영상데이터를 전광판 소자의 발광 특성에 맞게 디지털 감마보정을 한 후 옵토 커플러로 신호를 전원 분리한 후 단위별로 모듈로 구성된 전광판(70)의 단위별로 신호를 전송한다.The data control / line driver 160 corresponds to the final output terminal of the main controller 100 and transmits the image data of each color transmitted from the frame memory 150 to the display controller 200 of the display board. After digital gamma correction according to the light emission characteristics, the signal is separated by an optocoupler, and then the signal is transmitted for each unit of the electric signboard 70 configured as a module.

실제 영상을 표출하는 전광판(70)은 표시 픽셀 화소를 이루는 발광체(72)의 매트릭스로 구성되어 있으며, 이는 디스플레이 컨트롤러(200)를 통해 작동된다.The electric signboard 70 displaying the actual image is composed of a matrix of light emitters 72 constituting display pixel pixels, which are operated by the display controller 200.

동화상의 영상 데이터는 그 양이 많으므로 메인컨트롤러(100)에서 전광판(70) 전체에 대한 주사(scanning)를 할 수 없다. 이에 따라 메인컨트롤러(100)는 1프레임 단위의 영상 데이터를 해당 유니트의 단위별 데이터로 분리하여 1수직동기 기간 내에 해당 표시 유니트(unit)의 다수의 디스플레이 컨트롤러(200)에 각각 보내주면, 각 디스플레이 컨트롤러(200)는 메인컨트롤러(100)로부터의 제어신호와 자신이 표출할 영상 데이터만을 선택하여 입력받아 적어도 한 쌍의 필드 메모리(240)를 통해 번갈아 기억 또는 표출하게 되고 제어신호에 따라 영상 데이터 값을 각각의 화소 즉, 발광체에 지정된 밝기로 발광 정도를 조정하여 각각 주사하며, 타이밍 제너레이터(210)는 이에 필요한 클럭 및 어드레스 신호를 발생하여 필드 메모리(240)에 기억시키거나 발광체 구동수단(300)을 통해 주사하여 영상 데이터가 전광판(70)에 표출되도록 한다. 미설명 부호 170은 휘도조절신호를 발생하는 MPU이고, 180은 프리뷰 모니터이다.Since the image data of the moving image is large, the main controller 100 cannot scan the entire display board 70. Accordingly, the main controller 100 divides the image data of one frame unit into unit data of the corresponding unit and sends them to each of the plurality of display controllers 200 of the corresponding display unit within one vertical synchronization period. The controller 200 receives and selects only the control signal from the main controller 100 and the image data to be displayed by itself, and alternately stores or displays them through the at least one pair of field memories 240 and the image data values according to the control signal. Is scanned by adjusting the degree of light emission to each pixel, that is, the brightness assigned to the light emitter, and the timing generator 210 generates the clock and address signals necessary for storing them in the field memory 240 or the light emitter driving means 300. Scanning through the image data is displayed on the display board 70. Reference numeral 170 denotes an MPU generating luminance control signals, and 180 denotes a preview monitor.

도 3은 도 2 메인컨트롤러의 시그널 제너레이터의 구성을 나타낸 블록도 이다.FIG. 3 is a block diagram illustrating a signal generator of the main controller of FIG. 2.

도 3에는 시그널 제너레이터(130)가 도시되어 있다. 이 시그널 제너레이터(130)에서 젠록제어/선택기(131)는 수평, 수직동기신호를 출력하여 타이밍 제너레이터(140)에 제공하며 배속컨버터(110)로부터 출력되는 동기신호와 내부동기신호발생기(132)의 동기신호에 젠록 기능을 부가하여 위상동기시켜 배속 컨버터(110)로부터 출력이 없을 때에도 내부 동기신호 발생기(132)에 의하여 전광판(70)의 주사가 이루어지도록 하여 전광판(70)의 자체 테스트 등의 기능이 가능하도록 해준다.3 shows a signal generator 130. In the signal generator 130, the genlock control / selector 131 outputs horizontal and vertical synchronization signals to the timing generator 140 and outputs the synchronization signal and the internal synchronization signal generator 132 output from the double speed converter 110. Genlock function is added to the synchronizing signal to synchronize the phase so that even when there is no output from the double speed converter 110, the internal synchronizing signal generator 132 scans the electric sign 70 so that the electric test of the electric sign 70 is performed. This makes it possible.

PLL회로 클럭발생기(133)는 샘플링 클럭 O.S.C(134)에서 발생한 수평동기 주파수의 858배가 되는 기준 클럭을 입력받아 라인 록 클럭(line lock clock) 즉, 수평동기신호에 위상 동기(phase lock)된 도트 클럭을 발생시켜 A/D 컨버터의 샘플링 클럭 및 타이밍 제너레이터(140)의 도트 클럭으로 제공한다. 스캔 타임 신호발생기(135)는 스캔제어 기준클럭 O.S.C(136)의 출력으로 영상신호의 수평, 수직동기를 이용하여 메인컨트롤러(100)와 디스플레이 컨트롤러(200)의 타이밍이 어긋나지 않고 동작하도록 필요한 시퀀스 타이밍을 출력한다.The PLL circuit clock generator 133 receives a reference clock that is 858 times the horizontal synchronization frequency generated by the sampling clock OSC 134, and is a dot locked to a line lock clock, that is, a phase locked to the horizontal synchronization signal. The clock is generated and provided as a sampling clock of the A / D converter and a dot clock of the timing generator 140. The scan time signal generator 135 is an output of the scan control reference clock OSC 136 so that the timing of the main controller 100 and the display controller 200 may operate without shifting the timing using the horizontal and vertical synchronization of the image signal. Outputs

계조제어 신호발생기(137)는 스캔타임 신호발생기(135)의 기준 타이밍 신호를 이용하여 계조제어신호를 생성시켜 디스플레이 컨트롤러(200)에 제공한다. 즉, A/D컨버터의 분해능이 n일 경우 수직동기를 2n으로 나누어 1/2n의 타이밍을 1계조 타이밍으로 한 기준신호를 발생시킨다.The gray scale control signal generator 137 generates a gray scale control signal using the reference timing signal of the scan time signal generator 135 and provides the gray scale control signal to the display controller 200. That is, when the resolution of the A / D converter is n, the vertical synchronization is divided by 2 n to generate a reference signal having a timing of 1/2 n as one gradation timing.

스킨제어신호 발생기(138)는 소스 영상신호의 수직동기신호에 동기한 스캔 타임 신호발생기(135)로부터 동기신호를 제공받아 교대로 영상 데이터를 기억 및 출력하는 디스플레이 컨트롤러(200)의 필드 메모리(240)의 입출력에 맞추어 메인컨트롤러(100)의 데이터 전송의 타이밍을 정확히 맞추도록 해주는 기준 타이밍 신호, 즉 전광판 유니트 제어신호를 생성하여 제공한다.The skin control signal generator 138 receives the synchronization signal from the scan time signal generator 135 synchronized with the vertical synchronization signal of the source image signal, and alternately stores and outputs the image data in the field memory 240 of the display controller 200. ) Generates and provides a reference timing signal, that is, an electronic board unit control signal, to accurately match the timing of data transmission of the main controller 100 in accordance with the input and output of the control panel.

휘도 타이밍 신호발생기(139)는 계조제어 신호 발생기(137)의 계조제어신호와 스캔제어 신호 발생기(138)의 제어타임신호를 입력받아 MPU(170)로부터 지정된 휘도 레벨 지정 값에 따라 적정 휘도 타이밍을 생성시켜 디스플레이 컨트롤러(200)에 제공한다. 이때 휘도 타이밍은 1계조 타이밍을 32등분으로 타임 분할하여 1/32을 휘도 1의 타이밍으로 출력하며 매 계조 기본 타이밍에 휘도 타이밍이 엔드 게이트(and gate)되게 된다.The luminance timing signal generator 139 receives the gray scale control signal of the gray scale control signal generator 137 and the control time signal of the scan control signal generator 138 to set an appropriate luminance timing according to the luminance level designation value specified by the MPU 170. It generates and provides to the display controller 200. In this case, the luminance timing is divided into 32 equal time timings, and 1/32 is output as the timing of luminance 1, and the luminance timing is an end gate at each gradation basic timing.

도 4는 도 2 메인컨트롤러의 타이밍 제너레이터의 구성을 나타낸 블록도이다.4 is a block diagram illustrating a configuration of a timing generator of the main controller of FIG. 2.

도 4에는 메인컨트롤러(100)의 타이밍 제너레이터(140)가 도시되어 있다. 이 타이밍 제너레이터(140)에서 화면 위치 선택기(141)는 영상 데이터의 유효 화면분 중 전광판(70)의 도트 사이즈에 따라 표출하고자 하는 화면의 영상이 위치한 부분의 시작점의 좌표를 수직 및 수평으로 도트 클럭과 동기시켜 정확히 선정하고 선정된 좌표점의 타임 펄스를 메모리 화소수 제정제어기(142)에 제공한다.4 illustrates a timing generator 140 of the main controller 100. In the timing generator 140, the screen position selector 141 vertically and horizontally sets the coordinates of the starting point of the portion of the screen on which the image of the screen to be displayed is located according to the dot size of the electronic display panel among the effective screen portions of the image data. And the time pulse of the selected coordinate point is provided to the memory pixel count controller 142.

메모리 화소수 지정제어기(142)는 영상의 시작점 좌표의 타임 펄스를 기점으로 수평 및 수직으로 전광판(70)의 도트수와 일치하는 어드레스가 카운터 되도록 메모리 라이트 어드레스 카운터(memory write address counter, 143)를 제어하고 메모리 라이트(write) 펄스를 어드레스와 동기 출력한다. 또한, 수직동기 주파수의 1/2분주 펄스인 제1, 제2선택기(144,145)의 출력 어드레스를 선택하는 신호를 출력하여 제1선택기(144)에는 SEL신호가, 제2선택기(145)에는 인버트된 SEL신호가 공급되도록 하여 교대로 다른 어드레스가 출력되게 한다.The memory pixel number designation controller 142 sets a memory write address counter 143 such that an address corresponding to the number of dots of the electronic display board 70 is countered horizontally and vertically from the time pulse of the starting point coordinate of the image. The controller synchronously outputs a memory write pulse with the address. In addition, a signal for selecting output addresses of the first and second selectors 144 and 145, which are 1/2 divided pulses of the vertical synchronization frequency, is output, so that the SEL signal is supplied to the first selector 144, and the inverted to the second selector 145. The supplied SEL signal is alternately outputted.

스캔클럭 동기 분주기(146)는 한 수직동기기간 내에 전광판의 분할 지정된 블록의 도트 수에 상당하는 양의 데이터를 전송할 수 있는 주파수로 도트 클럭을 동기 분주하여 스캔 화소수 지정 제어기(147)에 공급한다.The scan clock synchronization divider 146 synchronously divides the dot clock at a frequency capable of transmitting data corresponding to the number of dots of the divided blocks of the display board within one vertical synchronization period, and supplies it to the scan pixel number specifying controller 147. do.

스캔 화소수 지정 제어기(147)는 한 수직동기기간 내에 전광판의 분할 지정된 블록의 도트 수와 일치하도록 메모리 리드 어드레스 카운터(memory read address counter, 148)를 제어하므로써 초당 60프레임의 표출이 가능하게 하고 카운트된 어드레스 수와 일치하는 일련의 동기 스캔 클럭을 발생시켜 최종 출력되는 데이터의 지연시간(delay time)에 맞게 위상 조정하여 디스플레이 컨트롤러(200)에 제공한다.The scanning pixel number designation controller 147 controls the memory read address counter 148 to match the number of dots of the divided blocks of the display board within one vertical synchronization period, thereby enabling display of 60 frames per second and counting. A series of synchronous scan clocks matching the number of the generated addresses are generated and phase-adjusted according to a delay time of data to be finally output to the display controller 200.

제1선택기(144)와 제2선택기(145)에는 각각 라이트(write) 즉, 메모리 어드레스와 리드(read) 즉, 스캔 어드레스가 동시에 입력되며 선택신호 SEL이 제1선택기(144)에, 제2선택기(145)에는 인버트된 신호 SEL가 인가되어 제1, 제2선택기(144,145)에서의 출력은 양쪽 어드레스를 서로 교대하여 출력하게 되므로 한 수직동기기간 내에서 메모리 및 스캔을 동시에 수행하는 더블 메모리 스캔방식을 성공적으로 수행할 수 있도록 해준다.A write, that is, a memory address and a read, that is, a scan address, are simultaneously input to the first selector 144 and the second selector 145, and the selection signal SEL is input to the first selector 144. The inverted signal SEL is applied to the selector 145 so that the outputs of the first and second selectors 144 and 145 alternately output both addresses, thereby performing a double memory scan that simultaneously performs memory and scan within one vertical synchronization period. It allows you to do it successfully.

도 5는 도 2 메인컨트롤러의 프레임 메모리의 구성을 나타낸 블록도이다.FIG. 5 is a block diagram illustrating a configuration of a frame memory of the main controller of FIG. 2.

도 5에는 메인컨트롤러(100)의 프레임 메모리(150)가 도시되어 있다. 이 프레임 메모리(150)는 더블 메모리로 구성되며, 2개의 채널 구분은 SEL 신호를 선택하는 옵션(151)의 선택위치 따라 구분되며 출력 데이터 버스는 공통을 연결된다. 프레임 메모리(150)는, 적, 녹, 청 1조의 메모리가 수평주사선 64개, 수평칼라 화소 720개까지의 데이터 데이터를 기억할 수 있는 용량을 가지며, 이에 따라서 전광판의 도트 수에 따라 메모리 램의 수를 이의로 가변 조정하여 사용하면 된다.5 illustrates a frame memory 150 of the main controller 100. The frame memory 150 is composed of a double memory, and the two channel divisions are divided according to the selection position of the option 151 for selecting the SEL signal, and the output data buses are connected in common. The frame memory 150 has a capacity to store data of up to 64 horizontal scan lines and 720 horizontal color pixels in a set of red, green, and blue memories, and accordingly, the number of memory RAMs depends on the number of dots of the electronic display board. Can be used as a variable.

타이밍 제너레이터(140)로부터 입력된 어드레스 신호는 버퍼(152)를 거친 다음 램 용량에 상응하는 하위 어드레스는, 각, 적, 녹, 청색 램(153a,153b,153c)에 공통 버스로 보내지고 나머지 상위 어드레스는 각 해당 메모리 군을 선택하기 위하여 디코더(154)에서 복호화되어 메모리/스캔 선택제어기(155)로 보내진다. 메모리/스캔 선택 제어기(155)는 해당 채널의 램의 라이트 혹은 리드를 제어하는 제어신호를 발생하는 회로이다. 여기에서 라이트(write)시 R/W신호는 입력된 R/W신호와 동일한 타이밍으로 출력되고, 칩셀렉터신호 CS는 적, 녹, 청색 램(153a,153b,153c) 각각을 제어하는 신호로 공급되며 디코더(154)를 통해 복원된 동일 타임 신호가 3개의 CS입력에 따라 동시에 출력되며, 3스테이터(state) 버퍼의 인에이블(enable)신호(OE)는 적, 녹, 청 선택신호(OE)가 공히 로우(LOW)상태가 될 때 발생되고 이에 따라 각 색의 입력버퍼(156a,156b,156c)는 인에이블되며 적, 녹, 청색 램(153a,153b,153c)에 데이터가 입력되게 된다.The address signal input from the timing generator 140 passes through the buffer 152, and then the lower address corresponding to the RAM capacity is sent to the common bus to each of the red, green, and blue RAMs 153a, 153b, and 153c, and the remaining upper order. The address is decoded by the decoder 154 and sent to the memory / scan selection controller 155 to select each corresponding memory group. The memory / scan selection controller 155 is a circuit that generates a control signal for controlling the writing or reading of the RAM of the corresponding channel. Here, when writing, the R / W signal is output at the same timing as the input R / W signal, and the chip selector signal CS is supplied as a signal for controlling each of the red, green, and blue RAMs 153a, 153b, and 153c. The same time signal restored through the decoder 154 is simultaneously output according to three CS inputs, and the enable signal OE of the three-state buffer is red, green, and blue selection signals OE. This is generated when the low state is completed. Accordingly, the input buffers 156a, 156b, and 156c of each color are enabled, and data is input to the red, green, and blue RAMs 153a, 153b, and 153c.

리드(read)시에는 라이트(write)때와 달리 적, 녹, 청의 각 출력 영상 데이터를 일련의 순서에 따라 전송하게 되며 R/W 신호는 하이(high)상태로 되고 칩셀렉터신호(CS)는 전송하고자 하는 데이터 량이 모두 출력되는 적, 녹, 청의 순으로 디코더된 신호가 순차적으로 로우(low)상태를 유지하며 같은 타이밍으로 3스테이트 버퍼의 출력 인에이블신호(OE)도 순차적으로 하이상태가 되며 인버터를 거쳐 로우로 전환되어 각 색의 출력 제어용 버퍼(156d,156e,156f)에 입력되어 적, 녹, 청 데이터 순으로 출력 데이터 버스에 출력되게 된다.When reading, unlike output, each output image data of red, green, and blue is transmitted in a sequence, and the R / W signal becomes high and the chip selector signal CS Decoded signals in order of red, green, and blue are all displayed in order of the amount of data to be transmitted, and the output enable signal (OE) of the three-state buffer is sequentially turned high at the same timing. It is turned low through the inverter and is input to the output control buffers 156d, 156e, and 156f of each color, and then output to the output data bus in the order of red, green, and blue data.

이때 다른 채널의 프레임 메모리(150)에서는 SEL신호가 역위상 상태이므로 데이터의 충돌 없이 메모리와 스캔동작이 서로 교번 하면서 이루어져 더블 메모리 스캔의 이상적인 동작이 이루어지게 된다.In this case, since the SEL signal is in an out-of-phase state in the frame memory 150 of another channel, the memory and the scan operation are alternately made without data collision, thereby achieving the ideal operation of the double memory scan.

도 6은 도 2 메인컨트롤러의 데이터 컨트롤/라인 드라이버의 구성을 나타낸 블록도이다.FIG. 6 is a block diagram illustrating a configuration of a data control / line driver of the main controller of FIG. 2.

도 6에는 메인컨트롤러(100)의 데이터 컨트롤/라인 드라이버(160)가 도시되어 있다. 도 6에 나타낸 바와 같은 데이터 컨트롤/라인 드라이버(160)는 메인컨트롤러(100)의 각종 신호를 디스플레이 컨트롤러에 전송하여주는 역할을 한다. 이 데이터 컨트롤/라인 드라이버(160)에서 프레임 메모리(150)로부터 입력되는 데이터는 버퍼(161)를 통해 데이터 커브 변환기(162)에 입력되며 데이터 커브 변환기(162)는 입력된 스캐닝 데이터를 인체의 시감도와 표시소자의 감마특성에 맞춘 디지털 감마변환 표준데이터와 비교하여 변환, 출력하며 다른 버퍼(163)를 통해 입력되는 5비트로 구성된 커브 선택 신호에 의해 32개의 표준 커브 중 주변 환경이나 표출 영상에 따라 어느 한 개의 커브를 선택하여 감마 변환하고 래치 드라이버(164)를 거쳐 스캔 도트 클럭에 동기시켜 전원분리기(165)에 제공한다.6 shows a data control / line driver 160 of the main controller 100. The data control / line driver 160 as shown in FIG. 6 serves to transmit various signals of the main controller 100 to the display controller. In the data control / line driver 160, data input from the frame memory 150 is input to the data curve converter 162 through the buffer 161, and the data curve converter 162 transmits the input scanning data to the human eye's visibility. And the digital gamma conversion standard data according to the gamma characteristics of the display device. The curve selection signal is composed of 5 bits inputted through another buffer 163. One curve is selected, gamma-converted, and provided to the power separator 165 in synchronization with the scan dot clock via the latch driver 164.

전원 분리기(165a,165b)는 고속의 옵토 커플러를 이용하여 메인컨트롤러(100)의 전원시스템과 디스플레이 컨트롤러(200) 및 전광판의 전원시스템을 완전 분리하여 외부의 장애요인에 의한 시스템의 오동작을 방지하여 안정된 동작을 하게 하는 역할을 하며, 분리된 데이터는 제1전송드라이버(166)와 제2전송드라이버(167)의 버스를 통하여 공통으로 디스플레이 컨트롤러(200)에 공급된다. 또한, 제1전송드라이버(166)와 제2전송드라이버(167)는 상호 백업기능을 가지며 채널 선택 신호에 의하여 지정된 전송 드라이버(166 또는 167)가 동작하고 나머지 하나의 전송 드라이버(167 또는 166)는 출력이 하이 임피던스 상태로 된다.The power separators 165a and 165b completely separate the power system of the main controller 100 from the power supply system of the display controller 200 and the display board using a high-speed opto coupler to prevent malfunction of the system due to external obstacles. It serves to make a stable operation, the separated data is commonly supplied to the display controller 200 through the bus of the first transmission driver 166 and the second transmission driver 167. In addition, the first transmission driver 166 and the second transmission driver 167 have a mutual backup function, and the transmission driver 166 or 167 designated by the channel selection signal operates and the other transmission driver 167 or 166 operates. The output is in a high impedance state.

이렇게 메인컨트롤러(100)에서 변환된 각종 제어신호 및 영상 데이터는 전광판(70)의 화면표출에 이용되는 데, 전광판(70)은 각 블록의 단위별로 나뉘어진 다수의 디스플레이 컨트롤러(200)와 발광체(72) 및 발광체구동수단(300)으로 구성된 다수의 모듈 유니트의 조합으로 전체 화면을 구성하게 된다.The various control signals and image data converted by the main controller 100 are used to display the screen of the electronic display board 70. The electronic display panel 70 includes a plurality of display controllers 200 and light emitters divided by units of each block. 72) and a combination of a plurality of module units composed of the light emitting unit 300 constitutes the entire screen.

도 7은 도 2 디스플레이 컨트롤러의 타이밍 제너레이터의 구성을 나타낸 블록도이다.FIG. 7 is a block diagram illustrating a configuration of a timing generator of the display controller of FIG. 2.

도 7에는 디스플레이 컨트롤러(200)의 타이밍 제너레이터(210)가 도시되어 있다. 도 7에서 메인컨트롤러(100)로부터 전송된 영상 데이터, 표시유니트 제어신호 및 스캔도트 클럭신호 등을 리시버(receiver, 211)를 통해 입력받아 스캔도트클럭(WP)과 카운트 리세트신호(RE)에 동기하여 버퍼(212)를 거쳐 전송되어온 영상데이터를 기억하기 위한 메모리 어드레스 카운터(213)와 기억된 영상 데이터를 표출하기 위한 스캔 어드레스 카운터(214)에서 각각의 어드레스를 생성하여 필드 메모리(240)의 램을 엑세스(access)하게 된다.7 illustrates a timing generator 210 of the display controller 200. In FIG. 7, the image data transmitted from the main controller 100, the display unit control signal, and the scan dot clock signal are received through the receiver 211 to the scan dot clock WP and the count reset signal RE. The memory address counter 213 for storing the image data transmitted through the buffer 212 and the scan address counter 214 for displaying the stored image data are generated in synchronism with each other in the field memory 240. Access RAM.

1/2분주기(215)는 수직동기 신호에 동기한 60Hz의 카운트 리세트신호(RE) 펄스를 1/2분주한 30Hz의 온/오프 펄스를 발생하여 더블 메모리 스캔 구조로 구성된 필드 메모리(240)의 선택기(241a,241b)를 제어하는 채널 선택신호를 출력한다.The 1/2 divider 215 generates an on / off pulse of 30 Hz divided by a half of a 60 Hz count reset signal RE in synchronization with the vertical synchronization signal, thereby forming a double memory scan structure. Outputs a channel selection signal for controlling the selectors 241a and 241b.

램선택신호 제어기(216)는 램의 라이트/리드(write/read)를 제어하는 타이밍 신호군을 생성하고 필드 메모리(240)의 더블 스캐닝을 제어하는 선택신호(OE)를 만들어 내고, 시그널 제너레이터 타이밍 신호발생기(217)는 필드 메모리(240)로부터 출력되는 표출화상 데이터와 동기된 발광체 구동수단(300)내의 시프트 레지스터 입력신호인 스트로브(strobe), 시프트 클럭을 생성시킨다.The RAM selection signal controller 216 generates a timing signal group for controlling write / read of the RAM, generates a selection signal OE for controlling double scanning of the field memory 240, and generates a signal generator. The signal generator 217 generates a strobe and a shift clock which are shift register input signals in the light emitting driving means 300 in synchronization with the display image data output from the field memory 240.

계조비교기준신호 카운터(218)는 영상 데이터의 비트 수와 동일한 비트 수의 BCD 카운트를 스캔 어드레스에 동기하여 출력한다. 영상 표출 비디오 디스플레이 전광판의 핵심인 계조제어는 수직동기 신호와 타이밍신호인 60Hz의 LD펄스 기간내에 영상데이터 비트 수 n의 경우 2n의 스캔 어드레스 카운터(214)가 카운팅을 반복하게 되고 매 카운팅 종료와 동기하여 계조비교기준신호 카운터(218)가 업 카운팅을 하게 되며 그 출력이 화상 데이터와 비트대 비트(bit to bit)로 크기가 비교되어 카운트 출력과 화상 데이터 값이 동일 값이 될 때까지 각 화소의 출력은 온상태를 유지하는 형태로 이루어지게 된다. 미설명 부호 219는 디코더, 220은 기준 클록 O.S.C, 221은 계조기준 데이터의 임시저장 버퍼이다.The gradation comparison reference signal counter 218 outputs a BCD count of the same number of bits as the number of bits of the image data in synchronization with the scan address. The gray scale control, which is the core of the video display video display board, is repeated by counting the scan address counter 214 of 2 n for the number of video data bits n within the LD pulse period of 60 Hz, which is a vertical synchronization signal and a timing signal. In synchronization, the gradation comparison reference signal counter 218 is up counted, and the output is compared with the image data and the bit to bit in size so that each pixel until the count output and the image data value become the same value. The output of is made in the form of maintaining the on state. Reference numeral 219 denotes a decoder, 220 denotes a reference clock OSC, and 221 denotes a temporary storage buffer of gray scale reference data.

도 8은도 2 디스플레이 컨트롤러의 필드 메모리의 구성을 나타낸 블록도이다.8 is a block diagram illustrating a configuration of a field memory of the display controller of FIG. 2.

도 8에는 디스플레이 컨트롤러(200)의 필드 메모리(240)가 도시되어 있다. 도 8에 나타낸 필드 메모리(240)는 더블 메모리 스캐닝 구조로 2개의 동일한 형태의 채널을 구성하고 있어, 한쪽의 채널이 스캐닝하고 있을 때 다른 쪽은 채널은 기억하는 식으로 교번으로 작동하므로 연속적인 영상표출이 가능하고 3스테이트 버퍼의 아웃풋 인에이블(out put enable, OE)의 기능을 이용하여 제어신호의 역위상제어로 데이터 충돌을 방지하게 된다.8 illustrates a field memory 240 of the display controller 200. The field memory 240 shown in FIG. 8 constitutes two identical channel types in a double memory scanning structure. When one channel is scanning, the other field is alternately operated in such a manner that the other channel is memorized. By using the function of the output enable (OE) of the 3-state buffer, the out-of-phase control of the control signal prevents data collision.

제1신호조정 선택기(241a)와 제1신호조정 선택기(241b)는 타이밍 제너레이터(210)의 램선택신호 제어기(216)에서의 입력신호에 따라 영상 데이터를 선택된 제1램(242a) 또는 제2램(242b)으로 입력하고, 이는 아웃풋 버퍼(243a,243b)를 거쳐 비교기(244)로 보내진다.The first signal adjustment selector 241a and the first signal adjustment selector 241b select the image data according to an input signal from the RAM selection signal controller 216 of the timing generator 210. Input to RAM 242b, which is sent to comparator 244 via output buffers 243a and 243b.

비교기(244)는 제1, 제2램(242a,242b)으로부터 최종 출력되는 영상 데이터와 타이밍 제너레이터(210)로부터 입력된 계조기준 데이터의 크기를 비교하여 두 데이터가 일치할 때까지 매 계조의 스캐닝마다 온 상태를 유지하게 된다.The comparator 244 compares the magnitude of the image data finally output from the first and second RAMs 242a and 242b with the gray level reference data input from the timing generator 210, and scans each gray level until the two data match. It stays on every time.

색상별 휘도조절타이밍 발생기(245)는 메인컨트롤러(100)의 적, 녹, 청색의 휘도 타이밍 신호를 입력받아 내부의 미세조정 타이머를 동기 작동시켜 전체 전광판의 휘도 조정은 물론 해당 유니트별 각 색의 미세 휘도조정도 가능하게 해준다.The luminance control timing generator 245 for each color receives red, green, and blue luminance timing signals of the main controller 100 to operate the internal fine adjustment timer to synchronize the luminance of the entire electronic board as well as to adjust the luminance of each color of the corresponding unit. It also enables fine brightness adjustment.

한편, 계조기준 데이터는 리시버/버퍼(246)와 그 외의 인풋 버퍼(247a,247b)등을 거쳐 제1,제2램(242a,242b)과 비교기(244)로 보내진다. 필드 메모리(200)에서의 모든 영상 데이터와 각종 제어신호는 버퍼(248)를 통해 발광체 구동수단(300)으로 보내지고, 발광체 구동수단(300)은 이를 이용하여 전광판(70)을 구성하는 LED 등 각각의 적, 녹, 청색의 발광체(72)들을 정해진 시간에 필요한 만큼 발광시키므로써 원하는 동화상이 전광판(70) 표출되게 한다.The gray level reference data is sent to the first and second RAMs 242a and 242b and the comparator 244 via the receiver / buffer 246 and other input buffers 247a and 247b. All image data and various control signals in the field memory 200 are sent to the light emitting unit 300 through the buffer 248, and the light emitting unit 300 uses the LED to configure the display panel 70 using the same. Each of the red, green, and blue light emitters 72 emits light as needed at a predetermined time so that a desired moving image is displayed on the display board 70.

이상의 설명에서 알 수 있는 바와 같이 본 발명에 따른 전광판 장치는 배속 컨버터를 이용하고 또 더블 메모리 방식을 채택하므로써 비월주사방식에서 순차 주사방식으로 전환할 수 있도록 하고 초당 60프레임의 화면표출을 하도록 하므로써 기존의 전광판에서보다 약 4배의 해상도는 갖는 화면을 전광판에서 실현할 수 있도록 해준다. 이에 따라 대형 전광판에서도 영상 데이터의 손실을 최소화하여 고해상도의 선명한 화질과 부드럽고 미려한 화면을 얻을 수 있도록 해주고 빠른 변화가 일어나는 동화상에서도 영상의 덜컥거림이 최소화된다.As can be seen from the above description, the electronic display device according to the present invention can switch from interlaced scanning to progressive scanning by using a double speed converter and adopts a double memory method, and displays 60 frames per second. About 4 times the resolution of the LED display, the screen can be realized on the display. As a result, the loss of image data is minimized even in a large display board, so that a high resolution, a clear picture quality and a smooth and beautiful screen can be obtained.

Claims (5)

소정의 영상신호에 대응하는 화상을 나타내고 매트릭스 형태로 조합된 다수의 발광체를 구비하여 구성된 전광판과 필요한 전원을 공급하는 전원공급수단과 인가되는 영상신호에 따라 상기 발광체의 발광정도를 제어하는 발광체 구동수단을 구비하여 소정의 편집과정을 거친 영상신호를 화상으로 나타내기 위한 전광판 장치에 있어서,An electric display board comprising a plurality of light emitters combined in a matrix form and displaying an image corresponding to a predetermined video signal, power supply means for supplying necessary power, and light emitter driving means for controlling the light emission level of the light emitter according to an applied video signal. An electronic display device comprising: a display for displaying an image signal having undergone a predetermined editing process as an image; 비월주사 방식으로 입력되는 신호의 변화를 화소단위로 검출하여 3차원 Y/C분리, 주사선보간한 순차주사방식의 신호로 전환하여 적, 녹, 청색 신호와 수평, 수직동기신호로 분리하여 출력하는 배속 컨버터와 상기 영상신호를 인가받아 프레임 단위로 서로 교번하여 기억, 출력하므로써 순차주사가 가능토록 해주고, 1프레임의 영상신호를 소정 단위별로 분리하여 출력하는 적어도 한 쌍의 프레임 메모리를 갖는 메인콘트롤러 : 및It detects the change of the signal input by interlaced scanning by pixel unit and converts it into the signal of 3D Y / C separation and sequential scanning method by scanning line interpolation, and then separates it into red, green, blue signal and horizontal and vertical synchronization signal. A main controller having at least one pair of frame memories that receive the double speed converter and the video signal alternately to store and output each other in frame units to sequentially scan and separate and output one frame of the video signal in predetermined units. And 상기 메인콘트롤러에 연결되고 상기 영상신호를 소정 단위별로 각각 인가받아 서로 교번하여 기억, 출력하기 위한 적어도 한 쌍의 필드 메모리를 구비하여 소정의 제어신호에 따라 소정 단위별로 영상신호를 출력하는 다수의 디스플레이 컨트롤러를 포함하는 것을 특징으로 하는 배속컨버터를 이용한 전광판 장치.A plurality of displays connected to the main controller and having at least a pair of field memories for receiving and receiving the video signals in predetermined units, and alternately storing and outputting each other, and outputting video signals in predetermined units according to a predetermined control signal. Display board device using a double speed converter characterized in that it comprises a controller. 제1항에 있어서, 상기 메인컨트롤러는The method of claim 1, wherein the main controller 각 영상데이터의 에일리어싱 노이즈를 제거하고 신호의 DC레벨과 신호의 최대 진폭을 조정하는 프리 램프;A pre ramp for removing aliasing noise of each image data and adjusting a DC level of the signal and a maximum amplitude of the signal; 상기 적, 녹, 청색으로 분리된 아날로그 신호를 디지털 신호로 변환하여 상기 한 쌍의 프레임 메모리로 인가하여 주는 A/D컨버터;An A / D converter for converting the red, green, and blue signals separated into digital signals and applying them to the pair of frame memories; 동기클럭 발생회로와 샘플링 클럭 발생회로를 구비하여 소정의 제어신호를 발생하는 시그널 제너레이터;A signal generator having a synchronous clock generation circuit and a sampling clock generation circuit for generating a predetermined control signal; 상기 A/D 컨버터에서 변환된 디지털 색신호가 순차적으로 상기 프레임 메모리에 기억되도록 하고, 상기 디스플레이 컨트롤러에 소정의 리드 어드레스와 전송 동기 클럭을 생성하여 주는 타이밍 제너레이터; 및A timing generator configured to sequentially store the digital color signals converted by the A / D converter in the frame memory, and generate a predetermined read address and a transfer synchronization clock in the display controller; And 상기 적, 녹, 청색 신호를 상기 발광체의 특성에 맞게 디지털 감마보정을 한 후 옵토 커플러로 신호를 전원 분리한 후 모듈로 구성된 전광판의 블록별로 신호를 분리시켜 전송하는 데이터 컨트롤/라인 드라이버를 구비하는 것을 특징으로 하는 배속 컨트롤 이용한 순차주사방식 전광판 장치.And a data control / line driver for digitally gamma correcting the red, green, and blue signals in accordance with the characteristics of the light emitter, separating the signals with an optocoupler, and then separating and transmitting the signals for each block of an electric signboard composed of modules. Sequential scanning method display device using a double speed control. 제2항에 있어서, 상기 시그널 제너레이터는,The method of claim 2, wherein the signal generator, 배속 컨버터로부터 출력이 없을 때에도 내부 동기신호발생기에 의하여 상기 전광판의 주사가 이루어지도록 하여 전광판의 자체 테스트 등을 가능케 하여 주는 젠록 제어 선택기;A genlock control selector which enables scanning of the display panel by an internal synchronization signal generator even when there is no output from the double speed converter, thereby enabling self-testing of the display panel; 상기 수평동기 신호에 위상 동기된 도트 클럭을 발생시켜 상기 A/D컨버터의 샘플링 클럭 및 상기 타이밍 제너레이터의 도트 클럭으로 제공하는 PLL회로 클럭발생기;A PLL circuit clock generator generating a phase clock in phase synchronization with the horizontal synchronization signal and providing the dot clock to the sampling clock of the A / D converter and the dot clock of the timing generator; 상기 메인컨트롤러와 상기 디스플레이 컨트롤러의 타이밍이 서로 어긋나지 않고 동기되어 동작하도록 필요한 시퀀스 타이밍을 출력하는 스캔타임신호 발생기;A scan time signal generator for outputting sequence timing necessary to operate in synchronism with each other without timing between the main controller and the display controller; 상기 스캔타임신호 발생기의 기준 타이밍 신호를 이용하여 계조제어신호를 생성시켜 상기 디스플레이 컨트롤러에 제공하는 계조제어신호 발생기;A gray scale control signal generator for generating a gray scale control signal using the reference timing signal of the scan time signal generator and providing the gray scale control signal to the display controller; 상기 메인컨트롤러의 데이터 전송의 타이밍을 상기 디스플레이 컨트롤러의 필드 메모리의 입출력에 정확히 맞출 수 있도록 전광판 제어신호를 생성하는 스캔 제어신호 발생기; 및A scan control signal generator for generating an electronic board control signal so that the timing of data transmission of the main controller can be precisely matched to the input / output of the field memory of the display controller; And 소정의 휘도 레벨 지정 값에 따라 적정 휘도 타이밍을 발생시켜 상기 디스플레이 컨트롤러로 제공하는 휘도 타이밍신호 발생기를 구비하여 구성된 것을 특징으로 하는 배속 컨버터를 이용한 순차주사방식 전광판 장치.And a luminance timing signal generator for generating an appropriate luminance timing according to a predetermined luminance level designation value and providing the same to the display controller. 제2항에 있어서, 상기 타이밍 제너레이터는,The method of claim 2, wherein the timing generator, 표출하고자 하는 화면의 영상이 위치한 부분의 시작점의 좌표를 선정하여 좌표점의 타이밍 펄스를 출력하는 화면 선택기;A screen selector which outputs a timing pulse of a coordinate point by selecting a coordinate of a start point of a portion of an image of a screen to be displayed; 상기 전광판의 도트 수와 일치하는 어드레스가 카운터되도록 어드레스 카운터를 제어하고 상기 제1선택기로는 SEL신호가 제2선택기로는 인버트된 SEL신호가 각각 공급되도록 하여 교대로 다른 어드레스가 출력되게 하는 메모리 화소수 지정제어기;An address counter is controlled so that an address corresponding to the number of dots of the display board is countered, and a SEL signal is supplied to the first selector and an inverted SEL signal is supplied to the second selector, thereby alternately outputting different addresses. Number control controller; 한 수직동기기간 내에 전광판의 분할 지정된 블록의 도트 수에 상당하는 량의 데이터를 전송할 수 있는 주파수로 도트 클럭을 동기 분주하여 스캔 화소수 지정 제어기로 공급하는 스캔클럭 동기 분주기;A scan clock synchronizing divider for synchronously dividing a dot clock at a frequency capable of transmitting data corresponding to the number of dots of a divided block of the display board within one vertical synchronizing period, and supplying it to a scanning pixel number specifying controller; 한 수직동기기간 내에 어드레스 카운트를 제어하여 초당 60프레임의 표출이 가능케하여 주고 카운트된 어드레스 수와 일치하는 일련의 동기스캔 클럭을 발생시켜 최종 출력되는 데이터의 지연 시간에 맞게 위상 조정하여 상기 디스플레이 컨트롤러로 제공하는 스캔 화소수 지정 제어기를 구비하여 구성된 것을 특징으로 하는 배속 컨버터를 이용한 순차주사방식 전광판 장치.By controlling the address count within one vertical synchronization period, 60 frames per second can be displayed, and a series of synchronous scan clocks matching the counted address are generated to adjust the phase to the delay time of the final output data. A sequential scan type scoreboard device using a double speed converter, comprising: a scanning pixel number specifying controller provided. 제1항에 있어서, 상기 디스플레이 컨트롤러하는 상기 메인컨트롤러로부터 출력되는 표시유니트 제어신호와 스캔도트 클럭신호가 입력되는 리시버와;2. The apparatus of claim 1, further comprising: a receiver to which a display unit control signal and a scan dot clock signal output from the main controller are input to the display controller; 상기 리시버에 연결된 버퍼;A buffer coupled to the receiver; 상기 메인컨트롤러로부터 전송되어온 화상 데이터를 메모리하기 위한 메모리 어드레스 카운터;A memory address counter for storing image data transmitted from the main controller; 상기 메모리된 화상데이터를 표출하기 위한 스캔어드레스 카운터;A scan address counter for displaying the memorized image data; 상기 수직동기신호에 동기한 60Hz의 카운트 리세트신호(RE)펄스를 1/2분주한 30Hz의 ON/OFF 펄스를 발생하여 더블 메모리 스캔 구조로 구성된 상기 필드 메모리의 선택기를 제어하기 위한 채널 선택신호를 출력하는 1/2분주기;A channel selection signal for controlling the selector of the field memory having a double memory scan structure by generating a 30 Hz ON / OFF pulse obtained by dividing a count reset signal RE pulse of 60 Hz in synchronization with the vertical synchronization signal. 1/2 divider for outputting; 상기 필드 메모리 램의 라이트/리드를 제어하는 타이밍 신호군을 생성하고 상기 필드 메모리의 더블 스캐닝을 제어하는 선택신호(OE)를 만들어내는 램선택신호 제어기;A RAM selection signal controller for generating a timing signal group for controlling write / lead of the field memory RAM and for generating a selection signal (OE) for controlling double scanning of the field memory; 상기 필드 메모리로부터 출력되는 표출화상 데이터와 동기된 상기 발광체 구동수단내의 시프트 레지스터 입력 신호인 스트로브와 시프트 클럭을 생성시키는 시프트 레지스터 타이밍신호발생기;A shift register timing signal generator for generating a strobe and a shift clock which are shift register input signals in said light emitting drive means synchronized with the displayed image data output from said field memory; 상기 화상 데이터의 비트 수와 동일한 비트 수의 BCD 카운트 출력을 스캔 어드레스에 동기하여 출력하는 계조 비교 기준신호 카운터를 구비하는 것을 특징으로 하는 배속컨버터를 이용한 순주사방식의 전광판장치.And a gradation comparison reference signal counter for outputting a BCD count output having the same number of bits as the number of bits of the image data in synchronization with a scan address.
KR1019970063570A 1997-11-27 1997-11-27 High quality display panel device of sequential scanning method using double speed KR100252619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063570A KR100252619B1 (en) 1997-11-27 1997-11-27 High quality display panel device of sequential scanning method using double speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063570A KR100252619B1 (en) 1997-11-27 1997-11-27 High quality display panel device of sequential scanning method using double speed

Publications (2)

Publication Number Publication Date
KR19990042680A KR19990042680A (en) 1999-06-15
KR100252619B1 true KR100252619B1 (en) 2000-04-15

Family

ID=19525793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063570A KR100252619B1 (en) 1997-11-27 1997-11-27 High quality display panel device of sequential scanning method using double speed

Country Status (1)

Country Link
KR (1) KR100252619B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777018B1 (en) 2007-07-30 2007-11-16 (주)대륙아이티에스 Control system control method for display board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030090992A (en) * 2002-05-24 2003-12-01 김영호 An led signboard system
KR100795076B1 (en) * 2007-07-25 2008-01-17 (주)동우비젼 Led board system basis on high resolution image handling method and control method there of

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777018B1 (en) 2007-07-30 2007-11-16 (주)대륙아이티에스 Control system control method for display board

Also Published As

Publication number Publication date
KR19990042680A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
US7030934B2 (en) Video system for combining multiple video signals on a single display
US5729300A (en) Double-screen simultaneous viewing circuit of a wide-television
JP2000338925A (en) Image display device
US5276436A (en) Television signal projection system and method of using same
KR100252619B1 (en) High quality display panel device of sequential scanning method using double speed
KR100468209B1 (en) Electric bulletin board for processing image with variety characteristic and scaling
US20070065800A1 (en) Display apparatus and video wall having the same
US20020105592A1 (en) System and method for processing HDTV format video signals
US5798799A (en) Controller for providing timing signals for video data
KR100350306B1 (en) white balance preservation device for electric light board
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
JPH06501322A (en) High-speed color display projection system and its usage
KR102592736B1 (en) Integrated board control system
JPH09503111A (en) Simplified image reconstruction interface
KR920002048B1 (en) Television system
JP2006337732A (en) Image display system for conference
EP1389872A1 (en) Method and apparatus for combining video signals
KR200309953Y1 (en) Electric bulletin board for processing image with variety characteristic and scaling
JP3712287B2 (en) Video image display method
JP4572442B2 (en) Conversion circuit and image processing apparatus using the same
AU693217B2 (en) A controller for providing timing signals for video data
KR940007547B1 (en) Apparatus for displaying one type two ntsc/hdtv screens on the other type hdtv/ntsc screens
JPH0851576A (en) High image quality television receiver with two-screen display function
JPH0851575A (en) High image quality television receiver with two-screen display function
JPH0683419B2 (en) Television signal receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee