KR100252174B1 - 백플레인 인식 장치 - Google Patents

백플레인 인식 장치 Download PDF

Info

Publication number
KR100252174B1
KR100252174B1 KR1019970005242A KR19970005242A KR100252174B1 KR 100252174 B1 KR100252174 B1 KR 100252174B1 KR 1019970005242 A KR1019970005242 A KR 1019970005242A KR 19970005242 A KR19970005242 A KR 19970005242A KR 100252174 B1 KR100252174 B1 KR 100252174B1
Authority
KR
South Korea
Prior art keywords
signal
pins
comparator
column
memory
Prior art date
Application number
KR1019970005242A
Other languages
English (en)
Other versions
KR19980068571A (ko
Inventor
최병환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970005242A priority Critical patent/KR100252174B1/ko
Publication of KR19980068571A publication Critical patent/KR19980068571A/ko
Application granted granted Critical
Publication of KR100252174B1 publication Critical patent/KR100252174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 컴퓨터 시스템의 백플레인(backplane) 및 백플레인 인식 장치에 관한 것으로 절연성을 갖는 평판과, 상기 평판에 형성된 다수개의 슬롯들, 및 상기 슬롯들의 각 슬롯에 배열된 다수개의 핀들을 구비하며, 상기 핀들 중 적어도 두 개의 핀들을 사용하여 상기 각 슬롯에 고유 번호를 부여하는 컴퓨터 시스템의 백플레인과, 고유 번호를 갖는 슬롯들을 갖는 컴퓨터 시스템의 백플레인을 인식하는 컴퓨터 시스템의 백플레인 인식 장치에 있어서, 상기 각 슬롯으로부터 전송되는 신호들을 입력으로하고 상기 신호들에 포함된 어드레스 신호와 자체에 부여된 고유 번호를 비교하는 비교부와, 상기 비교부의 출력을 입력으로하고 상기 비교부의 출력이 인에이블 상태이면 동작하고 상기 비교부의 상태가 디세이블 상태이면 동작하지않으며 상기 슬롯들에 대한 정보를 포함하는 메모리부, 및 상기 메모리부에 연결되어 상기 메모리부가 포함하고 있는 상기 슬롯들에 대한 정보를 지정해주는 제어 신호를 출력하는 제어부를 구비하는 컴퓨터 시스템의 백플레인 인식 장치를 구비함으로써, 종속 보드의 장착 및 탈착 상태를 쉽게 확인할 수 있다.

Description

백플레인 인식 장치{Backplane recognition device}
본 발명은 컴퓨터 시스템의 백플레인 인식 장치에 관한 것으로서, 특히 소트트웨어를 이용한 컴퓨터 시스템의 백플레인 인식 장치에 관한 것이다.
세계 최초로 인텔의 마이크로프로세서(Microprocessor)가 탄생한지 20주년이 지난 지금 마이크로프로세서는 상상을 초월하는 발전을 거듭하여 I486과 I860,68040과 고성능 RISC 칩이 등장했다. 몇 년 후에는 마이크로 2,000이라는 마이크로프로세서가 등장하여 1천억개의 사람 두뇌를 인공적으로 만들 수 있을 만큼 급속히 변해왔다. 마이크로프로세서의 발달과 함께 마이크로프로세서를 이용한 컴퓨터 시스템의 데이터 처리속도가 매우 빨라졌고 또한 컴퓨터 시스템의 기능도 매우 다양해졌다. 이러한 컴퓨터 시스템의 발달과 더불어 컴퓨터 시스템의 소프트웨어 기능 또한 향상되었다. 본 발명은 백플레인 및 상기 백플레인을 소프트웨어적으로 제어하기 위한 컴퓨터 시스템의 백플레인 인식 장치에 관한 것이다.
도 1은 종래의 컴퓨터 시스템의 백플레인(backplane)을 도시한 도면이다. 상기 백플레인의 구조를 보면, 하나의 평판(11)에 슬롯1에서부터 슬롯16까지 16개의 슬롯들이 형성되어있다. 상기 각 슬롯에는 핀들이 A열, B열, C열로 배열되어있고 각 열에는 32개의 핀들이 배치되어있다. 각 슬롯의 A열의 31번째 핀과 각 슬롯의 C열의 32번째 핀은 종단 저항(termination resistor) R에 연결되어있다. 그리고 상기 각 슬롯의 각 핀들은 버스 라인(Bus line)(도시안됨)에 연결되어있고 상기 버스 라인을 통해서 상기 백플레인을 제어하는 신호들이 전송된다.
도 2는 상기 도 1에 도시된 백플레인의 슬롯1 내지 슬롯16(13a∼13p)에 장착되는 종속 보드를 설명하기 위한 도면이다. 상기 도 2에 도시된 종속 보드(21)는 상기 도 1에 도시된 슬롯1 내지 슬롯16(13a∼13p)에 장착되는 보드이다. 상기 종속 보드(21)에는 상기 슬롯1 내지 슬롯16(13a∼13p)을 통해서 입력되는 데이터의 전압 레벨을 변환하는 입력 버퍼(buffer)(23)와, 상기 입력 버퍼(23)에서 출력되는 데이터가 저장되는 메모리부(25)와, 상기 메모리(25)에 저장된 데이터의 전압 레벨을 변환하여 외부로 전송하는 출력 버퍼(27), 및 상기 메모리부(25)와 상기 입력 버퍼(23) 및 상기 출력 버퍼(27)를 제어하는 국부 회로(29)가 내장되어있다.
상기 도 1에 도시된 백플레인의 각 핀에는 버스 사이클에 필요한 신호만 배치되어있다. 따라서 사용자는 컴퓨터 시스템 구성시 상기 각 슬롯에 종속 보드(slave board)(21)를 장착하기 전에 각 종속 보드(21)에 내장된 메모리부(25)의 메모리 위치와 메모리 용량에 관한 정보를 확인한 다음 상기 종속 보드(21)를 상기 각 슬롯에 장착해야만 한다. 만일 상기 메모리부(25)의 메모리 위치와 메모리 용량에 관한 정보를 미리 확인해두지 않으면 상기 종속 보드(21)가 고장날 때 이를 교체하는데 있어서 많은 어려움이 따른다. 그리고 상기 슬롯1 내지 슬롯16(13a∼13p)에 상기 종속 보드(21)를 장착할 때 메모리 위치가 동일한 종속 보드가 있으면 그 중에 하나의 종속 보드만 사용된다. 또 산업용으로 사용되는 컴퓨터 시스템에 있어서 컴퓨터 시스템이 가동되고있는 상태에서 상기 종속 보드(21)를 교체해야될 때도 있다.
상술한 바와 같이 종래의 컴퓨터 시스템은 시스템 구성시 종속 보드(21)의 메모리 위치와 메모리 용량을 미리 확인해야만 하는 불편함이 따르고, 메모리 위치가 동일한 종속 보드는 단지 한 장밖에 사용하지못하는 단점과, 시스템의 가동 도중에는 종속 보드(21)를 교체하지 못하는 문제점을 가지고 있다.
본 발명이 이루고자하는 기술적 과제는 백플레인에 종속 보드들을 장착시 상기 종속 보드가 가지고있는 메모리에 관한 정보를 소프트웨어를 이용하여 감지하므로 종속 보드의 장착 및 탈착 상태를 쉽게 확인할 수 있고 동일한 메모리 위치를 갖는 종속 보드를 복수개 사용할 수 있을 뿐만 아니라 시스템 가동 도중에도 종속 보드를 교체할 수 있는 컴퓨터 시스템의 백플레인 인식 장치를 제공하는데 있다.
도 1은 종래의 컴퓨터 시스템의 백플레인을 도시한 도면.
도 2는 상기 도 1에 도시된 백플레인의 슬롯에 장착되는 종속 보드를 설명하기 위한 도면.
도 3은 본 발명에 따른 컴퓨터 시스템의 백플레인을 도시한 도면.
도 4는 상기 도 3에 도시된 슬롯에 장착되는 종속 보드와 제어부를 설명하기 위한 도면.
도 5a와 도 5b는 상기 도 4에 도시된 제어부의 메모리 맵과 io 메모리 맵을 도시한 도면.
도 6은 상기 도 5a와 도 5b에 도시된 그룹 B를 억세스(access)할 때의 각 신호의 타이밍도.
도 7은 상기 도 5a와 도 5b에 도시된 그룹 A를 억세스할 때의 각 신호의 타이밍도.
상기 기술적 과제를 이루기 위하여 본 발명은, 절연성을 갖는 평판과, 상기 평판에 형성된 다수개의 슬롯들 및 상기 슬롯들의 각 슬롯에 배열된 다수개의 핀들을 구비하며, 상기 핀들 중 적어도 두 개의 핀들을 사용하여 상기 각 슬롯에 고유 번호를 부여하는 것을 특징으로하는 컴퓨터 시스템의 백플레인을 제공한다.
바람직하기는, 상기 다수개의 핀들은 상기 각 슬롯에 3열로 배열되고 상기 각 열은 32개의 핀들로 구성하며. 상기 적어도 두 개의 핀은 4개이다.
또, 상기 적어도 두 개의 핀들에 각각 하나씩 연결되어 상기 각 슬롯에 고유 번호를 부여하는 소정의 전원 전압원과 소정의 접지 전압원을 더 구비한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한, 고유 번호를 갖는 슬롯들을 갖는 컴퓨터 시스템의 백플레인을 인식하는 컴퓨터 시스템의 백플레인 인식 장치에 있어서, 상기 각 슬롯으로부터 전송되는 신호들을 입력으로하고 상기 신호들에 포함된 어드레스 신호와 자체에 부여된 고유 번호를 비교하는 비교부와, 상기 비교부의 출력을 입력으로하고 상기 비교부의 출력이 인에이블(enable) 상태이면 동작하고 상기 비교부의 상태가 디세이블(disable) 상태이면 동작하지않으며 상기 슬롯들에 대한 정보를 포함하는 메모리부, 및 상기 메모리부에 연결되어 상기 메모리부가 포함하고 있는 상기 슬롯들에 대한 정보를 지정해주는 제어 신호를 출력하는 제어부를 구비하는 것을 특징으로하는 컴퓨터 시스템의 백플레인 인식 장치를 제공한다.
바람직하기는, 상기 비교기와 외부 신호에 입력단이 연결되고 상기 메모리부에 출력단이 연결되며, 상기 비교기의 출력이 인에이블되면 상기 외부 신호를 상기 메모리부로 전송하는 입력 버퍼, 및 상기 비교기와 상기 메모리부에 입력단이 연결되고 상기 비교기의 출력이 인에이블되면 상기 메모리부에서 출력되는 신호를 외부로 전송하는 출력 버퍼를 더 구비하고, 상기 제어 신호는 상기 메모리부 내의 메모리 중 상위 메모리를 지정하는 어드레스 스트로브 신호와 상기 메모리부 내의 메모리 중 하위 메모리를 지정하는 로우 어드레스 스트로브 신호로 구성한다.
상기 본 발명에 의하여 백플레인에 종속 보드들을 장착시 상기 종속 보드가 가지고있는 메모리에 관한 정보를 소프트웨어를 이용하여 감지하여 종속 보드의 장착 및 탈착 상태를 쉽게 확인할 수 있다.
이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 컴퓨터 시스템의 백플레인을 도시한 도면이다. 상기 백플레인의 구조를 보면, 하나의 평판(plain)(31)에 슬롯1(33a)에서부터 슬롯16(33p)까지 16개의 슬롯들이 형성되어있다. 상기 슬롯들(33a∼33p)에는 각각 핀들이 A열, B열, C열로 배열되어있고 각 열에는 32개의 핀들이 배치되어있다. A열의 31번째 핀과 각 슬롯의 C열의 32번째 핀은 종단 저항(termination resistor) R에 연결되어있다. 상기 A열의 1번 핀과 2번 핀 및 C열의 1번 핀과 2번 핀은 +5볼트의 전원 전압원 또는 접지 전압인 GND에 연결되어있고, 상기 연결 상태에 따라 상기 슬롯들에는 각각 고유의 번호가 정해진다. 구체적으로, 상기 슬롯1(33a)은 고유 번호가 2진수의 '0000'이다. 이것은 상기 슬롯1(33a)의 A열의 1번 핀과 2번 핀 및 C열의 1번 핀과 2번 핀이 모두 GND에 연결되어있으므로 생성된 번호이다. 상기 슬롯2(33b)의 고유 번호는 2진수의 '0001'이다. 이것은 상기 슬롯2(33b)의 A열의 1번 핀은 상기 +5볼트의 전원 전압원에 연결되어있고, 상기 A열의 2번 핀과 상기 C열의 1번 핀 및 상기 C열의 2번 핀은 상기 GND에 연결되어있다. 상기 슬롯16(33p)을 보면, A열의 1번 핀과 2번 핀 및 C열의 1번 핀과 2번 핀이 모두 상기 전원 전압원에 연결되어있고, 그 고유 번호는 2진수의 '1111'이다.
도 4는 상기 각 슬롯에 삽입되는 종속 보드와 상기 제어부를 설명하기 위한 도면이다. 상기 도 4에 도시된 종속 보드(41)는 상기 슬롯들(도3의 33a∼33p)에 장착된 다른 종속 보드로부터 전송되는 신호들 예컨대 어드레스 신호를 입력으로하고 출력 신호인 /SEL 신호와 /REGSEL 신호를 출력하는 비교부(43)와, 상기 종속 보드(41)를 제어하는 국부 회로(45)와, 상기 국부 회로(45)의 출력과 상기 비교부(43)의 출력을 입력으로하는 앤드 게이트(AND gate)(47)와, 상기 앤드 게이트(47)의 출력과 M/IO 신호와 /AS 신호 및 /LAS 신호를 입력으로하고 상기 비교부(43)의 출력인 /SEL이 논리 로우로 인에이블되면 동작하고 상기 /SEL이 논리 하이로 디세이블되면 동작하지않는 메모리부(49)와, 상기 비교부(43)와 외부 신호에 입력단이 연결되고 상기 메모리부(49)에 출력단이 연결되며 상기 /SEL이 인에이블되면 상기 외부 신호를 상기 메모리부(49)로 전송하는 입력 버퍼(51), 및 상기 비교부(43)와 상기 메모리부(49)에 입력단이 연결되고 상기 /SEL이 인에이블되면 상기 메모리부(49)에서 출력되는 신호를 외부로 전송하는 출력 버퍼(53), 및 상기 /REGSEL에 의해 제어되는 레지스터(55)로 구성되어있다.
그리고 상기 제어부(61) 예컨대, 중앙처리장치(CPU)는 상기 국부 회로(45)에 연결되어 상기 메모리부(49)가 포함하고 있는 상기 슬롯들(도3의 33a∼33p)에 대한 정보를 지정해주는 제어 신호를 출력한다.
상기 비교부(43)는 상기 슬롯들(도3의 33a∼33p)로부터 전송되는 신호들을 입력으로하고 상기 신호들에 포함된 어드레스 신호와 자체에 부여된 고유 번호를 비교하여 상기 어드레스 신호와 상기 고유 번호가 동일하면 상기 /SEL 신호는 논리 로우로 인에이블되고, 상기 어드레스 신호와 상기 고유 번호가 다르면 상기 /SEL 신호는 디세이블된다. 상기 /SEL 신호가 논리 로우로 인에이블되면 상기 입력 버퍼(51)와 상기 출력 버퍼(53)가 활성화된다. 따라서 상기 입력 버퍼(51)는 외부로부터 입력되는 어드레스 신호를 상기 메모리부(49) 또는 상기 국부 회로(45)로 전송하고, 상기 출력 버퍼(53)는 상기 메모리부(49) 또는 상기 국부 회로(45)로부터 전송되오는 데이터를 외부로 전송한다.
즉, 상기 종속 보드(41)는 상기 슬롯들(도3의 33a∼33p)에 장착되는 위치에 따라 자체의 메모리 위치가 지정되므로 상기 슬롯들(도3의 33a∼33p)에 장착된 종속 보드의 메모리 블록은 쉽게 확인된다.
상기 레지스터(55)에는 상기 종속 보드(41)가 삽입되는 슬롯의 고유 번호가 저장되어있다. 따라서 어드레스 버스가 상기 레지스터(55)를 선택하면 즉, 상기 /REGSEL 신호가 논리 로우로 인에이블되면 상기 레지스터(55)에 저장된 고유 번호를 상기 제어부(61)가 읽어서 상기 종속 보드(41)의 종류를 인식하게 된다. 또, 상기 종속 보드(41)의 최상위 번지 예컨대 'xfff' 번지에 상기 레지스터(55)의 번지를 저장해 놓고 초기 동작시 상기 제어부(61)는 상기 종속 보드(41)의 최상위 번지만 일부 스캔(scan)하여 각 종속 보드(41)의 고유 번호를 읽어서 상기 스캔한 상위 번지와 종속 보드(41)의 고유 번호로서 상기 슬롯들(도3의 33a∼33p) 중 하나의 슬롯에 장착된 종속 보드(41)의 위치와 종류를 쉽게 판단할수 있어서 컴퓨터 시스템 구성을 쉽게 할 수 있다. 또한, 주기적으로 상기 종속 보드(41)의 최상위 번지를 스캔하여 동작 중 제거된 종속 보드(41)와 새로 장착된 종속 보드(41)를 파악할 수 있어 산업용 컴퓨터 시스템에 유용하게 활용할 수 있다.
도 5a와 도 5b는 각각 상기 도 4에 도시된 제어부(61)의 메모리 맵과 io 메모리 맵을 도시한 도면이다. 상기 도 5a와 도 5b에 도시된 메모리 맵들은 각각 3개의 그룹으로 구분된다. 즉, 28[kBit]의 그룹 C와, 32[kBit]의 그룹 B와, 4[kBit]의 그룹 A로 분할되어 있다. 상기 그룹 C는 예비 메모리이고, 상기 그룹 A와 그룹 B에 상기 종속 보드(도 4의 41)의 메모리부(도 4의 49)에 대한 정보가 저장된다. 상기 그룹 A의 메모리는 상기 그룹 B의 메모리보다 적다. 따라서 정보량이 많아서 상기 그룹 A에 모두 저장될 수 없는 경우는 상기 그룹 B에 저장된다. 상기 그룹 A와 상기 그룹 B에는 각각 16개의 메모리 블록들이 있어서 상기 슬롯1에서부터 슬롯16에 대한 정보를 각각 저장할 수 있다.
상기 도 4에 도시된 /AS 신호와 /LAS 신호는 각각 상기 그룹 B와 상기 그룹 A를 선택하기 위한 신호들이다. 특히 상기 그룹 A를 사용하는 종속 보드(도 4의 41)는 상기 /LAS 신호와 어드레스 신호의 A11∼A1까지만을 디코딩(decoding)하는데 시간을 소요하므로 그만큼 내부 회로를 절약할 수 있다.
도 6은 상기 도 5a와 도 5b에 도시된 그룹 B를 억세스(access)할 때의 각 신호의 타이밍도이다. A15∼A1을 포함하는 어드레스 신호가 입력되고 상기 도 5a에 도시된 메모리 맵과 상기 도 5b에 도시된 io 메모리 맵을 선택하는 M/io 신호가 입력된 상태에서 상기 /AS 신호가 논리 로우로 인에이블되면 상기 그룹 B가 선택된다. 그리고 독출 신호인 /RD 신호와 /READY 신호가 각각 논리 로우로 인에이블되면 상기 그룹 B에 저장된 데이터가 출력된다.
도 7은 상기 도 5a와 도 5b에 도시된 그룹 A를 억세스할 때의 각 신호의 타이밍도이다. A11∼A1을 포함하는 어드레스 신호가 입력되고 상기 도 5a에 도시된 메모리 맵과 상기 도 5b에 도시된 io 메모리 맵을 선택하는 M/io 신호가 입력된 상태에서 상기 /LAS 신호가 논리 로우로 인에이블되면 상기 그룹 A가 선택된다. 그리고 독출 신호인 /RD 신호와 /READY 신호가 논리 로우로 인에이블되면 상기 그룹 A에 저장된 데이터가 출력된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 백플레인의 슬롯에 장착된 종속 보드가 가지고있는 메모리에 관한 정보를 소프트웨어를 이용하여 감지하므로 종속 보드의 장착 및 탈착 상태를 쉽게 확인할 수 있다.

Claims (3)

  1. 고유 번호를 갖는 슬롯들을 갖는 컴퓨터 시스템의 백플레인을 인식하는 컴퓨터 시스템의 백플레인 인식 장치에 있어서,
    상기 각 슬롯으로부터 전송되는 신호들을 입력으로하고 상기 신호들에 포함된 어드레스 신호와 자체에 부여된 고유 번호를 비교하는 비교부;
    상기 비교부의 출력을 입력으로하고 상기 비교부의 출력이 인에이블 상태이면 동작하고 상기 비교부의 상태가 디세이블 상태이면 동작하지않으며 상기 슬롯들에 대한 정보를 포함하는 메모리부; 및
    상기 메모리부에 연결되어 상기 메모리부가 포함하고 있는 상기 슬롯들에 대한 정보를 지정해주는 제어 신호를 출력하는 제어부를 구비하는 것을 특징으로하는 컴퓨터 시스템의 백플레인 인식 장치.
  2. 제1항에 있어서, 상기 비교부와 외부 신호에 입력단이 연결되고 상기 메모리부에 출력단이 연결되며, 상기 비교부의 출력이 인에이블되면 상기 외부 신호를 상기 메모리부로 전송하는 입력 버퍼; 및
    상기 비교부와 상기 메모리부에 입력단이 연결되고 상기 비교부의 출력이 인에이블되면 상기 메모리부에서 출력되는 신호를 외부로 전송하는 출력 버퍼를 더 구비하는 것을 특징으로하는 컴퓨터 시스템의 백플레인 인식 장치.
  3. 제1항에 있어서, 상기 제어 신호는 상기 메모리부 내의 메모리 중 상위 메모리를 지정하는 어드레스 스트로브 신호와 상기 메모리부 내의 메모리 중 하위 메모리를 지정하는 로우 어드레스 스트로브 신호로 구성하는 것을 특징으로하는 컴퓨터 시스템의 백플레인 인식 장치.
KR1019970005242A 1997-02-21 1997-02-21 백플레인 인식 장치 KR100252174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970005242A KR100252174B1 (ko) 1997-02-21 1997-02-21 백플레인 인식 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005242A KR100252174B1 (ko) 1997-02-21 1997-02-21 백플레인 인식 장치

Publications (2)

Publication Number Publication Date
KR19980068571A KR19980068571A (ko) 1998-10-26
KR100252174B1 true KR100252174B1 (ko) 2000-04-15

Family

ID=19497576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005242A KR100252174B1 (ko) 1997-02-21 1997-02-21 백플레인 인식 장치

Country Status (1)

Country Link
KR (1) KR100252174B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197208A (ja) * 1987-02-12 1988-08-16 Nec Corp バスの接続構造
WO1993015459A1 (en) * 1992-02-03 1993-08-05 Micro Industries Live insertion of computer modules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197208A (ja) * 1987-02-12 1988-08-16 Nec Corp バスの接続構造
WO1993015459A1 (en) * 1992-02-03 1993-08-05 Micro Industries Live insertion of computer modules

Also Published As

Publication number Publication date
KR19980068571A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US5038320A (en) Computer system with automatic initialization of pluggable option cards
CA1335843C (en) Programmable option select
CA2094295C (en) Protected hot key function for microprocessor-based computer system
KR910000589B1 (ko) 인접 어드레스 공간을 제공하는 메모리 시스템
US4507730A (en) Memory system with automatic memory configuration
US5530895A (en) System and method for computer interface board identification by serially comparing identification address bits and asserting complementary logic patterns for each match
US5408611A (en) Auto-switching device for CPU logic circuits
US5522086A (en) Software configurable ISA bus card interface with security access read and write sequence to upper data bits at addresses used by a game device
EP0187453B1 (en) Program assignable i/o addresses for a computer
CA2118995A1 (en) Arbitration Logic for Multiple Bus Computer System
JPS63285650A (ja) メモリー・アドレス信号を制御するシステムおよび方法
US5446860A (en) Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register
EP0088534A1 (en) Keyboard terminal type identification
FI74158C (fi) Kopplingsanordning foer givande av styrorder i ett mikrocomputersystem.
JPH0519183B2 (ko)
US4609996A (en) Memory access system for a computer system adapted to accept a memory expansion module
KR100252174B1 (ko) 백플레인 인식 장치
KR960042453A (ko) 아이씨 메모리 카드
CN1751358B (zh) 用于编码自动预充电的装置和方法
US4937785A (en) Visual signal processing backplane bus
US5564059A (en) Simplified protocol for expanding a fixed width bus in an industrial controller
US6081861A (en) PCI migration support of ISA adapters
JPH0313610B2 (ko)
KR0186072B1 (ko) 플러그 앤드 플레이카드의 고립화 방법
CN112783805B (zh) 内存芯片，内存模块以及用来假性存取其记忆库的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee