KR100248037B1 - 실시간구현영상신호 히스토그램 발생회로 및 그의 방법 - Google Patents

실시간구현영상신호 히스토그램 발생회로 및 그의 방법 Download PDF

Info

Publication number
KR100248037B1
KR100248037B1 KR1019920005476A KR920005476A KR100248037B1 KR 100248037 B1 KR100248037 B1 KR 100248037B1 KR 1019920005476 A KR1019920005476 A KR 1019920005476A KR 920005476 A KR920005476 A KR 920005476A KR 100248037 B1 KR100248037 B1 KR 100248037B1
Authority
KR
South Korea
Prior art keywords
histogram
memory
output
signal
video signal
Prior art date
Application number
KR1019920005476A
Other languages
English (en)
Other versions
KR930022866A (ko
Inventor
천인서
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920005476A priority Critical patent/KR100248037B1/ko
Publication of KR930022866A publication Critical patent/KR930022866A/ko
Application granted granted Critical
Publication of KR100248037B1 publication Critical patent/KR100248037B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/40—Image enhancement or restoration using histogram techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Picture Signal Circuits (AREA)

Abstract

실시간구현 영상신호 히스토그램 발생회로는 하드웨어 구성에 따른 요소들에서 총지연된 시간을 화소클럭신호의 반주기로 하여 화소클럭신호 마다 히스토그램발생을 할 수 있도록 한 것이다. 상기 영상신호 히스토그램 발생회로는 히스토그램 리이드구간동안 저장내용을 독출하고 히스토그램 리셋트구간 동안 다음 필드의 영상신호의 밝기를 다시 누적하기 위해 저장내용을 클리어하며, 히스토그램 누적구간동안 저장내용을 업데이트하는 메모리와, 디지탈영상신호의 화소값을 받아 일정시간동안 래치시켰다가 상기 화소값을 상기 메모리의 어드레스로 제공토록 하는 제1래치회로와, 마이콤의 하위어드레스를 받아 일정시간동안 지연시킨 다음에 이들을 상기 메모리의 어드레스로 제공토록 하는 제2버퍼와, 상기 히스토그램 누적구간동안 상기 메모리에서 독출된 저장내용에다 "1"을 증가시키는 인크리멘터와, 상기 인크리멘터의 출력을 받아 일정시간동안 래치시켰다가 상기 출력을 상기 메모리의 입력데이타로 제공토록 하는 제2래치회로를 포함한다.

Description

실시간구현 영상신호 히스토그램 발생회로 및 그의 방법
제1도는 종래의 영상신호 히스토그램 발생회로의 블록도.
제2도는 본 발명에 따른 영상신호 히스토그램 발생회로의 블록도.
제3도는 제2도의 회로의 동작을 설명하기 위한 타이밍도.
〈도면의 주요부분에 대한 부호의 설명〉
10, 70 : 래치회로 20 : 메모리
30, 50 : 버퍼 40 : 마이크로 컴퓨터(또는 마 이콤)
60 : 인크리멘터(incrementer) 80 : 디코더
본 발명은 화상처리시스템에 관한 것으로, 특히 영상신호의 농도치분포를 알기 위하여 영상신호의 히스토그램발생을 실시간으로 구현할 수 있는 회로 및 그의 방법에 관한 것이다.
일반적으로 화상처리시스템에서 영상정보를 인식하여 그 영상정보가 무엇을 의미하는가를 알기 위하여, 혹은 인식된 영상정보를 동종류의 영상정보끼리 분리하기 위해서는 히스토그램이 필요하다. 히스토그램이란 영상신호의 명암의 분포를 그래프로 나타낸 것이다.
종래의 영상신호의 히스토그램 발생회로가 제1도에 도시되어 있다.
제1도에서, 화소어드레스발생기(100)는 화소클럭 및 수평/수직동기 신호를 받아 어드레스를 발생하며, 멀티플렉서(110)는 화소어드레스발생기(100)로부터의 어드레스 및 마이콤(130)으로의 어드레스를 받아 마이콤(130)의 제어신호(CS)에 의해 그들중 하나를 선택하여 출력한다. 메모리(120)는 멀티플렉서(110)에 접속되어 멀티플렉서(110)에서 선택된 어드레스로 지정된 곳에 디지탈 비디오신호의 화소의 값을 저장한다.
이를 좀더 상세히 설명하면 다음과 같다. 마이콤(130)으로부터의 제어신호(CS)가 로우레벨로 되면 멀티플렉서(110)는 화소어드레스발생기(100)로 전송시킨다. 이때, 메모리(120)는 로우레벨의 제어신호(CS)에 의해 라이트동작을 하게 되어 디지탈비디오신호의 화소의 값을 상기 어드레스가 지정하는 곳에 저장한다. 만약 마이콤(130)에서 오는 제어신호(CS)가 로우레벨에서 하이레벨로 되면, 멀티플렉서(110)는 마이콤(130)에서 오는 어드레스를 선택하여 이를 메모리(120)에 제공한다. 이때, 메모리(120)는 로우레벨의 제어신호(CS)에 의해 리이드동작을 하게 되어 독출된 데이타를 마이콤(130)에 보낸다. 그러면, 마이콤(130)은 프로그램에 의해 각 화소의 밝기를 알아내어 화소밝기별로 누적시켜 히스토그램을 발생시킨다.
그러나, 종래의 영상신호의 히스토그램 발생회로에서는 히스토그램 발생시점에서 보면 메모리(120)에 이미 저장된 화소의 값을 가지고 히스토그램을 형성하므로 실시간이 구현되지 않아 현재 영상신호의 히스토그램을 형성할 수 없었다. 또한, 메모리(120)에 저장된 화소의 값에 의해서만이 히스토그램을 형성하기 때문에 팩시밀리와 같은 정지화상 처리분야에만 사용할 수 있고 동화상 처리분야에서는 사용할 수 없었다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 간단한 하드웨어 구성으로 영상신호의 히스토그램발생을 실시간으로 구현할 수 있는 실시간 구현영상신호 히스토그램 발생회로 및 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시간 구현영상신호 히스토그램 발생회로는 히스토그램 리이드구간동안 저장내용을 독출하고 히스토그램 리셋트구간동안 다음 필드의 영상신호의 화소밝기를 다시 누적하기 위해 저장내용을 클리어하며, 히스토그램 누적구간동안 저장내용을 업데이트하는 메모리수단과, 디지탈영상신호의 화소값을 받아 일정시간 동안 래치시켰다가 상기 화소값을 상기 메모리수단의 어드레스로 제공토록 하는 제1래치수단과, 마이콤의 하위어드레스를 받아 일정시간 동안 지연시킨 다음에 이들을 상기 메모리수단의 어드레스로 제공토록 하는 버퍼수단과, 상기 히스토그램 누적구간동안 상기 메모리수단에서 독출된 저장내용에다 "1"을 증가시키는 인크리멘팅수단과, 상기 인크리멘팅수단의 출력을 받아 일정시간동안 래치시켰다가 상기 출력을 상기 메모리수단의 입력데이타로 제공토록 하는 제2래치수단으로 구성된다.
이하, 첨부된 도면에 의거하여 본 발명에 따른 영상신호의 히스토그램 발생회로의 상세한 동작을 서술하면 다음과 같다.
제2도를 언급하면, 제1AND게이트(1)는 수평 및 수직동기신호들(HSYC)(VSYC)을 수신하여 AND게이팅동작을 행하고, 제2AND게이트(2)는 제1AND게이트(1)의 출력신호와 화소클럭(CLK)을 받아 AND게이팅동작을 행한다. 제1래치회로(10)는 제2AND게이트(2)의 출력신호를 반전시키는 제2인버터(6)의 출력을 그의 칩인에이블단자(EN)에서 받아 들여 칩인에이블되고 화소클럭(CLK)에 따라 디지탈영상신호를 받아 일정시간 동안 저장하고 있다가 이를 메모리(20)로 보낸다. 메모리(20)는 제1AND게이트(2)의 출력에 따라 리이드/라이트동작을 행한다. 인크리멘터(60)는 메모리(20)의 리이드 동작시 독출데이타를 받아 이를 약간의 지연시간을 가지고서 지연시켰다가 제2래치회로(70)로 전송시킨다. 제2래치회로(70) 역시 제2AND게이트(2)의 출력을 반전시키는 인버터(5)의 출력에 따라 인크리멘터(60)의 출력을 일정시간동안 지연시켰다가 지연된 인크리멘터(60)의 출력을 메모리(20)의 입력단자(DI)에 공급한다. 마이콤(40)은 제1버퍼(30)를 통해 메모리(20)의 출력을 받는다. 수직동기신호(VSYC)는 제2버퍼(50)의 인에이블단자에 인가되어 칩인에이블시키고, 또한 마이콤(40)의 인터럽트단자에 인가되는 인터럽트신호로서도 작용한다. 그리고 제2버퍼(50)는 그의 입력단자(IN)를 통해 마이콤(40)으로부터 오는 어드레스들중 하위어드레스(A0~A7)를 받는다. 마이콤(40)으로부터 오는 어드레스들중 상위어드레스(A8~AMSB)는 디코더(80)에 인가된다. 제3AND게이트(3)는 마이콤(40)로부터의 메모리 라이트 신호와 디코더(80)의 출력신호를 받아 AND게이팅동작을 수행하고 그의 출력신호를 메모리(20)의 리셋트단자로 보내어 메모리(20)를 리셋트시킨다. 제4AND게이트(4)는 마이콤(40)으로부터의 메모리 리이드 신호와 디코더(80)의 출력신호를 받아 AND게이팅동작을 수행하고 그의 출력신호를 제1버퍼(30)의 인에이블단자(EN)로 보내어 제1버퍼(30)를 칩인에이블시킨다.
제3도는 본 발명에 따른 영상신호의 히스토그램 발생회로의 동작을 설명하기 위한 여러가지 타이밍들 을 도시한 것이다.
제3도에서, (a)는 수직동기신호의 타이밍을 나타낸 것이고 (b)는 화소클럭의 타이밍을, (c)는 메모리(20)의 라이트동작시 메모리(20)의 어드레스 타이밍을, (d)는 메모리(20)의 리이드동작시의 메모리(20)의 출력데이타의 타이밍을, (e)는 인크리멘터(70)의 출력데이타의 타이밍을, (f)는 메모리(20)의 입력데이타의 타이밍을 도시한 것이다.
수직동기신호(VSYNC)는 제3a도에 도시한 바와 같이 3개의 구간으로 이루어졌다. 제1구간(T1)은 메모리(20)가 리이드동작을 행하는 구간이고 제2구간(T2)은 메모리(20)가 다음 라이트동작을 위해 저장된 데이타를 제거하는 리셋트구간이다. 그리고 제3구간(T3)은 메모리(20)가 라이트동작을 행하여 화소밝기를 읽어 들이는 구간으로서 이 구간동안 제3b도~제3f도에 도시한 타이밍 파형들이 동작하게 된다. 또한, 수직동기신호(VSYNC)의 제1 및 2구간(T1),(T2)동안 마이콤(40)은 인터럽트동작을 수행한다.
제3b도의 화소클럭(CLK)는 주기마다 2개의 구간으로 이루어졌는데, 제1구간은 리이드동작구간이며, 제2구간은 라이트동작구간이다. 따라서, 하나의 화소클럭(CLK)가 인가될때 마다 리이드/라이트동작을 행하게 된다.
이제, 제2 및 제3도를 참조하여 본 발명에 따른 영상신호의 히스토그램 발생회로가 어떻게 실시간을 구현하면서 히스토그램을 발생하는지를 상세히 서술한다.
먼저, 제3a도와 같은 수직동기신호(VSYNC)가 발생하면 마이콤(40)은 이를 그의 인터럽트단자를 통해 수신하여 수직동기신호(VSYNC)의 제1 및 제2구간(T1),(T2)동안 인터럽트동작을 하게 되며, 이때 제1AND게이트(2)의 출력신호는 인터럽트동작을 하게 되며, 이때 제1AND게이트(2)의 출력신호는 로우레벨로 되어 메모리(20)의 리이드/라이트단자에 인가된다. 그러면 메모리(2)는 리이드동작을 하게 된다. 메모리(20)의 리이드동작시 제1래치회로(10)는 디스에이블되고 제2버퍼(50)는 인에이블되므로 메모리(20)는 제2버퍼(50)를 통해 마이콤(40)으로부터의 어드레스들중 하위어드레스들(A0~A7)를 수신하여 그 해당 어드레스가 지정하는 곳에 저장된 데이타를 독출하여 그 독출된 데이타를 제1버퍼(30)를 통해 마이콤(40)으로 전송한다. 이에 의해 마이콤(40)은 화소밝기분포를 분석하여 필요한 데이타를 얻어낸다. 상술한 동작은 수직동기신호(VSYNC)의 제1구간(T1)동안 일어난다.
한편, 다음 필드의 영상신호의 밝기를 다시 누적하기 위해 메모리(20)의 내용을 클리어하게 되는 제2구간(T2)에서는 마이콤(40)으로부터의 상위 어드레스들(A8~AMSB)를 받아 디코딩동작을 수행하는 디코더(80)의 출력과 마이콤(40)으로부터 메모리 리이드 신호(MRE)를 수신하여 리셋트신호를 만드는 제3AND게이트(3)의 출력이 하이레벨로 되어 이 신호가 메모리(20)의 리셋트단자에 인가된다. 그러면, 메모리(20)는 그에 저장된 내용을 클리어시킨다.
이 동작동안에, 제1래치회로(10) 및 제1버퍼회로(30)는 동작하지 아니한다. 수직동기기간이 끝나면 메모리(20)의 어드레스는 마이콤(40)의 어드레스와는 무관하게 되고 디지탈영상신호의 화소값에 의해 동작된다. 이때의 시점은 제3a도의 T3구간으로 화소밝기를 누적하는 시간이다.
제3b도~제3f도에 도시된 각종 신호들은 제3a도에 도시된 화소클럭과 동기되어 있다.
먼저, 제1래치회로(10)를 인에이블시키기 위하여 제1AND게이트(1)의 출력은 로우레벨이 된다. 그리고, 제1래치회로(10)에 화소값이 화소클럭(CLK)에 의해 동기되어 실리며, 이 값은 제1래치회로(10)를 통해 메모리(20)에 어드레스로서 액세스된다. 이때, 상기 제1래치회로(10)에서 신호를 처리하는 시간, 즉 지연시간은 20ns정도이고 이 지연시간은 제3b도에 도시된 ①의 구간이다. 제2AND게이트(2)의 출력은 로우레벨로 되어 이 신호가 메모리(20)의 리이드/라이트단자(WE)에 인가되면 메모리(20)는 리이드동작으로 들어간다. 이에 따라 메모리(20)는 해당어드레스가 지정하는 곳의 데이타를 독출하여 그의 출력단을 통해 출력시킨다. 제1버퍼(30)는 제4AND게이트(4)의 출력신호에 의해 디스에이블되어 있으므로 메모리(20)의 출력데이타의 마이콤(40)으로 전송되지 아니하고 인크리멘터(60)로 전송된다. 상기 메모리(20)의 액세스타임은 40ns정도이다. 이는 제3c도에 도시되는 ②구간을 의미한다. 인크리멘터(60)는 그의 입력데이타에 "1"을 증가하여 출력데이타를 내보낸다. 즉, 인크리멘터(60)의 입력데이타가 "0"이라면 그의 출력데이타는 "1"이 된다. 상기 인크리멘터(60)에서 데이타를 처리하는 시간, 즉 인크리멘터(60)의 지연시간은 20~25nsec정도이며, 이는 제3d도에 도시되는 ③구간을 의미한다. 제2래치회로(70)는 인크리멘터(60)에 접속되어 인크리멘터(60)의 출력데이타를 일정시간 동안 래치시켰다가 이를 그의 출력단을 통해 내보낸다. 이때, 제2래치회로(70)는 그의 클럭단자(CK)로 인가되는 제1AND게이트(2)의 출력신호에 따라 동작을 한다. 여기에서, 제1AND게이트(2)의 출력신호는 제1인버터(5)에 의해 반전되어 제2래치회로(70)의 클럭단자(CK)로 인가된다. 상기 제2래치회로(70)에서 지연되는 시간은 15nsec정도이며, 이는 제3e도에 도시되는 ④구간을 의미한다. 한편, 제2AND게이트(2)의 출력은 화소클럭(CLK)에 의해 하이레벨로 천이되어 이 신호는 메모리(20)의 리이드/라이트단자에 인가되면 메모리(20)는 라이트동작으로 들어간다. 이에 따라 메모리(20)는 해당어드레스가 지정하는 곳에 제2래치회로(70)의 출력데이타를 저장시킨다. 메모리(20)의 저장데이타에 "1"을 증가하여 다시 메모리(20)에 증가데이타를 저장하는 시간은 약 100ns정도 걸리며, 이는 화소클럭(CLK)의 반주기동안 이루어진다. 따라서, 현재 영상신호에 대한 농도치 분포, 즉 히스토그램을 바로 알수가 있다.
상술한 바와 같이, 본 발명에 따른 영상신호의 히스토그램 발생회로에서 일어나는 일련의 동작을 단계별로 정리하여 표1로 나타내면 다음과 같다.
이와 같이, 본 발명에 따른 영상신호 히스토그램 발생회로는 일련의 과정을 각 화소클럭에 동기되어 반복 수행하여 1필드동안의 화소밝기에 대한 히스토그램을 누적시킨다. 즉, 하나의 디지탈영상신호가 입력되면, 이 값에 해당하는 메모리의 어드레스 룩업테이블(Look Up Table)방식으로 선택하여 선택된 번지의 저장된 값을 불러내어 1증가시킨 후 그 값을 다시 저장시키고 이러한 과정은 1화소클럭내에 수행되어 실시간 연산이 가능해지게 된다.
따라서, 디지탈화상의 실시간 히스토그램연산이 가능하게 되어 동화상 처리분야의 화상분리, 화상복원, 동화상 평가등에 바로 적용할 수 있다.

Claims (13)

  1. 히스토그램 리이드구간동안 저장내용을 독출하고 히스토그램 리셋트구간 동안 다음 필드의 영상신호의 밝기를 다시 누적하기 위해 저장내용을 클리어하며, 히스토그램 누적구간동안 저장내용을 업데이트하는 메모리수단과, 디지탈영상신호의 화소값을 받아 일정시간동안 래치시켰다가 상기 화소값을 상기 메모리수단의 어드레스로 제공토록 하는 제1래치수단과, 마이콤의 하위어드레스들을 받아 일정시간동안 지연시킨 다음에 이들을 상기 메모리수단의 어드레스로 제공토록 하는 버퍼수단과, 상기 히스토그램 누적구간동안 상기 메모리수단에서 독출된 저장내용에다 "1"을 증가시키는 인크리멘팅수단과, 상기 인크리멘팅수단의 출력을 받아 일정시간동안 래치시켰다가 상기 출력을 상기 메모리수단의 입력데이타로 제공토록 하는 제2래치수단을 구비하여 상기 메모리수단, 상기 제1 및 제2래치수단, 및 상기 인크리멘팅수단에서 총 지연되는 시간을 화소클럭신호의 반주기와 동일하도록 함으로써 영상신호의 히스토그램발생을 실시간으로 구현할 수 있는 실시간구현 영상신호 히스토그램 발생회로.
  2. 제1항에 있어서, 상기 제1 및 제2래치수단들을 제어하기 위한 수단을 더 포함하는 실시간구현 영상신호 히스토그램 발생회로.
  3. 제2항에 있어서, 상기 제어수단은, 수직 및 수평동기신호를 받아 논리곱 동작을 행하고 그의 출력으로 상기 제1래치수단을 칩인에이블시키는 제1논리수단과, 상기 제1논리수단의 출력과 화소클럭신호를 받아 논리곱동작을 행하고 그의 출력으로 상기 제2래치수단의 동작을 동기화시키는 제2논리수단으로 된 실시간구현 영상신호 히스토그램 발생회로.
  4. 제2항 또는 제3항에 있어서, 상기 제2논리수단의 출력신호에 의해 상기 메모리수단이 리이드/라이트동작을 수행하는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생회로.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1래치수단이 화소클럭신호에 동기화되어 동작되는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생회로.
  6. 제2항 또는 제3항에 있어서, 상기 수직동기신호는 히스토그램 리이드구간, 히스토그램 리셋트구간 및 히스토그램 누적구간으로 이루어져 있는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생회로.
  7. 제6항에 있어서, 상기 히스토그램 리이드구간 및 히스토그램 리셋트구간동안 상기 마이콤이 인터럽트동작을 수행하는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생회로.
  8. 제2항 또는 제3항에 있어서, 리셋트신호를 발생하여 상기 메모리수단에 제공하기 위한 수단을 더 포함하는 실시간구현 영상신호 히스토그램 발생회로.
  9. 제8항에 있어서, 상기 발생수단은, 상기 마이콤으로부터의 상위 어드레스들을 받아 디코딩하는 디코딩수단과, 상기 디코딩수단의 출력신호와 상기 마이콤으로부터의 메모리 라이트 신호를 받아 논리곱동작을 행하여 그의 출력을 상기 메모리에 제공하는 제3논리수단으로 구성된 실시간구현 영상신호 히스토그램 발생회로.
  10. 메모리수단에서 히스토그램 리이드구간동안 저장내용을 독출하고 히스토그램 리셋트구간 동안 다음 필드의 영상신호의 밝기를 다시 누적하기 위해 저장내용을 클리어하며, 히스토그램 누적구간동안 저장내용을 업데이트하는 메모리과정과, 제1래치수단에서 디지탈영상신호의 화소값을 받아 일정시간동안 래치시켰다가 상기 화소값을 상기 메모리수단의 어드레스로 제공토록 하는 제1래치과정과, 버퍼수단에서 상기 히스토그램 누적구간을 제외하고는 마이콤의 하위어드레스를 받아 일정시간동안 지연시킨 다음에 이들을 상기 메모리수단의 어드레스로 제공토록 하는 버퍼링과정과, 인크리멘팅수단에서 상기 히스토그램 누적구간동안 상기 메모리 수단에서 독출된 저장내용에다 "1"을 증가시키는 인크리멘팅과정과, 제2래치수단에서 상기 히스토그램 누적구간동안 상기 인크리멘팅수단의 출력을 받아 일정시간동안 래치시켰다가 상기 출력을 상기 메모리수단의 입력데이타로 제공토록 하는 제2래치과정과, 제어수단에서 상기 제1 및 제2래치회로들의 동작을 제어하는 과정과, 발생수단에서 상기 히스토그램 리셋트구간 동안 리셋트신호를 발생시켜 이를 상기 메모리수단에 제공하는 과정을 포함하여 영상신호의 히스토그램을 실시간으로 구현할 수 있는 실시간구현 영상신호 히스토그램 발생방법.
  11. 제10항에 있어서, 상기 메모리과정, 상기 제1 및 2래치과정 및, 상기 인크리멘팅과정에서 총 지연되는 시간이 화소클럭신호의 반주기와 동일한 것을 특징으로 하는 실시간구현 영상신호 히스토그램발생방법.
  12. 제10항에 있어서, 상기 제어과정이, 제1논리수단에서 수직 및 수평동기신호를 받아 논리곱동작을 행하고 그의 출력으로 상기 제1래치수단을 칩인에이블시키고 제2논리수단에서 상기 제1논리수단의 출력과 화소클럭신호를 받아 논리곱동작을 행하고 그의 출력으로 상기 제2래치수단의 동작을 동기화시키는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생방법.
  13. 제10항에 있어서, 상기 발생과정이, 디코딩수단에서 상기 마이콤으로부터의 상위 어드레스들을 받아 디코딩하고, 제3논리수단에서 상기 디코딩수단의 출력신호와 상기 마이콤으로부터의 메모리라이트신호를 받아 논리곱동작을 행하여 그의 출력을 상기 메모리수단에 제공하는 것을 특징으로 하는 실시간구현 영상신호 히스토그램 발생방법.
KR1019920005476A 1992-04-01 1992-04-01 실시간구현영상신호 히스토그램 발생회로 및 그의 방법 KR100248037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920005476A KR100248037B1 (ko) 1992-04-01 1992-04-01 실시간구현영상신호 히스토그램 발생회로 및 그의 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005476A KR100248037B1 (ko) 1992-04-01 1992-04-01 실시간구현영상신호 히스토그램 발생회로 및 그의 방법

Publications (2)

Publication Number Publication Date
KR930022866A KR930022866A (ko) 1993-11-24
KR100248037B1 true KR100248037B1 (ko) 2000-03-15

Family

ID=19331279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005476A KR100248037B1 (ko) 1992-04-01 1992-04-01 실시간구현영상신호 히스토그램 발생회로 및 그의 방법

Country Status (1)

Country Link
KR (1) KR100248037B1 (ko)

Also Published As

Publication number Publication date
KR930022866A (ko) 1993-11-24

Similar Documents

Publication Publication Date Title
KR880013390A (ko) 확대 비디오 영상 발생회로
US5610622A (en) Display control device
US6144410A (en) Telecine signal conversion method and an up-converter
JP2551493B2 (ja) キー信号遅延装置
KR970004804A (ko) 와이드비전의 자막데이터 위치제어회로
US4939394A (en) Synchronous circuit system having asynchronous signal input
JPH0136146B2 (ko)
JPH04274675A (ja) ランレングス符号化法および装置
KR100248037B1 (ko) 실시간구현영상신호 히스토그램 발생회로 및 그의 방법
US20070030260A1 (en) Circuit for controlling display of modulated image in an image display device, and image display method and device
JPS59229779A (ja) 直・並・直形集積メモリ回路
JP2006318315A (ja) 画像処理パイプライン回路
JP3276823B2 (ja) 映像信号処理回路
US7676643B2 (en) Data interface device for accessing memory
EP0451036B1 (en) A document acknowledge system having horizontal/vertical-run length smoothing algorithm circuits and a document region divide circuit
JP2783495B2 (ja) クロック乗せ換え回路
JP2615004B2 (ja) 集積化順次アクセスメモリ回路
JPH06139354A (ja) 高速ヒストグラム生成装置
RU1793450C (ru) Устройство дл селекции элементов контура изображений объектов
KR100250147B1 (ko) 화면 분할 신호 발생기
KR930701780A (ko) 화상처리장치에 있어서의 히스토그램 가산방법 및 그 장치
JPH0636028A (ja) ヒストグラム作成装置
SU1698890A1 (ru) Устройство дл ввода информации
JPH01166269A (ja) 画像メモリ
JPH10161625A (ja) 映像ミュート信号発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051130

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee