KR100244500B1 - 엘오시 패키지 및 그 제조방법 - Google Patents

엘오시 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100244500B1
KR100244500B1 KR1019970055060A KR19970055060A KR100244500B1 KR 100244500 B1 KR100244500 B1 KR 100244500B1 KR 1019970055060 A KR1019970055060 A KR 1019970055060A KR 19970055060 A KR19970055060 A KR 19970055060A KR 100244500 B1 KR100244500 B1 KR 100244500B1
Authority
KR
South Korea
Prior art keywords
silicon chip
lead frame
paste
frame
spacer frame
Prior art date
Application number
KR1019970055060A
Other languages
English (en)
Other versions
KR19990033646A (ko
Inventor
최광성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970055060A priority Critical patent/KR100244500B1/ko
Publication of KR19990033646A publication Critical patent/KR19990033646A/ko
Application granted granted Critical
Publication of KR100244500B1 publication Critical patent/KR100244500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 의한 엘오시 패키지는 실리콘 칩과, 상기 실리콘 칩의 상면에 접착시킨 스페이서 프레임과, 상기 스페이서 프레임위에 도포한 페이스트와, 상기 페이스트위에 접착시킨 리드프레임과, 상기 리드프레임과 실리콘 칩을 전기적으로 연결한 금선과, 상기 금선 및 실리콘 칩을 외부로 노출되지 않도록 몰딩한 봉지재로 구성되어, 리드프레임과 칩사이의 거리를 70 μ m이상 확보할 수 있게 되므로, 실리콘 칩 동작시 리드프레임과 실리콘 칩 위 패턴의 전기적 상호작용을 차단시키므로 오동작을 방지함은 물론 속도가 느려지는 현상을 방지하도록 하였다.

Description

엘오시 패키지 및 그 제조방법
본 발명은 엘오시(LOC) 패키지 및 그 제조방법에 관한 것으로, 특히 기존의 양면 테이프를 대체하여 페이스트를 적용할 때 스페이서 프레임을 사용하여 실리콘 칩과 리드프레임사이의 간격을 넓혀 칩의 전기적 특성을 안정화시키도록 한 엘오시 패키지 및 그 제조방법에 관한 것이다.
종래의 기술에 의한 엘오시(LOC)페이스트를 적용한 패키지는 도 1a 및 도 1b 내지 도 4에 도시한 바와 같이, 비-스테이지(B-Stage) 열가소성 수지 혹은 열경화성 수지로 만들어진 페이스트(4)를 리드프레임(7) 혹은 실리콘 칩(1)에 스크린 프린팅, 혹은 포팅(potting) 방법을 이용하여 도포한 후, 금선(6)을 이용하여 실리콘 칩(1)과 리드프레임(7)을 전기적으로 연결시킨다. 봉지재(8)를 사용하여 몰딩한 후 솔더를 외부에 노출된 리드프레임에 전기도금한 다음 트림(trim)과 포옴(form) 공정을 진행한다. 도면중 미설명 부호 2는 스텐실을 나타내고, 3은 시린지(syringe)를 나타낸다.
그러나, 이러한 종래의 기술에서는 페이스트(4)를 16메가 디램 이상을 탑재하는 엘오시 구조의 패키지에 적용할 경우, 페이스트의 두께가 20∼40 μ m 정도 밖에 되지 않기 때문에 실리콘 칩(1) 동작시 리드프레임(7)과 실리콘 칩(1) 위 패턴의 전기적 상호작용으로 오동작을 일으키며 속도가 느려지는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 고려하여 안출한 것으로, 리드프레임과 칩사이의 거리를 70 μ m이상 확보할 수 있게 되므로, 실리콘 칩 동작시 리드프레임과 실리콘 칩 위 패턴의 전기적 상호작용을 차단시키므로 오동작을 방지함은 물론 속도가 느려지는 현상을 방지하도록 한 엘오시 패키지 및 그 제조방법을 제공함에 있다.
도 1a는 종래의 기술에 의한 스크린 프린팅 동작을 나타내는 단면도.
도 1b는 종래의 기술에 의한 포팅 동작을 나타내는 단면도.
도 2는 종래의 기술에 의한 실리콘 칩을 나타내는 단면도.
도 3은 종래의 기술에 의한 실리콘 칩의 와이어 본딩작업을 나타내는 단면도.
도 4는 종래의 기술에 의한 패키지를 나타내는 단면도.
도 5a는 본 발명에 의한 스핀 코팅동작을 나타내는 사시도.
도 5b는 본 발명에 의한 스크린 프린팅동작을 나타내는 단면도.
도 6은 본 발명에 의한 스페이서 프레임을 형성하는 커팅작업을 나타내는 측면도.
도 7a는 본 발명에 의한 실리콘 칩을 나타내는 단면도.
도 7b는 본 발명에 의한 실리콘 칩을 나타내는 평면도.
도 8은 본 발명에 의한 실리콘 칩 및 리드프레임을 나타내는 단면도.
도 9는 본 발명에 의한 패키지를 나타내는 단면도.
(도면의 주요부분에 대한 부호의 설명)
1 ; 실리콘 칩 4a,4b ; 페이스트
7 ; 리드프레임 8 ; 봉재재
9 ; 스페이서 프레임
이러한, 본 발명의 목적은 실리콘 칩과, 상기 실리콘 칩의 상면에 접착시킨 스페이서 프레임과, 상기 스페이서 프레임위에 도포한 페이스트와, 상기 페이스트위에 접착시킨 리드프레임과, 상기 리드프레임과 실리콘 칩을 전기적으로 연결한 금선과, 상기 금선 및 실리콘 칩을 외부로 노출되지 않도록 몰딩한 봉지재로 구성되는 엘오시 패키지 및 금속판위에 균일한 두께로 페이스트 형태의 접착제를 도포한 후 상기 접착제를 경화시키는 단계와, 상기 금속판을 균일한 두께로 잘라내어 스페이서 프레임을 제작하는 단계와, 상기 스페이서 프레임과 실리콘 칩을 열압착시켜 접착하는 단계와, 리드프레임에 페이스트를 도포한 후 리드프레임과 스페이서 프레임을 열압착시켜 접착하는 단계와, 금선을 이용하여 실리콘 칩과 리드프레임을 전기적으로 연결한 후 봉지재를 사용하여 몰딩하는 단계의 순으로 공정을 진행하는 엘오시 패키지의 제조방법에 의해 달성된다.
이하, 본 발명에 의한 엘오시 패키지 및 그 제조방법을 첨부도면에 도시한 실시예에 따라서 설명한다.
도 5a는 본 발명에 의한 스핀 코팅동작을 나타내는 사시도이고, 도 5b는 본 발명에 의한 스크린 프린팅동작을 나타내는 단면도이며, 도 6은 본 발명에 의한 스페이서 프레임을 형성하는 커팅작업을 나타내는 측면도이고, 도 7a는 본 발명에 의한 실리콘 칩을 나타내는 단면도이며, 도 7b는 본 발명에 의한 실리콘 칩을 나타내는 평면도이고, 도 8은 본 발명에 의한 실리콘 칩 및 리드프레임을 나타내는 단면도이며, 도 9는 본 발명에 의한 패키지를 나타내는 단면도를 각각 보인 것이다.
이에 도시한 바와 같이, 본 발명에 의한 엘오시 패키지는 실리콘 칩(1)과, 상기 실리콘 칩(1)의 상면에 접착시킨 스페이서 프레임(9)과, 상기 스페이서 프레임(9)위에 도포한 페이스트(4b)와, 상기 페이스트(4b)위에 접착시킨 리드프레임(7)과, 상기 리드프레임(7)과 실리콘 칩(1)을 전기적으로 연결한 금선(6)과, 상기 금선(6) 및 실리콘 칩(1)을 외부로 노출되지 않도록 몰딩한 봉지재(8)로 구성된다.
이와 같이 구성되는 패키지의 제조방법은 다음과 같다.
30∼80 μ m 두께의 구리나, 구리합금 혹은 알루미늄이나 알루미늄합금 등의 재질로 만들어진 금속판위에 도 5a의 스핀 코팅 혹은 도 5b의 스크린 프린팅 방법을 이용하여 20∼40 μ m의 균일한 두께로 페이스트 형태의 접착제(4a)를 도포한다. 열경화성 수지로 제작된 페이스트(4a)의 경우 적당한 경화온도에서 경화시켜 30∼50% 정도 경화된 비-스테이지 상태를 만든다. 그런 다음 상기의 금속판을 0.5∼1.2mm 정도의 균일한 두께로 잘라내어 스페이서 프레임(9)을 제작한다. 그런 다음 스페이서 프레임(9)의 접착제가 붙어 있는 면과 실리콘 칩(1)을 열과 압력을 가하여 접착시킨다. 그런 다음, 실리콘 칩(1)위의 스페이서 프레임(9) 위 혹은 리드 프레임(7)에 페이스트(4b)를 스크린 프린팅 공정이나 포팅공정을 사용하여 도포한다. 그런 다음, 리드프레임(7)과 스페이서 프레임(9)을 열과 압력을 가하여 접착시킨다. 이때 접착온도는 스페이서 프레임(9)과 실리콘 칩(1)을 접착시킨 페이스트(4a)의 유동이 일어나지 않을 정도의 온도이다. 그런 다음, 금선(6)을 이용하여 실린콘 칩(1)과 리드 프레임(7)을 전기적으로 연결시킨다. 그런 다음, 봉지재(8)를 이용하여 몰딩한다. 그런 다음, 외부에 노출된 리드프레임에 솔더를 이용하여 전기도금한다. 트림과 폼공정을 진행하여 패키지를 완성한다. 도면중 미설명 부호 10은 커터를 나타낸다.
이상에서 설명한 바와 같이, 본 발명에 의한 엘오시 패키지는 실리콘 칩과, 상기 실리콘 칩의 상면에 접착시킨 스페이서 프레임과, 상기 스페이서 프레임위에 도포한 페이스트와, 상기 페이스트위에 접착시킨 리드프레임과, 상기 리드프레임과 실리콘 칩을 전기적으로 연결한 금선과, 상기 금선 및 실리콘 칩을 외부로 노출되지 않도록 몰딩한 봉지재로 구성되어, 리드프레임과 칩사이의 거리를 70 μ m이상 확보할 수 있게 되므로, 실리콘 칩 동작시 리드프레임과 실리콘 칩 위 패턴의 전기적 상호작용을 차단시키므로 오동작을 방지함은 물론 속도가 느려지는 현상을 방지하도록 한 효과가 있다.

Claims (2)

  1. 실리콘 칩과, 상기 실리콘 칩의 상면에 접착시킨 스페이서 프레임과, 상기 스페이서 프레임위에 도포한 페이스트와, 상기 페이스트위에 접착시킨 리드프레임과, 상기 리드프레임과 실리콘 칩을 전기적으로 연결한 금선과, 상기 금선 및 실리콘 칩을 외부로 노출되지 않도록 몰딩한 봉지재로 구성된 것을 특징으로 하는 엘오시 패키지.
  2. 금속판위에 균일한 두께로 페이스트 형태의 접착제를 도포한 후 상기 접착제를 경화시키는 단계와, 상기 금속판을 균일한 두께로 잘라내어 스페이서 프레임을 제작하는 단계와, 상기 스페이서 프레임과 실리콘 칩을 열압착시켜 접착하는 단계와, 리드프레임에 페이스트를 도포한 후 리드프레임과 스페이서 프레임을 열압착시켜 접착하는 단계와, 금선을 이용하여 실리콘 칩과 리드프레임을 전기적으로 연결한 후 봉지재를 사용하여 몰딩하는 단계의 순으로 공정을 진행함을 특징으로 하는 엘오시 패키지의 제조방법.
KR1019970055060A 1997-10-25 1997-10-25 엘오시 패키지 및 그 제조방법 KR100244500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055060A KR100244500B1 (ko) 1997-10-25 1997-10-25 엘오시 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055060A KR100244500B1 (ko) 1997-10-25 1997-10-25 엘오시 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990033646A KR19990033646A (ko) 1999-05-15
KR100244500B1 true KR100244500B1 (ko) 2000-02-01

Family

ID=19523432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055060A KR100244500B1 (ko) 1997-10-25 1997-10-25 엘오시 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100244500B1 (ko)

Also Published As

Publication number Publication date
KR19990033646A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US6338984B2 (en) Resin-molded semiconductor device, method for manufacturing the same, and leadframe
US6126885A (en) Method for manufacturing resin-molded semiconductor device
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7638879B2 (en) Semiconductor package and fabrication method thereof
US6861734B2 (en) Resin-molded semiconductor device
US6081029A (en) Resin encapsulated semiconductor device having a reduced thickness and improved reliability
US7397113B2 (en) Semiconductor device
JP3461720B2 (ja) 樹脂封止型半導体装置
JP2972096B2 (ja) 樹脂封止型半導体装置
US6110755A (en) Method for manufacturing semiconductor device
US4783428A (en) Method of producing a thermogenetic semiconductor device
JPH0883866A (ja) 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
US7226813B2 (en) Semiconductor package
KR100244500B1 (ko) 엘오시 패키지 및 그 제조방법
US20230170283A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JPH0450749B2 (ko)
JPH0778922A (ja) 樹脂封止型半導体装置
JPH08306824A (ja) 樹脂封止型半導体装置
KR19990000204A (ko) 접착 수단에 의한 반도체 칩의 본딩 패드와 내부 리드와의 연결 방법 및 그를 이용한 loc형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee