KR100242993B1 - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR100242993B1 KR100242993B1 KR1019960066631A KR19960066631A KR100242993B1 KR 100242993 B1 KR100242993 B1 KR 100242993B1 KR 1019960066631 A KR1019960066631 A KR 1019960066631A KR 19960066631 A KR19960066631 A KR 19960066631A KR 100242993 B1 KR100242993 B1 KR 100242993B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- signal
- cas
- ras
- transition
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리에 관한 것으로, 종래의 반도체 메모리는 Y-어드레스버퍼의 출력신호를 가지고 어드레스천이를 검출하였기 때문에 동작속도가 느린 문제점이 있었다. 본 발명은 이러한 종래의 문제점을 해결하기 위해 어드레스신호가 티티엘인터페이스부를 통해 입력되는 RAS계 어드레스 신호를 RAS계 제어신호에 따라 래치하는 X-어드레스버퍼수단과; 상기 어드레스 신호중 CAS계 어드레스신호를 CAS계 제어신호에 따라 래치하는 Y-어드레스버퍼수단과; 상기 RAS계 마지막 신호인 컬럼스타트신호에 의해 인에이블 제어를 받고 상기 입력되는 CAS계 어드레스 신호의 천이상태를 검출하는 어드레스천이검출수단으로 구성한 반도체 메모리를 창안한 것으로, 이와같이 CAS계 어드레스신호가 Y-어드레스버퍼에 래치될 때, 그와 동시에 그 티티엘인터페이스부로 부터 출력되는 CAS계 어드레스 신호를 직접 입력받아 어드레스천이를 검출 하도록 함으로써 TAA의 동작속도를 빠르게 할 수 있는 효과가 있다.
Description
제1도는 종래 반도체 메모리의 개략적인 블럭 구성도.
제2도는 본 발명의 일 실시예시도.
* 도면의 주요부분에 대한 부호의 설명
100 : 티티엘인터페이스부 200 : X-어드레스버퍼
300 : Y-어드레스버퍼 400 : 어드레스천이검출부
본 발명은 반도체 메모리에 관한 것으로, 특히 어드레스가 어드레스 버퍼를 통과하기 이전에 어드레스천이를 검출하도록 하여 어드레스 억세스 시간(tAA) 스피드를 빠르게 한 반도체 메모리에 관한 것이다.
제1도는 종래 반도체 메모리의 개략적인 블럭 구성도로서, 이에 도시한 바와같이 어드레스신호를 입력받는 티티엘(TTL)인터페이스부(100)와; 상기 티티엘인터페이스부(100)를 통해 출력되는 어드레스신호가 RAS(Row Address Strobe)계 어드레스신호이면 이를 RAS계 제어신호에 따라 처리하는 X-어드레스버퍼(200)와; 상기 티티엘인터페이스부(100)를 통해 출력되는 어드레스신호가 CAS(Column Address Strobe)계 어드레스신호이며 이를 CAS계 제어신호에 따라 처리하는 Y-어드레스버퍼(300)와; 상기 Y-어드레스버퍼(300)의 출력신호를 입력받아 어드레스천이를 검출하는 어드레스천이검출부(400)로 구성된다.
이와같이 구성된 종래 반도체 메모리의 동작을 설명하면 다음과 같다.
먼저, 어드레스신호는 티티엘인터페이스(100)를 통해 입력되는데, 이 어드레스신호가 RAS계 신호이면 X-어드레스버퍼(200)에서 RAS계 제어신호에 따라 래치하고, CAS계 신호이면 Y-어드레스버퍼(300)에서 CAS계 제어신호에 따라 래치한다.
이때, 어드레스천이검출부(400)는 상기 Y-어드레스버퍼(300)의 출력신호를 입력받아 어드레스천이를 검출한다.
이상에서 설명한 바와같이 종래의 반도체 메모리는 Y-어드레스버퍼의 출력신호를 가지고 어드레스천이를 검출하였기 때문에 어드레스 억세스 동작속도가 느린 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해, 티티엘인터페이스로 부터 컬럼 어드레스가 Y-어드레스버퍼에 입력되어 래치될때, 그와 동시에 그 입력 컬럼 어드레스로 부터 어드레스 천이를 검출하도록 함으로써 어드레스 억세스 시간의 동작속도를 빠르게 한 반도체 메모리를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 반도체 메모리는 어드레스신호가 티티엘인터페이스부를 통해 입력되면 로우(Row) 어드레스 신호를 RAS계 제어신호에 따라 래치하는 X-어드레스버퍼수단과; 상기 컬럼 어드레스신호를 CAS계 제어신호에 따라 래치하는 Y-어드레스버퍼수단과; RAS계 마지막 신호인 칼럼스타트 신호에 의해 인에이블 제어를 받고 상기 입력되는 컬럼 어드레스신호의 천이상태를 검출하는 어드레스천이검출수단으로 구성한다.
이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명한다
제2도는 본 발명의 일 실시예시도로서, 이에 도시한 바와같이 어드레스신호를 입력받는 티티엘(TTL)인터페이스부(100)와; 상기 티티엘인터페이스(100)를 통해 출력되는 어드레스신호가 RAS계 어드레스신호이면 이를 RAS계 제어신호를 따라 처리하는 X-어드레스버퍼(200)와; 상기 티티엘인터페이스부(100)를 통해 출력되는 어드레스신호가 CAS계 어드레스신호이면 이를 CAS계 제어신호에 따라 처리하는 Y-어드레스버퍼(300)와; 상기 티티엘인터페이스부(100)를 통해 출력되는 어드레스신호를 입력받고 RAS계 마지막 신호인 컬럼 스타트 신호에 의해 인에이블 제어를 받아 CAS계 어드레스신호의 천이를 검출하는 어드레스천이검출부(400)로 구성한다.
이와같이 구성한 본 발명의 일 실시예의 동작을 설명하면 다음과 같다.
먼저, 어드레스신호는 티티엘인터페이스(100)를 통해 입력되는데, 이때 X-어드레스버퍼(200)는 상기 어드레스신호가 RAS계 어드레스신호이면 RAS계 제어신호에 따라 이를 래치한다.
동시에 Y-어드레스버퍼(300)는 상기 어드레스신호가 CAS계 어드레스 신호이면 CAS계 제어신호에 따라 이를 래치한다.
그리고 어드레스천이검출부(400) 또는 상기 CAS계 어드레스신호가 Y-어드레스버퍼(300)에 입력되어 래치될때, 상기 티티엘인터페이스부(100)로 부터 출력되는 그 CAS계 어드레스신호를 직접 인가받아 CAS계 어드레스 신호의 천이를 검출하여 출력한다.
이때, 상기 어드레스천이검출부(400)는 RAS계의 마지막 신호인 컬럼 스타트신호에 의해 인에이블 제어를 받아 CAS계 어드레스신호의 천이를 검출하게 함으로써 필요없는 영역에서 어드레스천이검출 동작이 일어나지 않도록 한다.
이상에서 상세히 설명한 바와같이 본 발명은 티티엘 인터페이스부로 부터 출력되는 CAS계 어드레스신호가 Y-어드레스버퍼에 입력되어 래치될 때, 그와 동시에 그 티티엘인터페이스부로 부터 출력되는 CAS계 어드레스 신호를 직접 입력받아 그 CAS계 어드레스신호의 천이를 검출 하도록 함으로써 어드레스 억세스 시간(TAA)의 동작속도를 빠르게 할 수 있는 효과가 있다.
Claims (1)
- 어드레스신호가 티티엘인터페이스부를 통해 입력되면 상기 어드레스신호중 RAS계 어드레스 신호를 RAS계 제어신호에 따라 래치하는 X-어드레스버퍼수단과; 상기 어드레스 신호중 CAS계 어드레스신호를 CAS계 제어신호에 따라 래치하는 Y-어드레스버퍼수단과; 상기 RAS계 마지막 신호인 컬럼스타트 신호에 의해 인에이블 제어를 받고 상기 입력되는 CAS계 어드레스신호의 천이상태를 검출하는 어드레스천이검출수단으로 구성하여 된 것을 특징으로 하는 반도체 메모리.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066631A KR100242993B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960066631A KR100242993B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048090A KR19980048090A (ko) | 1998-09-15 |
| KR100242993B1 true KR100242993B1 (ko) | 2000-02-01 |
Family
ID=19488386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960066631A KR100242993B1 (ko) | 1996-12-17 | 1996-12-17 | 반도체 메모리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100242993B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309466B1 (ko) * | 1999-05-21 | 2001-09-26 | 김영환 | 메모리의 어드레스천이검출제어장치 |
-
1996
- 1996-12-17 KR KR1019960066631A patent/KR100242993B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980048090A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146530B1 (ko) | 단속제어회로를 구비한 반도체 메모리 장치와 제어방법 | |
| KR960005387Y1 (ko) | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 | |
| JPH04364296A (ja) | 省電力機能を有するメモリおよびメモリの省電力方法 | |
| US4843596A (en) | Semiconductor memory device with address transition detection and timing control | |
| KR950015397A (ko) | 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법 | |
| JP2002230977A (ja) | マルチポートメモリのアービタ装置及び半導体装置 | |
| JPH06187074A (ja) | 電力消費を節減する方法および装置 | |
| KR100242993B1 (ko) | 반도체 메모리 | |
| KR950703784A (ko) | 잡음 감소형 고속 메모리 감지 증폭기(high speed memory sense amplifier with noise reduction) | |
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| KR950006858A (ko) | 반도체 기억회로 | |
| US5479111A (en) | Signal transmitting device in a semiconductor apparatus | |
| KR0172396B1 (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
| KR0146057B1 (ko) | 센스증폭기의 래치장치 | |
| KR100506048B1 (ko) | 동기식 반도체 기억소자의 버퍼 | |
| KR100236719B1 (ko) | 메모리 디바이스 | |
| KR100238863B1 (ko) | 데이타 출력버퍼의 제어회로 | |
| KR930702763A (ko) | 반도체 기억장치 | |
| KR19990086202A (ko) | 메모리 소자 | |
| KR970009763B1 (ko) | 테스트모드 해제 회로 | |
| KR100224794B1 (ko) | 로오 어드레스와 컬럼 어드레스의 노이즈 마진을 테스트 하기 위한 방법 및 그 장치 | |
| JPH05100958A (ja) | 半導体記憶装置 | |
| KR960018904A (ko) | 라이트 인에이블신호 버퍼회로 | |
| KR950025785A (ko) | 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치 | |
| KR970051262A (ko) | 비트라인 클램프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |