KR100241761B1 - 전전자 교환기의 이중화 제어장치 - Google Patents

전전자 교환기의 이중화 제어장치 Download PDF

Info

Publication number
KR100241761B1
KR100241761B1 KR1019970014484A KR19970014484A KR100241761B1 KR 100241761 B1 KR100241761 B1 KR 100241761B1 KR 1019970014484 A KR1019970014484 A KR 1019970014484A KR 19970014484 A KR19970014484 A KR 19970014484A KR 100241761 B1 KR100241761 B1 KR 100241761B1
Authority
KR
South Korea
Prior art keywords
circuit pack
redundancy
circuit
pack
mounting
Prior art date
Application number
KR1019970014484A
Other languages
English (en)
Other versions
KR19980077381A (ko
Inventor
박진수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970014484A priority Critical patent/KR100241761B1/ko
Publication of KR19980077381A publication Critical patent/KR19980077381A/ko
Application granted granted Critical
Publication of KR100241761B1 publication Critical patent/KR100241761B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/08Indicating faults in circuits or apparatus
    • H04M3/12Marking faulty circuits "busy"; Enabling equipment to disengage itself from faulty circuits ; Using redundant circuits; Response of a circuit, apparatus or system to an error
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
전전자 교환기의 이중화 제어장치
2. 발명이 해결하려고 하는 기술적 과제
종래의 이중화 구조를 가진 장치에서 회로팩이 탈장될 때 탈,실장신호핀뿐 아니라 이중화에 관련된 다른 신호핀들도 동시에 회로팩 머더보드로부터 이격되기 때문에 자기회로팩이 탈장을 하면서도 상대방 회로팩과 주고받은 알람 경보핀으로 인하여 상대방 회로팩이 탈장을 하거나 상대방 회로팩이 전원패일(Fail)로써 오동작을 일으킴으로써 수 μsec에서 수십 μsec동안 제1회로팩과 제2회로팩이 듀얼 액티브 또는 듀얼 스탠바이 또는 액티브와 스탠바이가 반복되는 이중화 오동작이 발생되는 문제점을 해결하고자 한 것임.
3. 발명의 해결방법의 요지
이중화 구조를 갖는 회로팩의 탈,실장시 이중화를 제어하는 전전자 교환기의 이중화 제어장치에 있어서, 상기 이중화 구조를 갖는 회로팩의 전면판에 구비되어 회로팩의 탈,실장시탈, 실장되는 회로팩의 탈,실장력에 의해 온/오프되는 토글스위치와; 상기 토글스위치의 온/오프에 따라 회로팩의 탈, 실장에 상응하는 조기경보신호를 발생하고, 제공되는 이중화 완료신호에 따라 상기 회로팩을 리셋시키는 회로팩 리셋부와; 상기 회로팩 리셋부에서 발생되는 조기경보신호에 따라 회로팩의 이중화화를 제어하고, 이중화제어가 완료되면, 이중화 완료신호를 상기 회로팩 리셋부로 제공하는 이중화 제어부로 구성됨에 있다.
4. 발명의 중요한 용도
전전자 교환기의 이중화 장치에 적용되는 것임.

Description

전전자 교환기의 이중화 제어장치
일반적으로, 전전자 교환기의 이중화장치는 일측 회로팩에 이상이 발생된 경우에도 정상적인 신호 처리가 이루어지도록 예비 회로팩을 부가시킨 장치이다.
이러한 이중화 구조를 갖는 종래 전전자 교한기의 이중화 회로팩 구조는 첨부한 도면 제1도와 같다.
이에 도시된 바와 같이, 회로팩 머더 보드(18)에 실장되고 제2회로팩(11)의 탈,실장을 감시하며 제2회로팩(11)의 탈장시 이중화 동작을 구현하는 제1회로팩(10)과, 상기 회로팩 머더보드(18)에 실장되고 제1회로팩(10)의 탈,실장을 감시하며 제1회로팩(10)의 탈장시 이중화 동작을 구현하는 제2회로팩(11)으로 구성되며, 상기에서 제1회로팩(10)은 자신의 탈,실장을 감시하는 자기 탈,실장 감시부(12)와, 상대방 회로팩의 탈,실장을 감시하는 상대방 탈,실장 감시부(14)로 구성되며, 아울러 제2회로팩(11)도 자신의 탈,실장을 감시하는 자기 탈,실장 감시부(13)와, 상대방 회로팩의 탈,실장을 감시하는 상대방 탈,실장 감시부(15)로 구성되었다.
제2도는 종래 전전자 교환기의 이중화 제어장치 블록 구성도로서, 회로팩 머더보드(18)에 실장되는 모든 회로팩의 이상 유무와 탈,실장을 수집하는 알람 수집부(20)와, 상기 알람 수집부(20)에서 얻어지는 회로팩의 탈,실장에 따라 이중화를 제어토록 자기 이중화 신호를 발생하는 이중화 제어부(21)로 구성되었다.
이와 같이 구성된 종래 전전자 교환기의 이중화 제어 동작을 설명하면 다음과 같다.
먼저, 회로팩의 탈,실장 여부는 회로팩 머더보드(18)에 리턴 그라운드를 설치함으로써 탈,실장 상태를 회로팩이 인지하도록 한다.
즉, 제1회로팩(10)은 회로팩 머더보드(18)로부터 리턴 그라운드(16)를 받아들여 로직 레벨값이 “0”이면 실장으로 간주하고, 상기한 로직 레벨값이 “1”이면 탈장으로 간주한다. 아울러 제2회로팩(11)도 리턴 그라운드(17)를 받아들여 로직 레벨값이 “0”이면 실장으로 간주하고, 로직 레벨값이 “1”이면 탈장으로 간주한다. 그리고 회로팩 머더보드(18)는 제1회로팩(10)과 제2회로팩(11)을 수용하며, 제1회로팩(10)과 제2회로팩(11)은 각각 자기 탈,실장 감시부(12)(13)와 상대방 탈,실장 감시부(14)(15)가 회로팩 탈,실장신호를 상호 주고 받음으로써 자기 탈,실장 및 상대방의 탈,실장 상태를 감시하게 된다. 이 신호들은 이중화 수행을 위해, 제2도에 도시된 바와 같이, 알람 수집부(20)에 전달된다.
알람 수집부(20)는 이중 제어를 수행하기 위한 알람신호(탈,실장신호, 전원실패신호, 기능장애신호)를 자기 회로팩 및 상대방 회로팩에 대해서도 수집하여 이중화 제어부(21)에 전달해준다.
이중화 제어부(21)는 알람 수집부(20)에서 수집된 알람상태에 따라 자기회로팩의 이중화 결과가 액티브인지 스탠바이인지를 결정하며, 그 결과치, 즉 액티브 또는 스탠바이 상태를 자기 이중화 신호로써 출력하며, 한 회로팩이 액티브 상태이면 상대방 회로팩은 반드시 스탠바이 상태가 된다.
그러나 상기와 같은 종래의 이중화 구조를 가진 회로팩은 회로팩 머더보드로부터 리턴 그라운드를 받아들여 탈,실장 신호로 사용하므로 회로팩이 회로팩 머더보드로부터 탈장시에 탈,실장 신호핀이 가장 먼저 회로팩 머더보드로부터 이격되어 자기 회로팩이 탈장임을 알려 이중화를 수행해야 되는데, 회로팩이 탈장될 때 탈,실장신호핀뿐 아니라 이중화에 관련된 다른 신호핀들도 동시에 회로팩 머더보드로부터 이격되기 때문에 자기회로팩이 탈장을 하면서도 상대방 회로팩과 주고받은 알람 경보핀으로 인하여 상대방 회로팩이 탈장을 하거나 상대방 회로팩이 전원패일로써 오동작을 일으킴으로써 수 μsec에서 수십 μsec 동안 제1회로팩과 제2회로팩이 듀얼 액티브 또는 듀얼 스탠바이 또는 액티브와 스탠바이가 반복되는 이중화 오동작이 발생되는 문제점이 있었다.
또한, 상기와 같은 이중화 오동작에 의해 이중화 구조를 갖는 회로팩과 인터페이스되는 다른 회로팩 사이의 데이터가 유실되는 문제점도 있었다.
그리고 회로팩 실장시에도 회로팩의 탈,실장 여부는 회로팩 머더보드로부터 리턴 그라운드를 받아들여 로직 레벨이 “0”이 되어야 실장으로 간주되는데, 회로팩이 실장시에 회로팩이 실장되고 다른 신호핀들이 회로팩 머더보드에 완전히 실장되지 않은 수 μsec에서 수십 μsec 동안 제1회로팩과 제2회로팩은 듀얼 액티브, 듀얼 스탠바이, 또는 액티브와 스탠바이가 반복되는 이중 오동작으로 이중화 구조를 갖는 회로팩과 인터페이스되는 회로팩 사이에서 데이터가 혼합되거나 유실되는 결과가 나타나 이중화 구조의 신뢰도가 저하되는 문제점도 있었다.
따라서 본 발명은 상기와 같은 종래 이중화 구조를 갖는 이중화 제어장치의 회로팩 탈,실장시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서, 본 발명의 목적은 이중화 회로팩 전면판에 토글 스위치를 부설하고 회로팩의 탈,실장시 조기 경보를 수행함으로써 시스템이 안정적으로 동작되도록 하여 회로팩의 탈,실장시 이중화 오동작 및 데이터 유실을 방지하도록 한 전전자 교환기의 이중화 제어장치를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 본 발명의 특징은, 이중화 구조를 갖는 회로팩의 탈,실장시 이중화를 제어하는 전전자 교환기의 이중화 제어장치에 있어서, 상기 이중화 구조를 갖는 회로팩의 전면판에 구비되어 회로팩의 탈,실장시 탈, 실장되는 회로팩에 의해 온/오프되는 토글스위치와; 상기 토글스위치의 온/오프에 따라 회로팩의 탈, 실장에 상응하는 조기경보신호를 발생하고, 제공되는 이중화 완료신호에 따라 상기 회로팩을 리셋시키는 회로팩 리셋부와; 상기 회로팩 리셋부에서 발생되는 조기경보신호에 따라 회로팩의 이중화를 제어하고, 이중화제어가 완료되면, 이중화 완료신호를 상기 회로팩 리셋부로 제공하는 이중화 제어부로 구성됨에 있다.
제1도는 종래 전전자 교환기의 이중화 구조를 갖는 회로팩의 구성도.
제2도는 종래 전전자 교환기의 이중화 제어장치 블록 구성도.
제3도는 본 발명에 의한 전전자 교환기의 이중화 구조를 갖는 회로팩의 구성도.
제4도는 본 발명에 의한 전전자 교환기의 이중화 제어장치 블록 구성도.
제5도는 본 발명에 적용되는 토글 스위치의 형태를 나타낸 정면도.
* 도면의 주요부분에 대한 부호의 설명
40,41 : 조기경보 토글스위치 46,47 : 제1 및 제2회로팩
48 : 회로팩 마더보드 51 : 알람수집부
52 : 이중화 제어부 53 : 회로팩 리세트부
이하, 본 발명에 따른 전전자 교환기의 이중화 제어장치에 대하여 첨부한 도면을 참조하여 상세하게 살펴보기로 한다.
제3도는 본 발명에 의한 전전자 교환기의 이중화 구조를 갖는 회로팩의 구성도이고, 제4도는 본 발명에 의한 전전자 교환기의 이중화 제어장치 블록 구성도이며, 제5도는 본 발명에 적용되는 토글 스위치의 형태를 나타낸 정면도로서, 제3도에 도시된 바와 같이 회로팩 머더보드(48)에 이중화를 위해 제1 및 제2회로팩(46)(47)이 구성되며, 각각의 회로팩(46,47)에는 자신의 회로팩(46 또는 47) 탈,실장시 조기 경보를 위한 조기경보 토글 스위치(40)(41)가 각각 구비되어 이루어진다. 여기서, 조기경보 토글스위치(40,41)는 제5도에 도시된 바와 같은 일반적인 토글 스위치의 형태를 갖는다.
또한, 본 발명에 의한 전전자 교환기의 이중화 제어장치는 제4도에 도시된 바와 같이 그 구성은, 이중화 구조를 가진 회로팩의 전면판에 구비되어 회로팩의 탈 실장시 탈,실장되는 회로팩의 탈, 실장력에 의해 온/오프(On/Off)되는 조기경보 토글스위치(40,41)와, 상기 조기경보 토글스위치(40,41)의 온/오프스위칭신호에 따라 회로팩의 탈,실장에 상응하는 조기경보신호를 발생하고, 제공되는 이중화 완료신호에 따라 상기 회로팩을 리셋시키는 회로팩 리셋부(53)와, 상기 회로팩 리세트부(53)에서 발생되는 조기 경보신호와 알람 수집부(51)에서 수집된 알람신호에 따라 자기 이중화를 제어하고 이중화가 완료되면 이중화 완료신호를 상기 회로팩 리세트부(53)로 전달해주는 이중화 제어부(52)와, 회로팩 머더보드에 구비된 각각의 회로팩으로부터 얻어지는 알람 신호를 수집하여 상기 이중화 제어부(52)로 전달해주는 알람 수집부(51)로 구성되었다.
이와 같이 구성된 본 발명에 의한 전전자 교환기의 이중화 제어장치의 작용을 첨부한 도면 제3도 내지 제5도에 의거 상세히 설명하면 다음과 같다.
먼저, 회로팩 전면부(30)에 제5도에 도시된 바와 같은 형태를 갖는 조기경보 토글스위치(40,41)를 설치하고, 이 조기경보 토글스위치(40,41)가 온(ON)이면 회로팩의 실장으로 간주하고, 오프(OFF)이면 탈장으로 간주한다. 즉, 회로팩이 실장되면, 실장된 회로팩의 실장력(力)에 의해 조기경보 토글스위치(40,41)는 온되고, 회로팩이 탈장되면, 탈장된 회로팩의 탈장력(力)에 의해 조기경보 토글스위치(40,41)는 오프되는 것이다.
한편, 제3도에서 처럼 회로팩 머더보드(48)는 제1회로팩(46)과 제2회로팩(47)을 수용하며, 이중화를 위해 제1회로팩(46)과 제2회로팩(47)에는 각각 자기 조기경보신호 감지부(42)(43)와 상대방 조기경보신호 감지부(44)(45)를 구비하여 조기경보 신호를 상호 주고 받는다.
만약, 어느 회로팩(46,47)이 탈장하려면, 탈장되려는 회로팩(46 또는 47)의 탈장력에 의해 회로팩 전면판에 설치된 조기경보 토글스위치(41,42)는 오프된다. 따라서, 회로팩 리세트부(53)는 조기경보 토글스위치(40,41)의 오프상태를 감지하여 즉, 토글스위치(40,41)가 오프됨에 따라 어떠한 신호도 회로팩 리셋부(53)로 출력되지 않기 때문에 이를 감지하여 회로팩(46,47)의 탈장상태에 상응하는 조기경보신호를 발생하여 이중화 제어부(52)로 전달한다.
따라서, 이중화 제어부(52)는 회로팩 리셋부(53)에서 출력되는 조기경보신호에 따라 자기 이중화신호를 발생하여 회로팩(46,47)의 이중화를 수행하고, 이중화가 완료되면 상기 회로팩 리세트부(53)로 이중화 완료신호를 전달해 준다.
이에 따라 회로팩 리세트부(53)는 해당 회로팩(46,47)에 조기경보 리세트신호를 전달함으로써 해당 회로팩(46 또는 47)이 리세트되도록 한다. 이로써 회로팩(46 또는 47) 탈장시 이중화 동작 오류를 방지하고 인터페이스 회로팩(46,47) 사이의 데이터 유실을 방지한다.
회로팩(46 또는 47) 실장되려는 상태에서는 조기경보 토글스위치(40,41)가 오프상태에서 실장되므로 실장되는 회로팩의 조기경보 토글스위치(40,41)의 출력도 오프상태이다. 따라서 회로팩 리세트부(53)는 이 오프상태를 받아들여 조기경보신호를 이중화 제어부(52)로 전달하고, 이중화 제어부(52)는 그 조기경보신호에 따라 자기 이중화 신호를 발생하여 이중화를 수행하게 되며, 이중화가 완료되면 상기 회로팩 리세트부(53)로 이중화 완료신호를 전달해준다.
그러면 회로팩 리세트부(53)는 그 이중화 완료신호를 받으면 해당 회로팩(46,47)의 조기경보 리세트신호를 발생하여 해당 회로팩이 리세트상태에 있도록 한다.
이후 회로팩(46,47)이 완전히 실장되면, 조기경보 토글스위치(40,41)는 실장되는 회로팩(46,47)이 실장력에 의해 오프상태에서 온상태로 스위칭되어 회로팩(46,47)이 실장되었음을 알리는 스위칭신호를 회로팩 리셋부(53)로 제공한다. 따라서, 회로팩 리세트부(53)는 제공되는 스위칭신호에 따라 조기경보신호를 발생하여 이중화 제어부(52)로 전달한다. 회로팩(46 또는 47) 실장에 상응하는 조기경보신호가 전달되면, 이중화 제어부(52)는 자기 이중화 신호를 발생하여 이중화를 수행하고, 이중화가 완료되면 이중화 완료신호에 따라 회로팩 리세트부(53)는 조기경보 리세트신호를 해당 회로팩에 가하여 리세트상태를 해제한다.
탈,실장 이외의 회로팩 알람 상태는 알람 수집부(51)를 통하여 이중화 제어부(52)에 입력되어 이중화를 수행하고, 탈,실장인 경우는 회로팩 리세트부(53)를 통하여 조기경보신호에 의하여 이중화를 수행한다.
이중화 제어부(52)는 이중화 수행을 위해 조기경보신호가 알람상태인지를 검색하여 알람 상태이면 자기의 회로팩을 스탠바이시키고, 자기 이중화 신호가 스탠바이가 되도록 하면서 상대방 회로팩은 상대방의 조기경보신호 및 상대방 이중화 신호를 받아들여 이중화를 수행하고 액티브 상태에 있게 된다.
조기경보신호가 정상상태이면 알람 수집부를 통하여 알람을 수집하여 이중화 제어부(52)에 입력되어 이중화를 수행하며, 회로팩 하나는 액티브 상태에 있고 다른 회로팩은 스탠바이 상태에 있게 되는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 이중화 구조로된 회로팩의 전면부에 조기경보 토글스위치를 설치하여 탈장시 이 스위치를 오프한후 탈장시키고, 실장시는 이 스위치를 오프된 상태로 실장한 후, 완전히 실장된 후 스위치를 온(ON)함으로써 조기경보신호를 발생하여 이중화를 수행하고, 탈,실장시 회로팩이 불안정한 상태에서는 회로팩이 리세트상태에 있도록 함으로써 탈,실장시 이중화 오류의 방지 및 인터페이스 회로팩 사이의 데이터 유실을 미연에 방지할 수 있는 효과가 있다.
본 발명은 전전자 교환기의 이중화 제어에 관한 것으로, 특히 이중화 회로팩 전면판에 토글 스위치를 부설하고 회로팩의 탈,실장시 조기 경보를 수행하므로써 시스템이 안정적으로 동작되도록 하여 회로팩의 탈,실장시 이중화 오동작 및 데이터 유실을 방지하도록 한 전전자 교환기의 이중화 제어장치에 관한 것이다.

Claims (1)

  1. 이중화 구조를 갖는 회로팩의 탈,실장시 이중화를 제어하는 전전자 교환기의 이중화 제어장치에 있어서, 상기 이중화 구조를 갖는 회로팩의 전면판에 구비되어 회로팩의 탈,실장시 탈, 실장되는 회로팩의 탈,실장력에 의해 온/오프되는 토글스위치와; 상기 토글스위치의 온/오프에 따라 회로팩의 탈, 실장에 상응하는 조기경보신호를 발생하고, 제공되는 이중화 완료신호에 따라 상기 회로팩을 리셋시키는 회로팩 리셋부와; 상기 회로팩 리셋부에서 발생되는 조기경보신호에 따라 회로팩의 이중화를 제어하고, 이중화제어가 완료되면, 이중화 완료신호를 상기 회로팩 리셋부로 제공하는 이중화 제어부로 구성됨을 특징으로 하는 전전자 교환기의 이중화 제어장치.
KR1019970014484A 1997-04-18 1997-04-18 전전자 교환기의 이중화 제어장치 KR100241761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014484A KR100241761B1 (ko) 1997-04-18 1997-04-18 전전자 교환기의 이중화 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014484A KR100241761B1 (ko) 1997-04-18 1997-04-18 전전자 교환기의 이중화 제어장치

Publications (2)

Publication Number Publication Date
KR19980077381A KR19980077381A (ko) 1998-11-16
KR100241761B1 true KR100241761B1 (ko) 2000-02-01

Family

ID=19503247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014484A KR100241761B1 (ko) 1997-04-18 1997-04-18 전전자 교환기의 이중화 제어장치

Country Status (1)

Country Link
KR (1) KR100241761B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407134B1 (ko) * 1999-12-16 2003-11-28 엘지전자 주식회사 제어 유니트 실장 및 탈장시 오류정보 쓰기 방지장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407134B1 (ko) * 1999-12-16 2003-11-28 엘지전자 주식회사 제어 유니트 실장 및 탈장시 오류정보 쓰기 방지장치

Also Published As

Publication number Publication date
KR19980077381A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US5579491A (en) Local proactive hot swap request/acknowledge system
JPH02139610A (ja) 活性着脱方式
KR100241761B1 (ko) 전전자 교환기의 이중화 제어장치
US6801973B2 (en) Hot swap circuit module
KR0182687B1 (ko) 보드탈장에 의한 이중화 제어장치
JP2000267948A (ja) 電子機器及び電子機器の制御方法並びに電子機器の制御用ソフトウェアを記録した記録媒体
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
JP2851502B2 (ja) プログラマブル・コントローラ
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
JP2856633B2 (ja) 冗長装置
JPH0312722A (ja) 分散処理システム
JP3110125B2 (ja) 活線挿抜制御方式
JP2006020465A (ja) 電源故障検出装置および電子回路
JP2706027B2 (ja) プログラマブルコントローラ
JP2001154762A (ja) アダプタボード
JPS63191434A (ja) クロツク回路
CN113886307A (zh) Bmc模块、服务器主板、bmc模块的热维护方法及***
JPH1049450A (ja) 遠隔監視システムの異常時の復旧方式
JPH11243449A (ja) 回線切替装置
JP2000181586A (ja) 電子装置及びその活線挿抜制御方法
JPH1069445A (ja) 遠隔監視システムの異常時の復旧方式
KR20040072746A (ko) 이중화 보드와 전압 강하 감지를 이용한 이중화 보드 상태전환 방법
JPH0884184A (ja) 二重化通信システムの切替制御回路
JPS62252244A (ja) 回線切替え装置の回路分割方式
JPH06180655A (ja) 回路装置の活栓挿抜方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee