KR100231841B1 - 비지에이 반도체 패키지 - Google Patents

비지에이 반도체 패키지 Download PDF

Info

Publication number
KR100231841B1
KR100231841B1 KR1019970039208A KR19970039208A KR100231841B1 KR 100231841 B1 KR100231841 B1 KR 100231841B1 KR 1019970039208 A KR1019970039208 A KR 1019970039208A KR 19970039208 A KR19970039208 A KR 19970039208A KR 100231841 B1 KR100231841 B1 KR 100231841B1
Authority
KR
South Korea
Prior art keywords
conductive ink
lead frame
semiconductor package
leads
semiconductor chip
Prior art date
Application number
KR1019970039208A
Other languages
English (en)
Other versions
KR19990016613A (ko
Inventor
김용연
류재철
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970039208A priority Critical patent/KR100231841B1/ko
Publication of KR19990016613A publication Critical patent/KR19990016613A/ko
Application granted granted Critical
Publication of KR100231841B1 publication Critical patent/KR100231841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

비지에이(BGA; ball grid array) 반도체 패키지에 관하여 개시한다. 이 반도체 패키지는, 그 패드부에 반도체칩을 탑재하고, 상기 반도체칩과 와이어본딩에 의해 연결된 다수개의 리드를 구비한 금속재질의 리드프레임과, 상기 복수개 리드의 일측면에 각각 접촉설치되는 복수개의 전도성잉크와, 상기 리드프레임과 반도체칩을 감싸 보호하고, 그 일측으로 상기 전도성잉크의 일부가 노출되는 패키지와, 상기 각 전도성잉크의 노출부에 접촉되고 외부기판의 단자와 전기적으로 연결되는 복수개의 솔더볼을 구비한다. 이와 같은 비지에이 반도체 패키지는 리드프레임의 재료로서 값싼 금속 소재를 사용하므로 원소재 비용이 절감되고, 양호한 전기 전도성과 열전도성을 지니게 되어, 변형의 근원이 되는 열을 효과적을 차단할 수 있을 뿐만 아니라, 제조공정이 단순하고 전체 두께 조절이 용이하며 수율이 향상된다는 이점이 있다.

Description

비지에이 반도체 패키지
본 발명은 비지에이(BGA; ball grid array) 반도체 패키지에 관한 것으로서, 상세하게는 볼을 사용하여 반도체 패키지를 외부기판에 직접 실장하도록 된 비지에이 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지는 기억소자인 반도체칩을 리드프레임(lead frame)에 의하여 지지하고 이를 타부품(외부기판)에 장착하여, 반도체 칩과 외부기판을 연결하는 기능을 한다. 이러한 반도체 패키지는 반도체 칩과, 상기 반도체 칩과 회로기판의 연결통로로 작용하는 리드를 가지는 리드프레임과, 상기 리드와 반도체칩을 연결하는 본딩와이어(bonding wire)와, 상기 반도체칩, 리드프레임, 본딩와이어를 감싸 보호하는 패키지(package)를 구비하여 이루어진다.
상기와 같은 반도체 패키지는 그 구조나 기능에 따라 칩온보드(chop on board) 패키지, 리드온칩(lead on chop) 패키지, 비지에이패키지(BGA; ball grid array) 등 여러 가지로 구분된다. 특히 비지에이 반도체 패키지는 리드프레임의 리드와 외부기판의 연결단자 사이에 솔더볼(solder ball)을 개재시켜서, 반도체 패키지내의 칩과 외부기판이 서로 전기적으로 연결되도록 하는 구성을 취하고 있다.
종래의 비지에이 반도체 패키지에 사용되는 리드프레임은 미츠비시 가스 케이컬의 비티수지(BT-resin)를 사용하여 만들어졌다. 이 경우에 인쇄회로기판 에칭방법을 사용하여 만들어지는 박판형 기판과 동일하게 리드프레임이 제조되어 이를 적층하여 사용하게 되고, 리드프레임에서의 입출력 단자의 연결은 기판 내부에 통공을 가공하여 상하를 통전시켜 연결한다.
또한 최근에 개발된 리드프레임형 비지에이 패키지로는 푸치추(Fujitsu)의 리드프레임형 미세피치(fine pitch) 비지에이 반도체 패키지가 있는데, 이는 리드프레임의 상부와 하부를 차례로 반에칭(half etching)하여 단자를 제작하는 방법을 사용한다.
그리고 아남전자에서 제안된 리드프레임형 비지에이는, 스탬핑(stamping)과 반에칭기술을 적용하여 입출력 단자를 제조하는 것을 특징으로 하고 있다.
이와 같은 종래의 고분자 수지를 이용한 비지에이 반도체 패키지는. 고가의 비티 수지를 사용하기 때문에 가격 경쟁률이 떨어지며, 전기적 열적 안정성이 결여되어 있으므로, 칩 및 주변기기로부터 발생된 열에 의하여 휨, 갈라짐(delamination), 크랙(crack) 등의 변형에 취약할 뿐만 아니라, 공정이 복잡하다는 문제점이 있다.
그리고 금속재를 이용한 푸지추의 리드프레임형 비지에이 반도체 패키지는, 에칭 제작시 두꺼운 소재를 사용하여 반에칭하게 되므로 미세 피치 제작에 어려움이 발생한다.
또한 아남전자의 리드프레임형 비지에이 반도체 패키지는, 미세한 리드를 2-3번씩 코이닝(coining)함으로써, 리드의 변형이 쉽고 치수 안정성이 떨어져 제작에 어려움이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 금속재의 리드프레임에 전도성 잉크를 도포하여 볼과 통전되도록 한 비지에이 반도체 패키지를 제공하는 것을 그 목적으로 한다.
도 1은 본 발명에 따른 비지에이 반도체 패키지의 일 실시예에 대한 개략적 단면도,
도 2는 도 1의 반도체 패키지의 리드프레임에 대한 평면도,
도 3은 도 1의 반도체 패키지의 솔더볼이 배열된 상태를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10...반도체 칩 12...본딩와이어
14...전도성 잉크 16..접착 테이프
18...솔더볼 20...리드프레임
21...패드 22...리드
30...패키지 100...외부기판
상기와 같은 목적을 달성하기 위한 본 발명의 비지에이 반도체 패키지는, 그 패드부에 반도체칩을 탑재하고, 상기 반도체칩과 와이어본딩에 의해 연결된 다수개의 리드를 구비한 금속재질의 리드프레임과, 상기 복수개 리드의 일측면에 각각 접촉설치되는 복수개의 전도성잉크와, 상기 리드프레임과 반도체칩을 감싸 보호하고, 그 일측으로 상기 전도성잉크의 일부가 노출되는 패키지와, 상기 각 전도성잉크의 노출부에 접촉되고 외부기판의 단자와 전기적으로 연결되는 복수개의 솔더볼을 구비하여 된 것을 특징으로 한다.
그리고 상기 리드프레임의 재질은, 구리와 구리합금과 니켈-철 합금 중에서 선택된 어느 하나인 것이 바람직하다.
상기 전도성잉크의 재질은, 구리와 은과 금과 파라듐과 로듐 중에서 선택된 어는 하나인 것이 바람직하다.
상기 전도성잉크는 구모양으로 형성되고, 전도성잉크의 접촉부가 편평하게 다듬질된 것이 바람직하다.
상기 각 리드에 대응하는 솔더볼은 인접하는 리드에 대응하는 솔더볼과 접촉되지 않도록 그 접촉위치가 서로 교차되는 것이 바람직하다.
이하에서 첨부된 도면을 참조하면서, 본 발명에 따른 비지에이 반도체 패키지의 바람직한 실시예를 상세히 설명한다.
도 1은 본 실시예의 비지에이 반도체 패키지의 개략적 단면도이고, 도 2는 도 1의 반도체 패키지의 리드프레임에 대한 평면도이다.
도시된 바와 같이 본 실시예의 비지에이 반도체 패키지는, 반도체 칩(10)과, 상기 반도체칩을 지지하는 패드(21)와 상기 반도체 칩(10)과 외부기판(100)의 연결통로로 작용하는 리드(22)를 구비하는 리드프레임(20)과, 상기 리드(22)와 반도체칩(10)을 연결하는 본딩와이어(12)와, 상기 반도체칩(10), 리드프레임(20)을 감싸 보호하는 패키지(30)와, 상기 리드(22)의 하측면에 도포된 전도성잉크(14)와, 상기 전도성잉크(14)와 외부기판(100)을 연결시키는 솔더볼(18)을 구비하여 이루어진다.
도 2에 도시된 바와 같이, 상기 리드프레임(20)은 그 중앙부에 형성된 패드부(21)와, 상기 패드부(21)로부터 방사선방향으로 연장된 복수개가 리드(22)를 구비한다. 그리고 상기 패드부(21)에 반도체칩(10)을 탑재되고, 상기 반도체칩(10)과 각 리드(22)는 본딩와이어(12)에 의해 전기적으로 연결된다. 또한 상기 리드프레임(20)의 리드형성부에 접착테이프(16)가 부착되는데, 이 접착테이프(16)는 리드(22)의 강도를 향상시켜서 각 리드(22) 사이의 간격이 일정하게 유지되도록 한다.
그리고 상기 리드프레임(20)은 금속재료로 만들어진다. 이러한 리드프레임(20)은 화학적인 방법으로 식각법을 이용하여 만들거나. 기계적 방법인 스템핑 가공으로 만들어진다. 특히 리드프레임의 재질이 구리 또는 구리합금 또는 니켈-철 합금인 것이 바람직하다.
상기 전도성잉크(14)는 복수개 리드(22)의 일측면(외부기판(100)을 향하는 면)에 각각 접촉 설치된다. 따라서 상기 전도성잉크(14)의 갯수는 리드(22)의 갯수와 동일하다. 상기 전도성잉크(14)를 리드면에 도포하기 위해서는, 실크스크린 프린팅(silk screen printing)법, 메탈 마스크(metal mask)를 이용한 도포법, 분사(injection) 및 투여(dispension)법을 이용한 도포법, 점묘(dotting0법에 의한 도포법 등을 사용한다. 상기 전도성잉크(14)는 도포시에는 구모양이지만. 상기 리드(22) 및 솔더볼(18)과 접촉되는 부분이 편평하게 다듬질 가공되므로, 실질적으로 사각형의 형상을 가진다.
또한 상기 전도성잉크(14)의 재질은 전도성이 있는 금속 재질이면 충분하지만, 특히 구리(Cu) 또는 은(Ag) 또는 금(Au) 또는 파라듐(Pd; Palladium) 또는 로듐(Rd; Rhodium)과 같은 금속 또는 상기에서 열거한 금속재료의 함금을 사용하는 것이 바람직하다.
상기 패키지(30)는 리드프레임(20)과 반도체칩(10)을 감싸 보호하도록, 전면을 몰딩수지로 몰딩하여 형성된다. 상기 리드프레임(20)과 반도체칩(10)은 몰딩수지 내부로 잠기고, 패키지(30)의 외부기판(100)을 향하는 측면(30a)으로 전도성잉크(14)의 일부가 노출되도록 한다. 따라서 패키지 몰딩공정에서 전도성잉크(14)의 전부가 몰딩수지 내부로 삽입된 경우에는, 패키지 측면(30a)을 다듬질하여 전도성잉크(14)의 하부가 패키지(30) 외부로 노출되도록 하여야 한다.
상기 각 전도성잉크(14)의 노출부에 솔더볼(18)이 각각 접촉설치되고, 상기 각 솔더볼(18)은 외부기판(100)의 단자와 전기적으로 연결된다. 따라서 상기 솔더볼(18)의 갯수와 리드(22)의 갯수 및 전도성 잉크(14)의 갯수가 동일하다. 이 솔더볼(18)은 반도체 칩(10)과 와아어본딩된 리드(22)들과 전도성잉크(14)를 통해 전기도통되므로, 외부기기(100)의 접속단자와 연결되어 전기적신호를 주고 받는 전달자 기능을 한다. 그리고 도 3에서 보는 바와 같이, 각 리드(22) 및 전도성잉크(14)에 대응하는 솔더볼(18)은 인접하는 리드(22) 및 전도성잉크(14)에 대응하는 솔더볼(18)과 접촉되지 않도록, 그 장착위치가 서로 교차되게 형성되므로, 작은 면적에 많은 수의 단자가 실장될 수 있다.
상기와 같은 구성을 구비한 비지에이 반도체 패키지는, 외부기기(100)의 전기적 신호가 솔더볼(18)을 통해 전도성잉크(14)를 지나게 되고 리드(22)를 따라 반도체 칩(10)으로 전해지고, 반도체 칩(10)으로부터 나온 전기적 신호는 그 역으로 외부기기(100)의 접속단자에 전해진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구 범위의 기술적 사상에 의해 정해져야만 할 것이다.
이상의 설명에서와 같이 본 발명에 따른 비지에이 반도체 패키지는 다음과 같은 이점을 가진다.
첫째, 리드프레임의 재료로서 값비싼 고분자 수지를 사용하는 대신에 값싼 금속 소재를 사용하므로 원소재 비용이 절감되어, 제작단가를 줄일 수 있다.
둘째, 종래의 박리형 리드프레임은 칩 및 주변기기로부터 발생된 열에 의하여 휨, 갈라짐, 크랙 등의 변형에 취약하나, 본 발명의 경우 리드프레임이 금속소재이므로 양호한 전기 전도성과 열전도성을 지니게 되어, 변형의 근원이 되는 열을 효과적을 차단할 수 있다.
셋째, 종래의 박리형 리드프레임의 경우에 제조공정이 많아 제작 단가가 높고, 수율저하, 적층 두께 조절, 솔더 마스크 크랙 등 제조에 어려움이 있으나, 본 발명의 경우 금속을 이용하여 제작하므로, 제조공정이 단순하고 전체 두께 조절이 용이하며 수율이 향상된다.

Claims (7)

  1. 그 패드부에 반도체칩을 탑재하고, 상기 반도체칩과 와이어본딩에 의해 연결된 다수개의 리드를 구비한 금속재질의 리드프레임과,
    상기 복수개 리드의 일측면에 각각 접촉설치되는 복수개의 전도성잉크와,
    상기 리드프레임과 반도체칩을 감싸 보호하고, 그 일측으로 상기 전도성잉크의 일부가 노출되는 패키지와,
    상기 각 전도성잉크의 노출부에 접촉되고 외부기판의 단자와 전기적으로 연결되는 복수개의 솔더볼을 구비하여 된 것을 특징으로 하는 비지에이 반도체 패키지.
  2. 제 1항에 있어서,
    상기 리드프레임의 재질은, 구리와 구리합금과 니켈-철 합금 중에서 선택된 어느 하나인 것을 특징으로 하는 비지에이 반도체 패키지.
  3. 제 1항에 있어서,
    상기 전도성잉크의 재질은, 구리와 은과 금과 파라듐과 로듐 중에서 선택된 어는 하나인 것을 특징으로 하는 비지에이 반도체 패키지.
  4. 제 1항에 있어서,
    상기 전도성잉크의 재질은, 구리와 은과 금과 파라듐과 로듐 중에서 선택된 어는 하나의 합금인 것을 특징으로 하는 비지에이 반도체 패키지.
  5. 제 1항에 있어서,
    상기 전도성잉크는 구모양으로 형성되고, 전도성잉크의 접촉부가 편평하게 다듬질된 것을 특징으로 하는 비지에이 반도체 패키지.
  6. 제 1항에 있어서,
    상기 각 리드에 대응하는 솔더볼은 인접하는 리드에 대응하는 솔더볼과 접촉되지 않도록 그 접촉위치가 서로 교차되는 것을 특징으로 하는 비지에이 반도체 패키지.
  7. 제 1항에 있어서,
    상기 리드프레임의 리드 사이의 간격을 유지시키는 접착테이프가 더 구비된 것을 특징으로 하는 비지에이 반도체 패키지.
KR1019970039208A 1997-08-18 1997-08-18 비지에이 반도체 패키지 KR100231841B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039208A KR100231841B1 (ko) 1997-08-18 1997-08-18 비지에이 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039208A KR100231841B1 (ko) 1997-08-18 1997-08-18 비지에이 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19990016613A KR19990016613A (ko) 1999-03-15
KR100231841B1 true KR100231841B1 (ko) 1999-12-01

Family

ID=19517704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039208A KR100231841B1 (ko) 1997-08-18 1997-08-18 비지에이 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100231841B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018381A (ko) * 1999-08-19 2001-03-05 마이클 디. 오브라이언 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지

Also Published As

Publication number Publication date
KR19990016613A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5530282A (en) Semiconductor device having a multilayer interconnection structure
US6383838B2 (en) Substrateless chip scale package and method of making same
KR20050022336A (ko) 반도체장치
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3478139B2 (ja) リードフレームの製造方法
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100231841B1 (ko) 비지에이 반도체 패키지
EP0436126A2 (en) Resin-encapsulated semiconductor device
KR100186759B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR960002496B1 (ko) 반도체 패키지
KR100243375B1 (ko) 비지에이 반도체 패키지와 그 제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100215119B1 (ko) 알루미늄 박판을 이용한 csp 패키지 제조방법
KR100218636B1 (ko) 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR100760953B1 (ko) 방열판을 구비한 비지에이 반도체 패키지
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR200172710Y1 (ko) 칩 크기의 패키지
KR100385087B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
KR100237566B1 (ko) 반도체 박형 패키지
JPH05326814A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee