KR100228787B1 - Fabricating method of spacer of field emission device - Google Patents

Abstract

본 발명은 FED에 스페이서를 형성하는 신규한 방법을 개시한다.The present invention discloses a novel method of forming spacers in an FED.

종래 방법은 에미터상에 충전층을 충전한 뒤 절연층을 형성하여 사진식각법에 의해 스페이서를 형성하고 충전층을 제거하는 방법이었는바, 그 공정이 복잡하고 식각용액에 의한 오염과 잔류충전층에 의한 에미터 기능 저하등의 문제가 있었다.The conventional method was to fill a filling layer on an emitter, form an insulating layer to form a spacer by photolithography, and to remove the filling layer. The process is complicated, and the contamination of the etching solution and the residual filling layer There was a problem such as emitter function degradation.

본 발명에서는 홀더의 배열면상에 스페이서를 살포 또는 인쇄한 뒤 기판을 덮어 기판의 스페이서 형성면에 접합시키도록 함으로써 이러한 종래의 문제를 해결하였으며, 특히 스페이서의 접합은 홀더를 도전성 금속으로 구성하여 양극접합법에 의해 수행된다.In the present invention, the conventional problem has been solved by spraying or printing a spacer on the arrangement surface of the holder and then covering the substrate to bond the spacer to the spacer formation surface of the substrate. Is performed by.

Description

전계방출소자의 스페이서 형성방법Spacer Formation Method of Field Emission Device

제1도는 일반적인 FED의 구성을 보이는 개략 단면도.1 is a schematic cross-sectional view showing the configuration of a general FED.

제2도는 종래의 스페이서 형성방법을 보이는 순차적 단면도들.Figure 2 is a sequential cross-sectional view showing a conventional spacer forming method.

제3도는 본 발명 방법의 구성을 보이는 분해 사시도.3 is an exploded perspective view showing the configuration of the method of the present invention.

제4도는 본 발명에 사용될 스페이서의 형태를 보이는 FED의 평면도.4 is a plan view of a FED showing the shape of a spacer to be used in the present invention.

제5도는 본 발명의 스페이서 접합과정을 보이는 블록단면도이다.5 is a block sectional view showing a spacer bonding process of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

P : P1, P2 : 기판 1 : 홀더(holder)P: P1, P2: Substrate 1: Holder

1a : 배열면 2, 2' : 스페이서(spacer)1a: Array surface 2, 2 ': Spacer

3 : 인입홈(recess)3: Recess Home

본 발명은 전계방출소자(FED: Field Emission Device)의 제조에 관한 것으로, 특히 그 스페이서(spacer)를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of field emission devices (FEDs), and more particularly to a method of forming the spacers.

FED는 브라운관의 평판화 연구과정에서 출현하게 된 평판표시소자로서, 제1도에 도시된 바와 같이, 상, 하부기판(P1, P2)에 서로 교차대향하는 아노드(anode; A)와 캐소드(cathode; K)를 배열하고, 캐소드(K)에는 첨예부(sharp edge)를 가지는 에미터(emitter; E)를 설치하여 게이트(gate; G)로 전계형성을 제어하도록 된 구성이다. 아노드(A)상에는 형광체(F)가 형성되어 형성된 전계에 의해 여기되어 발광됨으로써 화상을 표시한다.FED is a flat panel display device that emerged during the planarization research of the CRT. As shown in FIG. 1, the anode and the cathode (A) and the cathode (A) cross each other on the upper and lower substrates P1 and P2 are shown. The cathode K is arranged, and the cathode K is provided with an emitter E having a sharp edge to control the electric field formation by the gate G. Phosphor F is formed on the anode A and is excited by the electric field formed to emit light to display an image.

여기서 상부기판(P1)과 하부기판(P2)간의 셀갭(cell gap)은 100~200㎛ 정도가 되는데, 이 셀갭은 스페이서(spacer; S)가 유지해 주게 된다. 단면에서 보면 이 스페이서(S)는 플라즈마 표시소자의 격벽(barrier)과 일견 유사해 보이나, FED에 있어서 화소간의 구획은 게이트(G)의 어퍼츄어(aperture; 0)에 의해 이루어지며, 전계방출효과의 증대를 위해 각 화소의 어퍼츄어(0)에는 각각 다수의 에미터(E)가 배열되는 것이 일반적이다.Here, the cell gap between the upper substrate P1 and the lower substrate P2 is about 100 μm to 200 μm, and the cell gap is maintained by the spacer S. In cross section, the spacer S looks similar to the barrier of the plasma display element, but in the FED, the division between the pixels is made by the aperture 0 of the gate G, and the field emission effect is achieved. In general, a plurality of emitters E are arranged in the aperture 0 of each pixel in order to increase.

스페이서(S)는 일반적으로 폴리이미드(poly imide)나 산화물 또는 질화물등의 유전성 페이스트를 사진식각하거나 선별적 증착함으로써 구성된다.The spacer S is generally configured by photolithography or selective deposition of a dielectric paste such as polyimide, oxide or nitride.

제2도는 미국특허 제5,205,70호나 제5,232,549호 등에 개시된 가장 일반적인 사진식각에 의한 FED의 스페이서 형성방법을 도시하고 있는데, 먼저 제2(a)도와 같이 게이트(G)의 어퍼츄어(O) 내부의 에미터(E)등의 상부를 폴리이미드등의 충전층(L)으로 막고 그 상부에 절연층(D)을 균일하게 형성한다.FIG. 2 illustrates a method of forming a spacer of a FED by the most common photolithography disclosed in US Pat. No. 5,205,70 or 5,232,549. First, inside the aperture O of the gate G as shown in FIG. The upper part of the emitter (E) and the like are blocked with a filling layer (L) such as polyimide, and the insulating layer (D) is formed uniformly thereon.

다음 사진식각법에 의해 이 절연층(D)을 선별적 식각하여 제2(b)도와 같이 스페이서(S)를 형성한 뒤, 제2(c)도와 같이 충전층(L)을 제거하게 된다.Next, the insulating layer D is selectively etched by a photolithography method to form a spacer S as shown in FIG. 2 (b), and then the filling layer L is removed as shown in FIG. 2 (c).

이러한 종래의 스페이서 형성방법은 그 과정이 매우 복잡할 뿐아니라, 화학적 식각방법이 사용되므로 여러 가지 문제를 남기게 된다.The conventional spacer formation method is not only complicated, but also uses a chemical etching method, which leaves various problems.

즉 식각에 사용된 식각용액이 완전히 제거되지 않아 FED의 셀 내부를 오염시키게 되며, 더욱 큰 문제는 미세구조한 에미터(E)간에 충전된 충전층(L)이 완전히 제거되기 어려워 에미터(E)가 제 기능을 다하지 못하게 되므로, FED 전체화면의 균일한 작동이 보장되지 못하게 되는 것이다.In other words, the etching solution used for etching is not completely removed, which contaminates the inside of the cell of the FED. A bigger problem is that the filling layer (L) filled between the microstructured emitters (E) is difficult to be completely removed. ) Will not function properly, so the uniform operation of the entire FED screen will not be guaranteed.

이와 같은 종래의 문제점을 감안하여 본 발명의 목적은 충전층의 충전이나 화학적 식각용액의 사용이 없이 FED의 스페이서를 형성할 수 있는 방법을 제공하는 것이다.In view of such a conventional problem, an object of the present invention is to provide a method for forming a spacer of an FED without filling a packed layer or using a chemical etching solution.

이러한 목적을 달성을 위해 본 발명자는 여러 가지 방안을 강구한 바, 사진식각법 대신 사용할 수 있는 스페이서 형성방법으로는 인쇄방법이나 스페이서 살포방법을 가장 먼저 생각할 수 있었다.In order to achieve this object, the present inventors have devised various methods. As a spacer forming method which can be used instead of the photolithography method, the printing method and the spacer spraying method can be considered first.

그러나 FED의 스페이서 형성면은 게이트(G)에 형성된 어퍼츄어(O)내에 미세구조의 에미터(E)가 다수 구비된 구조이므로 스크린 인쇄등이 거의 불가능할 뿐아니라 인쇄시의 오염 우려가 있어서 인쇄방법의 사용은 불가능한 것으로 판명되었다.However, the spacer forming surface of the FED is a structure in which a large number of emitters (E) are formed in the aperture (O) formed in the gate (G), so that screen printing is almost impossible, and there is a fear of contamination during printing. The use of has proved impossible.

한편 스페이서 살포방법은 더욱 어려운 것이 게이트(G)에서 어퍼츄어(O)간의 폭이 수십 ㎛에 불과하여 이에 별도의 스페이서를 균일하게 배열하여 접합한다는 것은 역시 기술적으로 불가능한 것이다.On the other hand, the spacer spreading method is more difficult, and the width between the apertures O in the gate G is only a few tens of micrometers.

그런데 본 발명자는 이와 같이 미세한 스페이서의 균일한 살포나 인쇄가 평면의 배열면상에서는 이루어질 수 있다는 사실에 착안하였다.However, the present inventors have focused on the fact that uniform spreading or printing of such fine spacers can be made on a plane arrangement surface.

이에 따라 소정의 배열면상에 스페이서를 균일하게 살포하거나 인쇄 형성한 뒤 FED의 기판을 스페이서 형성면이 하측이 되도록 이 평면상에 뒤집어 얹고 스페이서를 기판에 접합시키면 매우 간단하게 스페이서를 형성할 수 있다는 결론을 도출하였다.Therefore, it is very simple to form spacers by spreading or printing the spacers uniformly on a predetermined arrangement surface and then placing the FED's substrate upside down on this plane so that the spacer formation surface is lower and bonding the spacers to the substrate. Was derived.

이러한 결론이 본 발명의 기본적인 특징을 구성하게 된다. 특히 이 배열면을 도전성 금속으로 된 홀더(holder)의 상면으로 하는 경우에는 양극접합(anodic bonding)방법에 의해 기판과 스페이서를 접합시킬 수 있으므로 특히 바람직하다.This conclusion constitutes the basic features of the present invention. In particular, when the arrangement surface is the upper surface of a holder made of a conductive metal, the substrate and the spacer can be bonded by an anodic bonding method, which is particularly preferable.

이와 같은 본 발명의 구체적인 특징과 이점은 첨부된 도면을 참조로 한 이하의 바람직한 실시예의 설명으로 더욱 명확해질 것이다.Such specific features and advantages of the present invention will become more apparent from the following description of the preferred embodiments with reference to the accompanying drawings.

제3도에서, 홀더(1)의 상면인 배열면(1a)에는 예를들어 하부기판(P1)등의 기판(P)에 형성되 스페이서(2)가 소정의 패턴으로 배열되어 일시지지되어 있고, 기판(P)은 게이트(G) 상면등 스페이서 형성면을 하측으로 하여 이 홀더(1)상에 뒤집힌 상태로 적층된다. 여기서 기판(P)과 홀더(1)는 매우 정밀하게 정합(align)되어야 하는 바, 부호 4는 정합마킹(alignment marking)이나 정합키(align key)등의 정합수단이다.In FIG. 3, the array surface 1a, which is the upper surface of the holder 1, is formed on a substrate P such as, for example, a lower substrate P1, and the spacers 2 are arranged and temporarily supported in a predetermined pattern. The board | substrate P is laminated | stacked on the holder 1 in the state which the spacer formation surface, such as the upper surface of the gate G, was lowered. Here, the substrate P and the holder 1 should be aligned very precisely, and reference numeral 4 is a matching means such as alignment marking or alignment key.

여기서 스페이서(2)는 기판(P)과 열팽창률이 유사한 유리재질등으로 된 독립된 스페이서(2)를 홀더(1)이 배열면(1a)에 살포하는 방식이나, 인입(引入)시키는 방법이 사용될 수 있다.Here, the spacer 2 may be a method in which an independent spacer 2 made of a glass material having a similar thermal expansion coefficient to that of the substrate P or the holder 1 is sprayed onto the arrangement surface 1a, or a method of pulling in an insert is used. Can be.

이를 위해 배열면(1a)에는 스페이서(2)의 형성위치에 대응하는 위치에 각각 인입홈(recess;3)들이 형성되어 있다. 이 인입홈(3)의 깊이는 스페이서(2)의 직경보다 약간 작아 인입홈(3)에 진입된 스페이서(2)는 배열면(1a)상으로 약간 돌출됨으로써 기판(P)과의 접합을 용이하게 한다.To this end, recesses 3 are formed in the arrangement surface 1a at positions corresponding to the formation positions of the spacers 2, respectively. The depth of the inlet groove 3 is slightly smaller than the diameter of the spacer 2 so that the spacer 2 entered into the inlet groove 3 slightly protrudes onto the arrangement surface 1a to facilitate bonding with the substrate P. Let's do it.

스페이서(2)의 형태는 구형(球形)이나 "L", "T", "U", "I", "H", "+"자형 중의 어느 하나 또는 둘 이상의 혼합 형태가 될 수 있으며, 이중에서 구형 스페이서(2)는 직경 수십 ㎛ 이내인 스페이서(2)를 각 인입홈(3)에 진입시키기 용이하다는 장점이 있다. 즉 홀더(1)의 배열면(1a)상에 다수의 스페이서(2)를 살포한 후 홀더(1)를 흔들거나 진동시키면 인입홈(3)에 스페이서(2가 진입되고, 나머지 스페이서(2)를 홀더(1)의 경사나 기류분산등으로 제거함으로써 스페이서(2)의 배열과 일시지지가 완료되는 것이다.The shape of the spacer 2 may be spherical, any one of "L", "T", "U", "I", "H", and "+" shapes, or a mixture of two or more of them. In the spherical spacer (2) has the advantage that it is easy to enter the spacer (2) having a diameter of several tens of micrometers into each of the inlet groove (3). That is, after spraying a plurality of spacers (2) on the array surface (1a) of the holder (1), shaking or vibrating the holder (1) enters the spacer (2) into the inlet groove (3), the remaining spacer (2) The arrangement and temporary support of the spacers 2 are completed by removing the elements by the inclination of the holder 1, the air flow dispersion, or the like.

제4도에는 본 발명 방법의 구현에 적용할 수 있는 여러가지 스페이서의 형태를 FED상에 나타내었다.Figure 4 shows the shape of the various spacers applicable to the implementation of the method of the present invention on the FED.

게이트(G)에 형성된 어퍼츄어(0)내에는 다수의 에미터(E)들이 배열되고, 스페이서(2, 2')는 소정폭의 격자상태로 된 게이트(G)상에 형성될 수 있다.A plurality of emitters E are arranged in the aperture 0 formed in the gate G, and the spacers 2 and 2 'may be formed on the gate G in a lattice state of a predetermined width.

전술한 구형의 스페이서(2)는 게이트(G)의 교차점에 형성될 수 있으며, 게이트(G)의 모서리나 외주를 따라 형성되는 스페이서(2')는 예를들어 "L", "T", "U", "I", "H", "+"자형 등으로 구성될 수 있다. 한편 어퍼츄어(O)가 육각형(hexa)구조로 구성되는 경우 스페이서(2)는 능형(菱形)으로 구성될 수도 있다. 이러한 복잡한 형상의 스페이서(2')는 바람직하기로 인쇄방법에 의해 형성된다.The above-described spherical spacer 2 may be formed at the intersection of the gate G, and the spacer 2 ′ formed along the edge or outer circumference of the gate G may be, for example, “L”, “T”, It may consist of "U", "I", "H", "+" shape and the like. On the other hand, when the aperture (O) is composed of a hexagonal (hexa) structure, the spacer 2 may be formed of a ridge. This complicated shape spacer 2 'is preferably formed by a printing method.

홀더(1)의 배열면(1a)에 배열된 스페이서(2)를 기판(P)에 접합하는데 바람직한 방법은 전술한 바와 같이 양극접합법인데, 양극접합법은 유리등 Si를 포함하는 재질간을 접합시키는 방법으로, 두 재질을 밀착시켜 가열하면서 고전압을 인가하여 양 재질의 Si가 서로 정전기적인 인력에 의한 화학반응에 의해 결합되도록 하는 방법이다.A preferred method for bonding the spacers 2 arranged on the arrangement surface 1a of the holder 1 to the substrate P is an anodic bonding method as described above, and the anodic bonding method is a method for bonding between materials including Si such as glass. In this way, the two materials are in close contact with each other and a high voltage is applied while heating so that the Si of the two materials are bonded to each other by a chemical reaction due to electrostatic attraction.

이에 따라 제5도에서는 고온분위기 형성을 위한 챔버(chamber;5)내의 히이터(heater;6)상에 절연판(7)을 통해 제3도와 같이 기판(P)이 얹힌 홀더(1)를 적재하고 이 기판(P)의 전극, 예를들어 게이트(G)와 홀더(1)간에 500V 이상의 고전압을 인가해준다. 히이터(6)에 의한 챔버(5)내의 온도는 300~400℃ 정도로 유지되고, 절연판(7)은 히이터(6)의 직접 전열에 의한 홀더(1)의 온도의 국부적 불균일을 방지하는 역할을 한다. 한편 부호 8은 기판(P)과 홀더(1)상의 스페이서(2)를 밀착시키기 위한 웨이트(weight)이다.Accordingly, in FIG. 5, the holder 1 on which the substrate P is placed is mounted on the heater 6 in the chamber 5 for forming the high temperature atmosphere through the insulating plate 7 as shown in FIG. A high voltage of 500 V or more is applied between the electrode of the substrate P, for example, the gate G and the holder 1. The temperature in the chamber 5 by the heater 6 is maintained at about 300 to 400 ° C., and the insulating plate 7 serves to prevent local non-uniformity of the temperature of the holder 1 by direct heat transfer of the heater 6. . Reference numeral 8 is a weight for bringing the substrate P into close contact with the spacer 2 on the holder 1.

이러한 양극 접합법의 구현을 위해 홀더(1)는 도전성 금속으로 제작되는 바, 특히 Cu등이 우수한 도전성과 가공성을 가지므로 바람직하다.In order to implement such anodic bonding method, the holder 1 is made of a conductive metal, and is particularly preferable because Cu has excellent conductivity and workability.

이에 따라 스페이서(2)는 기판(P)의 게이트(G)상에 결합되고, 완성된 기판(P)은 스페이서(2)가 적절한 위치에 적절한 패턴으로 형성되어 상하부기판(P1, P2)의 셀갭을 균일하게 유지해줄 수 있게 된다.Accordingly, the spacer 2 is coupled on the gate G of the substrate P, and the completed substrate P is formed in an appropriate pattern at the proper position of the spacer 2 so that the cell gaps of the upper and lower substrates P1 and P2 are provided. It can keep the uniformity.

이와 같이 본 발명에 의하면 간단한 공정에 의해 스페이서가 균일하게 형성될 뿐아니라. 그 형성에 화학적 식각용액을 사용하지 않으므로 셀갭의 오염이 없고, 미세한 에미터에 충전층을 충전시키지 않으므로 그 잔류에 의한 문제도 근본적으로 방지된다.Thus, according to the present invention, not only the spacer is uniformly formed by a simple process. Since no chemical etching solution is used for its formation, there is no contamination of the cell gap, and since the filling layer is not filled in the fine emitter, the problem caused by the residual is also fundamentally prevented.

이에 따라서 본 발명은 균일한 특성을 나타내는 FED를 높은 생산성과 낮은 제조공수로 제공하는 효과를 나타낸다.Accordingly, the present invention has the effect of providing the FED exhibiting uniform properties with high productivity and low manufacturing labor.

Claims (4)

전계발광소자의 기판의 스페이서 형성면상에 스페이서를 형성하는 방법에 있어서, 평면상태인 홀더의 배열면에 독립된 상태의 스페이서를 소정패턴으로 배열하여 일시 지지시키고, 상기 기판을 그 스페이서 형성면이 하측이 되도록 상기 홀더상에 덮은 뒤, 상기 스페이서를 상기 기판의 스페이서 형성면에 양극접합 방법에 의해 접합시키는 것을 특징으로 하는 전계방출표시소자의 스페이서 형성방법.In the method of forming a spacer on the spacer forming surface of the substrate of the electroluminescent device, spacers in an independent state are arranged in a predetermined pattern and temporarily supported on an array surface of the holder in a planar state, and the substrate is formed at a lower side thereof. And covering the spacers on the holder so that the spacers are bonded to the spacer formation surface of the substrate by an anodic bonding method. 제1항에 있어서, 상기 스페이서가 구형, "L", "T", "U", "I", "H", "+"자형 중의 어느 한 형태로 구성되는 것을 특징으로 하는 전계방출표시소자의 스페이서 형성방법.The field emission display device according to claim 1, wherein the spacer is formed of any one of spherical, "L", "T", "U", "I", "H", and "+" shapes. Spacer formation method of the. 제1항에 있어서, 상기 홀더가 도전성 금속으로 구성되는 것을 특징으로 하는 전계방출표시소자의 스페이서 형성방법.The method of forming a spacer of a field emission display device according to claim 1, wherein the holder is made of a conductive metal. 제3항에 있어서, 상기 홀더가 Cu로 구성되는 것을 특징으로 하는 전계방출표시소자의 스페이서 형성방법.The method of forming a spacer of a field emission display device according to claim 3, wherein the holder is made of Cu.