KR100228020B1 - Clock production apparatus capabling of producing derived clock in synchronous optical transmission system - Google Patents

Clock production apparatus capabling of producing derived clock in synchronous optical transmission system Download PDF

Info

Publication number
KR100228020B1
KR100228020B1 KR1019970005817A KR19970005817A KR100228020B1 KR 100228020 B1 KR100228020 B1 KR 100228020B1 KR 1019970005817 A KR1019970005817 A KR 1019970005817A KR 19970005817 A KR19970005817 A KR 19970005817A KR 100228020 B1 KR100228020 B1 KR 100228020B1
Authority
KR
South Korea
Prior art keywords
clock
synchronous
clock source
derivative
optical transmission
Prior art date
Application number
KR1019970005817A
Other languages
Korean (ko)
Other versions
KR19980068995A (en
Inventor
이상일
김정수
배광용
김진권
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019970005817A priority Critical patent/KR100228020B1/en
Publication of KR19980068995A publication Critical patent/KR19980068995A/en
Application granted granted Critical
Publication of KR100228020B1 publication Critical patent/KR100228020B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 발명은 파생(derivde)클럭 발생장치를 구비하여 파생클럭을 발생하는 동기식 광 전송장치의 클럭 유니트에 관한 것임.The present invention relates to a clock unit of a synchronous optical transmission device having a derivative clock generator for generating a derivative clock.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

본 발명은, 종래의 동기식 광 전송장치의 클럭 유니트를 재설계하여 파생클럭을 발생시켜 전화국 국사내 동기클럭 공급자치의 동기 클럭원으로 사용하므로써 동기식 전송망을 이용하여 동기 클럭원을 전송할 수 있도록 한 동기식 광 전송장치의 클럭 유니트를 제공하고자 함.The present invention is a synchronous type that can transmit a synchronous clock source by using a synchronous transmission network by redesigning a clock unit of a conventional synchronous optical transmission device to generate a derivative clock and use it as a synchronous clock source of a synchronous clock provider value in a telephone company. To provide a clock unit of the optical transmission device.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 발명은, 상위국(또는 대국)에서 수신한 광신호로부터 재생된 다수의 클럭중 하나의 클럭을 선택하여 아날로그 반송파 위상 복구회로부터 재생된 다수의 클럭중 하나의 클럭을 선태갛여 아난로그 반송파 위상 복구회로에서 평활하고 안정화한 후에 파생 클럭(DS-1E) 발생회로에서 파생 클럭을 생성하여 국사내 동기 클럭 공급장치의 동기 클럭원으로 공급하므로서, 동기식 광 전송장치에 적용되어 동기식 광 전송 정치를 이용하여 동기 클럭원을 전송할 수 없었던 종래의 문제점으로부터 벗어나 보다 융통성있게 전송망을 구성할 수 있으며, 동기식 전송망으로 바뀌어 가는 국제적 흐름에 맞추어 고용량의 서비스를 고품질로 제공할 수 있다.According to the present invention, one of a plurality of clocks reproduced from an optical signal received from an upper station (or a large station) is selected, and one clock among the plurality of clocks reproduced from the analog carrier phase recovery circuit is selected and the analog carrier phase is selected. After the smoothing and stabilization in the recovery circuit, the derivative clock (DS-1E) generation circuit generates the derivative clock and supplies it to the synchronous clock source of the synchronous clock supply device in the country, which is applied to the synchronous optical transmission device to use the synchronous optical transmission stationary. Therefore, it is possible to configure a transmission network more flexibly than the conventional problem in which a synchronous clock source cannot be transmitted, and can provide a high-capacity service with high quality in accordance with the international trend of changing to a synchronous transmission network.

4. 발명의 중요한 용도4. Important uses of the invention

본 발명은 전화국 국사내 동기 클럭 공급장치에 동기 클럭원을 공급하는데 이용됨.The present invention is used to supply a synchronous clock source to a synchronous clock supply device in a telephone company.

Description

파생클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치 {Clock production apparatus capabling of producing derived clock in synchronous optical transmission system}Clock production apparatus capabling of producing derived clock in synchronous optical transmission system

본 발명은 동기식 광전송 시스템에서 파생 클럭을 발생시켜 전화국 국사내 동기식 클럭 공급장치(DOTS : Digital Office Timing Supply)에 동기 클럭원으로 공급하고, 국사내 동기 클럭 공급장치의 출력을 동기식 광전송 시스템를 포함한 국사내 각종 디지탈 장치에 공급하므로써 동기식 전송망을 이용하여 동기 클럭원을 전송할 수 있도록 한 동기식 광전송 시스템의 클럭 발생 장치(SMOT-1 : STGB, SMOT-4 : TCU, SMOT-16 : STGU)에 관한 것이다.The present invention generates a derivative clock in a synchronous optical transmission system and supplies a synchronous clock source to a digital office timing supply (DOTS) in a telephone company, and supplies the output of the synchronous clock supply device in a domestic office including a synchronous optical transmission system. The present invention relates to a clock generating device (SMOT-1: STGB, SMOT-4: TCU, SMOT-16: STGU) of a synchronous optical transmission system which can be supplied to various digital devices to transmit a synchronous clock source using a synchronous transmission network.

일반적으로, 광전송 시스템에서 동기 클럭은 국제, 국내 통신망, 가입자(전화, 데이터 회선)의 서비스 품질에 직접적인 영향을 주는 요소로서, 종래에는 상위 계위의 클럭원을 비동기식 전송 시스템을 통하여 공급하거나 자체 발생 클럭 또는 종속 동기 방식을 이용하였으나 전송용량의 증대와 유지 보수의 잇점 때문에 점차 동기식 전송망으로 전환되어 감에 따라 동기식 광전송 시스템를 이용하여 동기 클럭원을 공급할 필요성이 점점 더 커지게 되었다.In general, in the optical transmission system, the synchronous clock is a factor that directly affects the quality of service of international and domestic communication networks and subscribers (telephones, data lines). Conventionally, a clock source of a higher level is supplied through an asynchronous transmission system or a self-generated clock. Alternatively, the subordinate synchronous method is used, but due to the advantages of increased transmission capacity and maintenance, the necessity of supplying a synchronous clock source by using a synchronous optical transmission system is gradually increased due to the transition to the synchronous transmission network.

그러나, 국제적 권고에서는 종래의 동기식 광전송 시스템를 통하여 클럭을 전송하는 방식을 사용하지 말도록 하고 있는데, 이는 동기식 전송 방식의 특징이라고 할 수 있는 포인터 처리(pointer processing) 때문에 많은 잡음(jitter)이 발생하여, 전송장치나 디지탈 교환기에서 사용 가능한 고품질의 클럭을 전송할 수 없기 때문이다. 그리고, 종래의 동기식 광전송 시스템의 경우, 디지탈 반송파 위상 복구회로를 사용하여, 지터 잡음은 상당히 억제할 수 있었지만 이로 인해 평활이 어려운 새로운 잡음(wander)이 발생하는 결과를 초래하여 동기 클럭원으로 사용이 불가능하였다.However, the international recommendation does not use a method of transmitting a clock through a conventional synchronous optical transmission system, which generates a lot of noise due to pointer processing, which is a characteristic of the synchronous transmission scheme. This is because it is not possible to transmit high quality clocks that can be used by the transmitter or the digital exchange. In the conventional synchronous optical transmission system, the jitter noise can be significantly suppressed by using a digital carrier phase recovery circuit, but this results in a new noise that is difficult to smooth and is used as a synchronous clock source. It was impossible.

도 1 은 종래의 동기식 광전송 시스템의 클럭 발생 장치의 구성도로서, 도면에서 "101"은 자체클럭 입력장치, "102"는 외부클럭 입력장치, "103"은 155Mbps 동기식 광전송 시스템에만 해당되는 DS-1 종속클럭 입력장치, "104"는 2.5Gbps 동기식 광전송 시스템인 경우에는 155MHz, 622MHz, 2.5GHz의 클럭을, 622Mbps 동기식 광전송 시스템인 경우에는 155MHz, 622MHz의 클럭을, 155Mbps 동기식 광전송 시스템인 경우에는 155MHz의 클럭을 각 장치의 수신 광신호로부터 재생하여 입력하는 광 수신클럭 입력장치, "105"는 시스템 클럭원 선택회로, "106"은 디지탈 반송파 위상 복구회로, "107"은 시스템 클럭 발생회로, "108"은 주 프로세서 접속회로, "109"는 외부클럭 출력장치를 각각 나타낸다.1 is a block diagram of a clock generator of a conventional synchronous optical transmission system. In the drawing, "101" is a self-clock input device, "102" is an external clock input device, and "103" is a DS-only signal corresponding to a 155Mbps synchronous optical transmission system. 1 Subordinate clock input, "104", clocks of 155 MHz, 622 MHz, 2.5 GHz for 2.5 Gbps synchronous optical transmission system, 155 MHz, 622 MHz for 622 Mbps synchronous optical transmission system, and 155 MHz for 155 Mbps synchronous optical transmission system Is a system clock source selection circuit, " 106 " is a digital carrier phase recovery circuit, " 107 " is a system clock generation circuit, " 108 "denotes a main processor connection circuit, and" 109 "denotes an external clock output device, respectively.

그러나, 상기한 바와 같은 종래의 광전송 시스템의 클럭 발생 장치의 경우, 622Mbps 및 2.5Gbps 동기식 광전송 시스템에서는 본래 외부클럭 출력장치를 통해 파생(derived) 클럭을 추출하고자 하였으나 출력 클럭의 품질이 국제 기준 이하이므로 사용할 수가 없는 문제점이 있었다.However, in the case of the clock generator of the conventional optical transmission system as described above, in the 622Mbps and 2.5Gbps synchronous optical transmission system, the original clock was extracted through the external clock output device, but the quality of the output clock is less than the international standard. There was a problem that can not be used.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 종래의 동기식 광전송 시스템의 클럭 발생 장치를 재설계하여 수신 광신호로부터 재생된 다수의 클럭중 1개를 선택하여 평활하고 안정화시켜 파생(derived) 클럭을 발생하므로써, 동기식 전송망을 이용하여 국사내 동기 클럭 공급장치에 동기 클럭원을 공급하는 동기식 광전송 시스템의 클럭 발생 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and by redesigning the clock generator of the conventional synchronous optical transmission system, one of a plurality of clocks reproduced from the received optical signal is selected and smoothed and derived. It is an object of the present invention to provide a clock generator of a synchronous optical transmission system that supplies a synchronous clock source to a synchronous clock supply device in a domestic company by using a synchronous transmission network by generating a derived clock.

도 1 은 종래의 동기식 광전송 시스템의 클럭 발생 장치의 구성도.1 is a block diagram of a clock generator of a conventional synchronous optical transmission system.

도 2 는 동기식 광전송 시스템을 이용하여 동기 클럭원을 전송하는 개념에 대한 설명 블럭도.2 is a block diagram illustrating the concept of transmitting a synchronous clock source using a synchronous optical transmission system.

도 3 은 본 발명에 따른 파생(derived)클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치의 일실시예 구성도.3 is a block diagram of an embodiment of a clock generator of a synchronous optical transmission system having a derivative clock generation function according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

201 : 상위 계위의 동기 클럭원 발생장치 202,204 : 동기식 광전송 시스템201: Synchronous clock source generator of higher level 202,204: Synchronous optical transmission system

203 : 광선로 205 : 국사내 동기 클럭 공급장치203: optical path 205: domestic synchronous clock supply device

206 : 국사내 디지탈 장치 301 : 자체클럭 입력장치206: digital device in the national office 301: self-clock input device

302 : 외부클럭 입력장치 303 : DS-1 종속클럭 입력장치302: external clock input device 303: DS-1 subordinate clock input device

304 : 광 수신클럭 입력장치 305 : 시스템 클럭원 선택회로304: optical receiving clock input device 305: system clock source selection circuit

306 : 디지탈 반송파 위상 복구회로 307 : 시스템 클럭 발생회로306: digital carrier phase recovery circuit 307: system clock generation circuit

308 : 주 프로세서 접속회로308: main processor connection circuit

309 : 파생(derived) 클럭원(수신 광신호) 선택회로309: derived clock source (receive optical signal) selection circuit

310 : 아날로그 반송파 위상 복구회로 311 : DS-1E(2.048MHz) 신호 발생회로310: analog carrier phase recovery circuit 311: DS-1E (2.048 MHz) signal generation circuit

이와 같은 목적을 달성하기 위한 본 발명은, 파생클럭 발생 기능을 갖는 광전송 시스템의 클럭 발생 장치에 있어서, 다수의 동기 클럭원을 입력하고, 수신된 광신호에서 다수의 클럭을 재생하여 입력하는 클럭원 입력 수단; 상기 클럭원 입력 수단으로부터 입력된 동기 클럭원중 1개를 시스템 클럭원으로 선택하는 시스템 클럭원 선택 수단; 상기 시스템 클럭원 선택 수단에서 선택된 동기 클럭원을 입력받아 평활하여 안정된 클럭원이 되도록 하는 디지탈 반송파 위상 복구수단; 상기 디지탈 반송파 위상 복구 수단에서 평활되고 안정된 시스템 클럭원을 입력받아 시스템에서 사용되는 주파수로 체배 및 분주하는 시스템 클럭 발생수단; 상기 클럭원 입력 수단으로부터 수신광신호에서 재생된 다수의 클럭을 입력받아 그중 1개를 선택하는 파생클럭원 선택수단; 상기 파생 클럭원 선택 수단으로부터 입력된 클럭의 잡음을 평활하여 안정화하는 아날로그 반송파 위상 복구수단; 상기 아날로그 반송파 위상 복구 수단에서 평활된 신호를 이용하여 파생 클럭(즉, DS-1E 신호 임)을 생성하는 파생클럭 발생수단; 및 외부의 주 프로세서와 상기 파생클럭원 선택수단, 상기 아날로그 반송파 위상 복구수단과 상기 파생클럭 발생수단을 외부의 주프로세서 간의 신호를 접속하여 주는 접속수단을 포함한다.In order to achieve the above object, the present invention provides a clock generator for a clock generation apparatus of an optical transmission system having a derivative clock generation function. Input means; System clock source selection means for selecting one of the synchronous clock sources input from the clock source input means as a system clock source; Digital carrier phase recovery means for receiving a synchronous clock source selected by the system clock source selecting means to make a smooth and stable clock source; System clock generation means for multiplying and dividing at a frequency used in the system by receiving a smooth and stable system clock source from the digital carrier phase recovery means; Derivative clock source selection means for receiving a plurality of clocks reproduced from the received optical signal from the clock source input means and selecting one of the clocks; Analog carrier phase recovery means for smoothing and stabilizing noise of a clock input from the derived clock source selecting means; Derivative clock generating means for generating a derivative clock (ie, a DS-1E signal) by using the signal smoothed by the analog carrier phase recovery means; And connection means for connecting an external main processor and the derived clock source selecting means, the analog carrier phase recovery means, and the derived clock generating means to connect a signal between an external main processor.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 는 동기식 광전송 시스템을 이용하여 동기 클럭원을 전송하는 개념에 대한 설명 블럭도로서, 도면에서 "201"은 상위 계위의 동기 클럭원 발생장치, "202"는 상위 계위의 동기 클럭원을 외부 동기클럭 공급방식으로 수신하여 시스템 클럭원으로 사용하는 동기식 광전송 시스템, "203"은 동기식 광전송 시스템 구간을 연결하는 광선로, "204"는 광신호를 수신하여 파생(derived) 클럭을 생성하는 동기식 광전송 시스템, "205"는 추출된 파생(derived) 클럭을 입력받아 평활하여 동기식 광전송 시스템 및 국사내 디지탈 장치에 동기 클럭원을 공급하는 국사내 동기 클럭 공급장치를 각각 나타낸다.FIG. 2 is a block diagram illustrating a concept of transmitting a synchronous clock source using a synchronous optical transmission system. In the figure, “201” denotes a synchronous clock source generator of a higher level, and “202” denotes a synchronous clock source of a higher level. Synchronous optical transmission system using synchronous clock supply and using as system clock source, "203" is a beam connecting the synchronous optical transmission system section, "204" is a synchronous optical transmission for generating a derived clock by receiving an optical signal A system "205" denotes an intra-national synchronization clock supply device which receives a extracted derived clock and smoothes it to supply a synchronous clock source to the synchronous optical transmission system and the intra-national digital device.

이처럼 종래의 동기식 광전송 시스템와는 달리 수신 광신호에서 재생된 클럭을 평활하고 안정화하여 국사내 동기 클럭 공급장치를 통해 동기 클럭원으로 전송장치 및 국사내 각 디지탈 장치에 공급할 수 있다. 이는 수신된 종속신호를 동기 클럭원으로 사용하는 것이 아니라 수신 광신호를 이용하여 파생(derived) 클럭을 추출하기 때문에 가능하다.As described above, unlike the conventional synchronous optical transmission system, the clock reproduced from the received optical signal can be smoothed and stabilized and supplied to the transmission device and each digital device in the domestic company as a synchronous clock source through the internal synchronous clock supply device. This is possible because the derived clock is extracted using the received optical signal rather than using the received dependent signal as a synchronous clock source.

도 3 은 본 발명에 따른 파생(derived)클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치의 일실시예 구성도이다.3 is a block diagram of an embodiment of a clock generator of a synchronous optical transmission system having a derivative clock generation function according to the present invention.

도 3에 도시된 바와 같이, 본 발명의 클럭 발생 장치는, 자체클럭 입력장치(301), 외부클럭 입력장치(302), DS-1 종속클럭 입력장치(303), 광 수신클럭 입력장치(304), 시스템 클럭원 선택회로(305), 디지탈 반송파 위상 복구회로(306), 시스템 클럭 발생회로(307), 주 프로세서 접속회로(308), 파생(derived) 클럭원(수신 광신호에서 재생된 클럭) 선택회로(309), 아날로그 반송파 위상 복구회로(310), 그리고 DS-1E(2.048MHz) 신호 발생회로(311)를 구비한다.As shown in FIG. 3, the clock generator of the present invention includes a self-clock input device 301, an external clock input device 302, a DS-1 subordinate clock input device 303, and an optical reception clock input device 304. ), The system clock source selection circuit 305, the digital carrier phase recovery circuit 306, the system clock generation circuit 307, the main processor connection circuit 308, the derived clock source (clock reproduced from the received optical signal) ) A selection circuit 309, an analog carrier phase recovery circuit 310, and a DS-1E (2.048 MHz) signal generation circuit 311.

도면에서 클럭원 입력 장치들은 장치의 시스템 클럭원으로 이용하기 위한 동기 클럭원을 수신하여 입력하는 장치들로서, 동기 클럭원 공급장치로부터 수신되는 외부 클럭과 DS-1 종속 클럭, 및 광 수신 회선의 데이타에서 재생된 광 수신클럭이 있다. 155Mbps 급인 SMOT-1 장치의 경우에 저속 종속 신호인 DS-1N(1.544MHz), DS-1E(2.048MHz) 신호로부터 입력될 수 있다. 자체클럭 입력장치(301)는 클럭 유니트내에 있는 별도의 발진기 클럭원을 의미한다.In the figure, the clock source input devices are devices for receiving and inputting a synchronous clock source for use as a system clock source of the device. The clock source input devices include an external clock received from a synchronous clock source supply, a DS-1 dependent clock, and data of an optical reception line. There is an optical reception clock reproduced in. In the case of the SMOT-1 device of 155Mbps, it can be input from DS-1N (1.544MHz) and DS-1E (2.048MHz) signals, which are low speed dependent signals. Self-clock input device 301 means a separate oscillator clock source in the clock unit.

그리고, 도 3에서, 시스템 클럭원 선택회로와 파생클럭원 선택회로 간의 신호 전달 관계, 디지탈 반송파 위상 복구회로(DP-PLL)(306)와 아날로그 반송파 위상 복구회로(A-PLL)(310) 간의 신호 전달 관계, 그리고 시스템 클럭 발생회로(305)와 DS-1E 신호 발생회로(311) 간의 신호 전달 관계는, 제어신호의 전달 또는 전압의 공급 등을 개념적으로 표시한 것으로서, 이는 단순히 시스템 클럭 발생계통과 파생 클럭 생성 계통 간에 해당 클럭을 주고 받는 관계는 아니다.3, the signal transfer relationship between the system clock source selection circuit and the derivative clock source selection circuit, between the digital carrier phase recovery circuit (DP-PLL) 306 and the analog carrier phase recovery circuit (A-PLL) 310 The signal transfer relationship and the signal transfer relationship between the system clock generation circuit 305 and the DS-1E signal generation circuit 311 conceptually indicate the transmission of a control signal or the supply of voltage, which is simply a system clock generation system. There is no correspondence between the clock and the derived clock generation system.

시스템 클럭원 선택회로(305)는 입력된 동기 클럭원중 시스템 클럭원으로 사용할 1개의 클럭원을 선택하는 장치로서, 전송 장치의 주 프로세서에 의해 제어되며, 주 프로세서는 장치를 운용하는 운용자 또는 전송망의 상황에 따라 제어한다.The system clock source selection circuit 305 selects one clock source to be used as a system clock source among input synchronous clock sources. The system clock source selection circuit 305 is controlled by a main processor of a transmitting apparatus, and the main processor is an operator or a transmission network operating the apparatus. To control according to the situation.

디지탈 반송파 위상 복구회로(306)는 시스템 클럭원 선택회로(305)에서 선택된 동기 클럭원을 전송장치의 상황에 맞도록 평활하여 안정된 시스템 클럭원이 되도록 하는 장치로서, 주 프로세서에 의해 제어된다.The digital carrier phase recovery circuit 306 is a device that smoothes the synchronous clock source selected by the system clock source selection circuit 305 to a stable system clock source in accordance with the situation of the transmission apparatus, and is controlled by the main processor.

그리고, 상기 디지탈 반송파 위상복구회로(306)는 일반적인 상용 제품을 사용하고, 다만 종래에는 디지탈 반송파 위상복구회로만을 사용하여 파생 클럭을 생성하도록 설계되었으나, 본 발명에서는 전술한 바와 같이 원더(wander)의 처리문제가 발생하므로 고품질의 파생클럭 생성을 위해 상기 아날로그 반송파 위상 복구회로(PLL)(310)를 추가로 사용하였다.In addition, the digital carrier phase recovery circuit 306 uses a general commercial product, but is conventionally designed to generate a derivative clock using only the digital carrier phase recovery circuit, but in the present invention, as described above, Since the processing problem occurs, the analog carrier phase recovery circuit (PLL) 310 was further used to generate a high quality derivative clock.

그리고, 수신광신호를 전기적 신호로 바꾼직후 파생 클럭원 선택회로(309)에서 클럭원을 선택하여 아날로그 반송파 위상 복구회로(310)에서 클럭을 재생하고 상기 도 3의 DS-1E 발생회로(311)에서 분주한다. 이렇게, 분주되는 신호를 파생클럭이라 한다.After the received optical signal is converted into an electrical signal, the clock source is selected by the derived clock source selection circuit 309 to reproduce the clock by the analog carrier phase recovery circuit 310, and the DS-1E generation circuit 311 of FIG. Busy at Thus, the divided signal is called a derived clock.

한편, 본 발명은, 현재 국산 전송 시스템인 STM-1, 4, 16 급에 각각 해당되는 SMOT-1, SMOT-4, SMOT-16에 관한 것으로 실제 기능은 장치별로 각각 광인터페이스 보드 2매, 클럭 생성보드 2매로 시스템당 4개의 보드로 구성된다.Meanwhile, the present invention relates to the SMOT-1, SMOT-4, and SMOT-16 corresponding to the current domestic transmission system STM-1, 4, and 16, respectively. It consists of 4 boards per system with 2 generation boards.

또한, 본 발명은, SMOT-1의 경우에는 광수신 클럭 선택회로는 필요 없지만, SMOT-4와 SMOT-16 인 경우에는 선택할 수 있는 기능이 있어야 하는데, 특히 보다 일반화하기 위해서 처리 방법 및 알고리즘만을 명시한 것이며, 상기 클럭원 선택회로 등 대부분 구성회로는 이미 칩으로 시판되는 것으로 마이크로 프로세서의 프로그램에 의해 제어된다.In addition, the present invention does not require the optical reception clock selection circuit in the case of the SMOT-1, but in the case of the SMOT-4 and the SMOT-16, there must be a selectable function. Most of the component circuits, such as the clock source selection circuit, are already commercially available as chips and are controlled by a program of a microprocessor.

시스템 클럭 발생회로(307)는 디지탈 반송파 위상 복구회로(306)에서 평활되고 안정화된 동기 클럭원을 입력받아 시스템에서 사용하는 주파수로 체배 및 분주하는 기능을 수행하여 시스템 클럭을 출력한다.The system clock generation circuit 307 receives a smooth and stabilized synchronous clock source from the digital carrier phase recovery circuit 306 and performs a function of multiplying and dividing at a frequency used by the system to output a system clock.

파생(derived) 클럭원 선택회로(309)는 STM-1,4,16(Synchronous Transfer Mode) 광 수신클럭 입력장치로부터 수신된 클럭중 1개를 선택하는 기능을 수행하며, 주 프로세서에 의해 제어된다. 입력 클럭원중 외부 입력이나 종속 신호 DS-1E는 선택 대상에서 제외된다.The derived clock source selection circuit 309 performs a function of selecting one of the clocks received from the STM-1, 4, 16 (Synchronous Transfer Mode) optical reception clock input device and is controlled by the main processor. . Among the input clock sources, the external input or dependent signal DS-1E is excluded from the selection.

그리고, 파생 클럭원 선택회로(309)는 상용 제품으로 어떠한 수신광신호를 기준으로 하여 클럭을 재생할 것인가를 선택하는 기능을 수행하며, 단지 마이크로 프로세서에서 선택할 수 있도록 소프트웨어(S/W) 프로그램을 구성해 주어야 한다.In addition, the derivative clock source selection circuit 309 is a commercial product, which performs a function of selecting which received optical signal to reproduce the clock, and configures a software (S / W) program to be selected by the microprocessor. You must do it.

아날로그 반송파 위상 복구회로(PLL)(310)는 파생(derived) 클럭원 선택회로(309)에서 선택된 광 수신클럭에 있는 잡음(지터 : jitter)을 평활하여 안정화하는 기능을 수행한다. 입력된 광 수신 클럭원은 수 십 km에서 수 백 km 떨어진 상대국 장치 또는 심지어 여러 개의 중계장치를 거친 신호로서 많은 잡음이 포함되어 있다.The analog carrier phase recovery circuit (PLL) 310 performs a function of smoothing and stabilizing noise (jitter) in the optical reception clock selected by the derived clock source selection circuit 309. The input light receiving clock source is a signal from a counter station device or even several relays, which are tens of kilometers to hundreds of kilometers, and contains a lot of noise.

이때, 디지탈 반송파 위상 복구회로를 사용하면 고주파의 잡음은 평활할 수 있으나, 저주파의 잡음(저주파의 지터 또는 원더)은 제거할 수 없고 도리어 더 발생시킨다. 실제 전송중에 발생하는 저주파의 지터 또는 원더(wander)보다는 디지탈 반송파 위상 복구회로를 사용하여 평활하는 과정에서 저주파 잡음이 더 많이 발생하므로 본 발명에서는 일반적인 전자회로에 많이 사용되는 아날로그 반송파 위상 복구회로(310)를 사용함으로써, 디지탈 반송파 위상 복구회로에서 발생하는 저주파의 잡음(지터 또는 원더)이 국사내 동기 클럭 공급장치로 전달되지 않도록 하였다. 국사내 동기 클럭 공급장치는 고주파의 지터는 대단히 고품질로 평활할 수 있는 기능이 있지만 저주파의 잡음, 특히 디지탈 반송파 위상 복구회로에서 발생한 원더는 평활이 불가능하다.At this time, when the digital carrier phase recovery circuit is used, the high frequency noise can be smoothed, but the low frequency noise (low frequency jitter or wonder) can not be removed, but is further generated. In the present invention, since the low frequency noise is generated more smoothly using the digital carrier phase recovery circuit than the low frequency jitter or wonder generated during the actual transmission, the analog carrier phase recovery circuit 310 used in general electronic circuits in the present invention is used. The low frequency noise (jitter or wonder) generated by the digital carrier phase recovery circuit is prevented from being transmitted to the synchronous clock supply device in the office. Domestic synchronous clock supplies have the ability to smooth high frequency jitter with very high quality, but low frequency noise, especially wonders generated by digital carrier phase recovery circuits, cannot be smoothed.

그리고, 종속신호를 동기 클럭원으로 이용한다는 의미는, 망동기 클럭을 다른 종속신호와 같이 하나의 종속신호 즉, DS-1E 신호의 형태로 클럭을 전송하는 것을 의미하는데, 이러한 경우 다중화 및 분기결합 과정에서 종속신호를 동기화하는 과정인 포인트 프로세서(바이트 단위 삽입 또는 폐기 처리)에 의해서 원치 않는 지터가 발생되는데, 이러한 지터는 상기 디지탈 반송파 위상 복구회로(PLL)을 사용하여 평활이 가능하다. 그러나, 상기 디지탈 반송파 위상 복구회로를 사용하는 과정에서 처리하기가 어려운 원더라고 하는 잡음을 발생시키는데, 이는 마땅히 제거할 방법이 없다.In addition, using the slave signal as a synchronous clock source means transmitting the clock in the form of one slave signal, that is, a DS-1E signal, like the other slave signals, in which case multiplexing and branch combining are used. In the process, unwanted jitter is generated by a point processor (byte insertion or discard processing), which is a process of synchronizing dependent signals, which can be smoothed using the digital carrier phase recovery circuit (PLL). However, in the process of using the digital carrier phase recovery circuit, a noise called a wonder is difficult to process, and there is no way to remove it.

한편, 상기 수신광신호는 다중화 단계에서 종속신호들에 대하여 상위 등급의 외부 기준클럭에 동기를 맞춘 것이기 때문에, 이 신호를 재생 및 분주하면 송신측의 기준클럭과 아주 근사한 주파수의 클럭을 얻을 수 있다. 다만, 상기 디디털 반송파 위상 복구회로(306)를 사용하여 재생하던 것을 아날로그 반송파 위상 복구회로(310)를 사용하여 원더 성분의 발생을 방지하고 소프트웨어(S/W) 적으로 원천 클럭이 무엇인가를 표시할 수 있도록 처리 가능하도록 하는 것이다.On the other hand, since the received optical signal is synchronized with the external reference clock of the higher level for the dependent signals in the multiplexing step, when the signal is reproduced and divided, a clock having a frequency very close to the reference clock of the transmitting side can be obtained. . However, the digital carrier phase recovery circuit 306 reproduces the playback using the analog carrier phase recovery circuit 310 to prevent the occurrence of a wonder component and what is the source clock in software (S / W). To make it visible.

DS-1E 신호 발생회로(311)는 아날로그 반송파 위상 복구회로(310)에서 평활된 클럭을 입력받아 DS-1E 신호를 생성하여 국사내 동기 클럭 공급장치로 보내주는 기능을 수행하는 장치로서, DS-1E 신호에 프레임 정보와 동기 클럭원의 동기 계위 정보를 삽입하고, 장애시 그에 따른 경보(DS-1E AIS : DS-1E Alarm Indication Signal)를 송출하며, 주 프로세서 접속회로(308)를 통하여 동기식 광전송 시스템의 주 프로세서와 접속되어 제어를 받는다.The DS-1E signal generating circuit 311 is a device for receiving a smoothed clock from the analog carrier phase recovery circuit 310 to generate a DS-1E signal and send it to a synchronous clock supply device in a domestic company. Insert frame information and synchronization level information of the synchronization clock source into the 1E signal, and transmit a DS-1E Alarm Indication Signal (DS-1E AIS) according to a failure, and transmit synchronous optical transmission through the main processor connection circuit 308. It is connected to and controlled by the main processor of the system.

그리고, DS-1E 신호 발생회로(311)는 수신광신호에서 재생된 클럭을 분주하는 회로로써, 이것은 이미 칩으로 시판되는 상용 제품을 이용한 것이며, 타 칩과 마찬가지로 프로그램에 의해 제어가 된다.The DS-1E signal generating circuit 311 is a circuit for dividing a clock reproduced from the received optical signal, which uses a commercial product already available on a chip, and is controlled by a program like other chips.

주 프로세서 접속회로(308)는 주 프로세서가 각 장치를 제어할 수 있도록 접속하는 기능을 수행하며, 주 프로세서는 이 장치를 통해 전송 회선의 상태, 운용자의 초기값 설정 등에 따라 운용 관련 유니트들을 제어한다.The main processor connection circuit 308 performs a function of connecting the main processor so as to control each device, and the main processor controls the operation related units according to the state of the transmission line, the operator's initial value setting, etc. through this device. .

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.

이상에서 설명한 바와 같이 본 발명은, 파생(derived) 클럭의 품질을 파생(derived) 클럭에 대한 국제기술기준인 국제 통신 연합회의 권고안 G.813을 만족하도록 설계할 수 있고, 동기식 광전송 시스템에 적용되어 동기식 광전송 시스템를 이용하여 동기 클럭원을 전송할 수 없었던 종래의 문제점으로부터 벗어나 보다 융통성있게 전송망을 구성할 수 있으며, 동기식 전송망으로 바뀌어 가는 국제적 흐름에 맞추어 고용량의 서비스를 고품질로 제공할 수 있는 효과가 있다.As described above, the present invention can be designed so that the quality of the derived clock satisfies Recommendation G.813 of the International Telecommunication Union Conference, an international technical standard for derived clocks, and is applied to a synchronous optical transmission system. By using the synchronous optical transmission system, a transmission network can be configured more flexibly than the conventional problem in which a synchronous clock source cannot be transmitted, and the high capacity service can be provided with high quality in accordance with the international trend toward the synchronous transmission network.

Claims (2)

파생클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치에 있어서,A clock generator of a synchronous optical transmission system having a derivative clock generation function, 다수의 동기 클럭원을 입력하고, 수신된 광신호에서 다수의 클럭을 재생하여 입력하는 클럭원 입력 수단;Clock source input means for inputting a plurality of synchronous clock sources and reproducing and inputting a plurality of clocks from the received optical signal; 상기 클럭원 입력 수단으로부터 입력된 동기 클럭원중 "1" 개를 시스템 클럭원으로 선택하는 시스템 클럭원 선택 수단;System clock source selecting means for selecting " 1 " of synchronous clock sources inputted from the clock source input means as a system clock source; 상기 시스템 클럭원 선택 수단에서 선택된 동기 클럭원을 입력받아 평활하여 안정된 클럭원이 되도록 하는 디지탈 반송파 위상 복구수단;Digital carrier phase recovery means for receiving a synchronous clock source selected by the system clock source selecting means to make a smooth and stable clock source; 상기 디지탈 반송파 위상 복구 수단에서 평활되고 안정된 시스템 클럭원을 입력받아 시스템에서 사용되는 주파수로 체배 및 분주하는 시스템 클럭 발생수단;System clock generation means for multiplying and dividing at a frequency used in the system by receiving a smooth and stable system clock source from the digital carrier phase recovery means; 상기 클럭원 입력 수단으로부터 수신광신호에서 재생된 다수의 클럭을 입력받아 그중 1개를 선택하는 파생클럭원 선택수단;Derivative clock source selection means for receiving a plurality of clocks reproduced from the received optical signal from the clock source input means and selecting one of the clocks; 상기 파생 클럭원 선택 수단으로부터 입력된 클럭의 잡음을 평활하여 안정화하는 아날로그 반송파 위상 복구수단;Analog carrier phase recovery means for smoothing and stabilizing noise of a clock input from the derived clock source selecting means; 상기 아날로그 반송파 위상 복구 수단에서 평활된 신호를 이용하여 파생 클럭(즉, DS-1E 신호 임)을 생성하는 파생클럭 발생수단; 및Derivative clock generating means for generating a derivative clock (ie, a DS-1E signal) using the signal smoothed by the analog carrier phase recovery means; And 외부의 주 프로세서와 상기 파생클럭원 선택수단, 상기 아날로그 반송파 위상 복구수단과 상기 파생클럭 발생수단을 외부의 주프로세서 간의 신호를 접속하여 주는 접속수단Connection means for connecting a signal between an external main processor and the derivative clock source selecting means, the analog carrier phase recovery means and the derivative clock generating means to an external main processor 을 포함하는 파생클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치.Clock generating apparatus of a synchronous optical transmission system having a derivative clock generation function comprising a. 제 1 항에 있어서,The method of claim 1, 상기 파생 클럭 발생 수단은,The derivative clock generating means, 상기 DS-1E 신호에 프레임 정보와 동기 클럭원의 동기 계위 정보를 삽입하고, 장애시 그에 따른 경보를 송출하는 것을 특징으로 하는 파생클럭 발생 기능을 갖는 동기식 광전송 시스템의 클럭 발생 장치.And a frame information and synchronization level information of the synchronization clock source, and sends an alarm according to a failure in the DS-1E signal.
KR1019970005817A 1997-02-25 1997-02-25 Clock production apparatus capabling of producing derived clock in synchronous optical transmission system KR100228020B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970005817A KR100228020B1 (en) 1997-02-25 1997-02-25 Clock production apparatus capabling of producing derived clock in synchronous optical transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005817A KR100228020B1 (en) 1997-02-25 1997-02-25 Clock production apparatus capabling of producing derived clock in synchronous optical transmission system

Publications (2)

Publication Number Publication Date
KR19980068995A KR19980068995A (en) 1998-10-26
KR100228020B1 true KR100228020B1 (en) 1999-11-01

Family

ID=19497935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005817A KR100228020B1 (en) 1997-02-25 1997-02-25 Clock production apparatus capabling of producing derived clock in synchronous optical transmission system

Country Status (1)

Country Link
KR (1) KR100228020B1 (en)

Also Published As

Publication number Publication date
KR19980068995A (en) 1998-10-26

Similar Documents

Publication Publication Date Title
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
US5886996A (en) Synchronous digital communication system with a hierarchical synchronization network
WO2001010092A1 (en) Flexible time division multiplexed bus using sonet formatting
MXPA04004404A (en) Multiple dataport clock synchronization.
EP4012948A1 (en) Software-controlled clock synchronization of network devices
CA1316241C (en) Electronic exchange apparatus synchronized with digital network
RU2155452C2 (en) Device for reestablishing synchronization of synchronous digital hierarchical data transmission network
KR100228020B1 (en) Clock production apparatus capabling of producing derived clock in synchronous optical transmission system
US7613164B2 (en) Method and apparatus for generating and distributing an internal clock for radio network controller
CN101159535B (en) Clock signal regulating device and method thereof
EP1340330B1 (en) An arrangement and method for transmitting data over a tdm bus
EP0909491B1 (en) Device and method for maintaining synchronization and frequency stability in a wireless telecommunication system
US6714610B1 (en) Method of transmitting clock signals, method of synchronizing clock generators or network elements, as well as a network element and a clock generator
JP2001244923A (en) Clock generating circuit
KR100295440B1 (en) Circuit for implementing European and North American connections simultaneously
US6473440B1 (en) Clock supplying apparatus for multiline transmission system
KR19990005630A (en) Various Synchronous Clock Generators
CN116405024A (en) Clock compatible phase-locked loop module, clock compatible method and open wireless unit
KR200292559Y1 (en) synchronous source generating device of the multiplexing system
KR940006744B1 (en) Synchronous clock distributing apparatus of full electronics exchange
KR0164127B1 (en) Apparatus of maintaining a clock synchronization
KR19990050567A (en) Network Synchronized E3 and Ds3 Clock Generators
KR100306161B1 (en) A circuit for synchronizing clock between exchange station systems
JP2004040569A (en) Clock phase supply method and system
KR20030053681A (en) Derived clock selection and node extension for transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee