KR100226850B1 - Laser diode etching method - Google Patents
Laser diode etching method Download PDFInfo
- Publication number
- KR100226850B1 KR100226850B1 KR1019960075488A KR19960075488A KR100226850B1 KR 100226850 B1 KR100226850 B1 KR 100226850B1 KR 1019960075488 A KR1019960075488 A KR 1019960075488A KR 19960075488 A KR19960075488 A KR 19960075488A KR 100226850 B1 KR100226850 B1 KR 100226850B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- wafer
- insulating film
- layer
- laser diode
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000001020 plasma etching Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000001039 wet etching Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
레이저 다이오드 제조시 쉽게 식각 깊이를 조절 및 확인할 수 있는 레이저 다이오드의 식각방법에 관한 것으로, 에칭스톱층을 갖는 이중이종접합 구조의 웨이퍼 상층에 절연막을 형성하고, 절연막을 1차 패터닝하여 웨이퍼 상층의 가장자리를 노출시킨 다음, 절연막을 마스크로 노출된 웨이퍼 상층을 일정 깊이로 습식식각하고, 1차 패터닝된 절연막을 2차 패터닝하여 웨이퍼 상층의 일정 영역을 노출시키며, 2차 패터닝된 절연막을 마스크로 웨이퍼 전면을 반응성이 이온 식각하고, 웨이퍼 가장자리에 에칭스톱층이 노출될 때 반응성 이온 식각을 멈추게 함으로써, 공정가가 낮아지고 디바이스의 제작이 용이하다.The present invention relates to an etching method of a laser diode that can easily adjust and confirm the etching depth in the manufacture of a laser diode. An insulating film is formed on an upper layer of a wafer having a double heterojunction structure having an etch stop layer, and the insulating film is first patterned to form an edge of the upper layer of the wafer. The wafer is then etched to a predetermined depth with the insulating film as a mask, and the first patterned insulating film is subjected to secondary patterning to expose a predetermined region of the upper wafer layer, and the second patterned insulating film is used as a mask on the entire surface of the wafer. By the reactive ion etching and stopping the reactive ion etching when the etching stop layer is exposed on the wafer edge, the process cost is lowered and the device is made easier to manufacture.
Description
본 발명은 레이저 다이오드에 관한 것으로, 특히 레이저 다이오드 제조시 쉽게 식각 깊이를 조절 및 확인할 수 있는 레이저 다이오드의 식각방법에 관한 것이다.The present invention relates to a laser diode, and more particularly to a method of etching a laser diode that can be easily adjusted and confirmed the etching depth in the manufacture of the laser diode.
현재 일반적으로 제작되고 있는 가시광 레이저 다이오드는 InGaP/AlGaInP 이종구조(heterostructure)를 이용한 인덱스 웨이브가이드 타잎(index waveguide type)이다.Currently, a visible light laser diode that is generally manufactured is an index waveguide type using an InGaP / AlGaInP heterostructure.
이러한 구조는 기본적으로 p형 클래드층을 메사(mesa) 식각하여 리지(ridge)를 형성하고 전류차단층 및 전류도통층을 성장시켜 디바이스를 제작한다.Such a structure basically fabricates a device by mesa etching a p-type cladding layer to form a ridge and growing a current blocking layer and a current conducting layer.
따라서, 좋은 특성의 레이저 다이오드를 만들기 위해 리지 형성 공정을 얼마나 잘 조절하는가 하는 것이 공정상 중요한 요소가 된다.Therefore, how well the ridge formation process is controlled to make a good laser diode becomes an important factor in the process.
리지 형성 공정으로는 습식식각과 반응성 이온 식각을 이용한 공정이 있는데 습식식각을 이용하여 리지를 형성하면 기판 특성상 비대칭적인 모양을 띄게 되고 이로 인해 레이저 다이오드의 특성 중 수평 방사각의 크기를 감소시키고 모드(mode)의 안정성을 떨어 뜨리는 결과를 나타낸다.The ridge formation process is a process using wet etching and reactive ion etching. When forming a ridge using wet etching, the ridge has an asymmetrical shape due to the characteristics of the substrate. results in deterioration of the stability of the mode).
또한, 습식식각의 불안정성으로 기인한 대량 생산성 및 수율 증가에 적지 않은 영향을 미치므로 이를 극복하기 위해 반응성 이온 식각을 이용한 리지 형성에 대한 연구가 많이 진행되고 있다.In addition, since it has a significant effect on mass productivity and yield increase due to the instability of wet etching, many researches on ridge formation using reactive ion etching have been conducted to overcome this problem.
반응성 이온 식각은 대칭적으로 수직적인 리지를 형성할 수 있고 식각 깊이 조절이 습식식각에 비해 용이하며 디바이스 제작에 여러 가지 잇점이 있다.Reactive ion etching can form symmetrically vertical ridges, easier etching depth control than wet etching, and has many advantages in device fabrication.
그러나, GaAs, InGaP, AlGaInP 등 서로 다른 물질로 구성된 여러층들이 존재할 때, 동시에 식각을 하면서 식각 깊이를 조절한다는 것은 어려운 일이다.However, when there are multiple layers made of different materials such as GaAs, InGaP, and AlGaInP, it is difficult to control the etching depth while simultaneously etching.
도 1은 일반적인 레이저 다이오드의 리지 형성을 보여주는 도면으로써, 종래의 식각 방법은 도 1에 도시된 바와 같이, Cl2-RIBE에 의한 식각 방법으로 p-GsAs층(1)과 p-AlGaInP층(2)을 t1까지 식각할 때, 측정 장비를 이용하여 식각 두께를 측정하면서 t0의 두께를 유지하는 방법을 사용하였다.FIG. 1 is a view illustrating ridge formation of a general laser diode. In the conventional etching method, as illustrated in FIG. 1, the p-GsAs layer 1 and the p-AlGaInP layer 2 are etched by Cl 2 -RIBE. ) for which it was used a method of maintaining a thickness of t 0 using a measuring equipment, measuring the thickness of the etching when the etching up to t 1.
종래 기술에 따른 레이저 다이오드의 식각 방법에 있어서는 다음과 같은 문제점이 있었다.The etching method of the laser diode according to the prior art has the following problems.
식각시, 식각 두께를 측정하기 위해 고가의 측정장비를 설치해야 하므로, 제조 공정이 불편하고, 공정가가 상승되며, 식각의 신뢰성에 문제가 발생할 소지가 있다.At the time of etching, since expensive measuring equipment must be installed to measure the thickness of the etching, the manufacturing process is inconvenient, the processing cost is increased, and the reliability of the etching may occur.
본 발명은 이와 같은 문제점을 해결하기 위하여, 측정장비 없이 쉽게 식각 깊이를 조절 및 확인할 수 있는 레이저 다이오드의 식각 방법을 제공하는데 그 목적이 있다.In order to solve the above problems, an object of the present invention is to provide an etching method of a laser diode that can easily adjust and confirm the etching depth without measuring equipment.
제1도는 일반적인 레이저 다이오드의 리지 형성을 보여주는 도면1 shows ridge formation of a typical laser diode
제2a도 내지 제2d도는 본 발명에 따른 레이저 다이오드의 식각 공정을 보여주는 평면도 및 단면도2A to 2D are plan and cross-sectional views showing an etching process of a laser diode according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11 : p-GsAs층 12 : 절연막11 p-GsAs layer 12 insulating film
13 : 에칭스톱층13: etching stop layer
본 발명에 따른 레이저 다이오드의 식각 방법은 에칭스톱층을 갖는 이중이종 접합 구조의 웨이퍼 상층에 절연막을 형성하고, 절연막을 1차 패터닝하여 웨이퍼 상층의 가장자리를 노출시킨 다음, 절연막을 마스크로 노출된 웨이퍼 상층을 일정 깊이로 습식식각하고, 1차 패터닝된 절연막을 2차 패터닝하여 웨이퍼 상층의 일정 영역을 노출시키며, 2차 패터닝된 절연막을 마스크로 웨치퍼 전면을 반응성 이온 식각하고, 웨이퍼 가장자리에 에칭스톱층이 노출될 때 반응성 이온 식각을 멈추는 데 그 특징이 있다.In the method of etching a laser diode according to the present invention, an insulating film is formed on an upper layer of a wafer having a double heterojunction structure having an etch stop layer, the insulating film is first patterned to expose the edge of the upper layer of the wafer, and then the insulating film is exposed as a mask. The upper layer is wet-etched to a certain depth, the first patterned insulating film is second patterned to expose a predetermined area of the upper layer of the wafer, the reactive ion etching is performed on the entire surface of the wafer using the second patterned insulating film as a mask, and the etching stop is performed on the wafer edge. It is characterized by stopping reactive ion etching when the layer is exposed.
상기와 같은 특징을 갖는 본 발명에 따른 레이저 다이오드의 식각방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.The etching method of the laser diode according to the present invention having the above characteristics will be described with reference to the accompanying drawings.
도 2a 내지 2d는 본 발명에 따른 레이저 다이오드의 식각 공정을 보여주는 평면도 및 단면도로써, 도 2a에 도시된 바와 같이, 먼저 MOCVD에 의해 1차 성장된 이중이종접합 웨이퍼의 상층인 p-GsAs층(11)상에 절연막(12)을 형성한다.2A to 2D are plan and cross-sectional views illustrating an etching process of a laser diode according to the present invention. As shown in FIG. 2A, a p-GsAs layer 11, which is an upper layer of a first double-heterojunction wafer first grown by MOCVD, is illustrated. The insulating film 12 is formed on ().
이때, 절연막(13)은 산화막 또는 질화막으로 한다.At this time, the insulating film 13 is an oxide film or a nitride film.
이어, 도 2b에 도시된 바와 같이, 절연막(12)을 1차 패터닝하여 p-GsAs층(11)의 가장자리를 노출시킨 후, 1차 패터닝된 절연막(12)을 마스크로 노출된 p-GsAs층(11)을 t3의 깊이로 습식 식각한다.Subsequently, as shown in FIG. 2B, the insulating film 12 is first patterned to expose the edges of the p-GsAs layer 11, and then the p-GsAs layer is exposed to the first patterned insulating film 12 as a mask. Wet etch (11) to a depth of t 3 .
이때, t3의 깊이는 각층들의 반응성 이온 식각에 의한 식각률을 고려하여 결정한다.At this time, the depth of t 3 is determined in consideration of the etching rate by the reactive ion etching of each layer.
그리고, 도 2c에 도시된 바와 같이, 실제 디바이스의 리지(ridge)형성을 위해, 웨이퍼 중심부에 남아있는 절연막(12)을 2차 패터닝하여 p-GsAs(11)의 일정 영역을 노출시킨다.As shown in FIG. 2C, in order to form a ridge of the actual device, the insulating layer 12 remaining at the center of the wafer is second patterned to expose a predetermined region of the p-GsAs 11.
그 후, 도 2d에 도시된 바와 같이, 2차 패터닝된 절연막(12)을 마스크로하여 반응성 이온 식각으로 웨이퍼 전면을 식각한다. 그리고, 웨이퍼 가장자리에 에칭스톱층(13)이 노출될 때, 반응성 이온 식각을 멈추면 원하는 식각 깊이를 조절 및 확인할 수 있다.Thereafter, as shown in FIG. 2D, the entire surface of the wafer is etched by reactive ion etching using the secondary patterned insulating layer 12 as a mask. In addition, when the etching stop layer 13 is exposed at the edge of the wafer, when the reactive ion etching is stopped, the desired etching depth may be adjusted and confirmed.
이때, 웨이퍼 가장자리의 p-GsAs층(11)이 t3의 깊이 만큼 식각되었기 때문에 웨이퍼의 가장자리의 총식각 깊이(t4)와 리지 패턴이 형성된 웨이퍼의 중심부의 총식각 깊이(t5)는 다르게 된다.At this time, since the p-GsAs layer 11 of the wafer edge is etched by a depth of t 3 , the total etching depth t 4 of the edge of the wafer and the total etching depth t 5 of the center of the wafer where the ridge pattern is formed are different. do.
이 과정을 더 자세히 설명하면 다음과 같다.The process is explained in more detail as follows.
다층 구조인 웨이퍼를 동일한 반응성 이온 식각으로 식각을 하면, 웨이퍼의 중심부는 t4의 깊이로 식각이 진행되고 웨이퍼의 가장자리는 이미 t3만큼 습식식각을 하였기 때문에 t5의 깊이로 식각이 진행된다.When the wafer having the multilayer structure is etched by the same reactive ion etching, the center portion of the wafer is etched to a depth of t 4 , and the edge of the wafer is etched to a depth of t 5 because the wafer is already wet-etched by t 3 .
웨이퍼 가장자리의 식각이 t5의 깊이에 도달하면, InGaP으로 구성된 에칭스톱층(13)이 드러나게 된다.When the etching of the wafer edge reaches a depth of t 5, the etch stop layer 13 made of InGaP is exposed.
이때, 에칭스톱층(13)은 에칭스톱층(13)상층인 AlGaInP층 보다 식각이 더디게 진행되는 특징이 있으며, AlGaInP층과는 다른 빛깔의 색상을 띄므로 쉽게 구별할 수 있다.At this time, the etch stop layer 13 has a feature that the etching proceeds slower than the AlGaInP layer, which is the upper layer of the etch stop layer 13, and can be easily distinguished because it has a different color from the AlGaInP layer.
그러므로, 상기의 특징이 관찰되면 원하는 식각 깊이인 t4에 도달하였다는 사실을 측정장비 사용없이도 쉽게 알 수 있다.Therefore, if the above characteristics are observed, it is easy to know that the desired etching depth t 4 is reached without using measuring equipment.
실제 디바이스에서 반응성 이온 식각에 따른 데미지(damage)제거와 2차 에피성장을 위해서 t6만큼의 일정한 두께를 갖는 잔여 AlGaInP층이 필요하다는 것은 잘 알려진 사실이다.It is well known that in real devices, a residual AlGaInP layer with a constant thickness of t 6 is required for damage removal and secondary epitaxial growth due to reactive ion etching.
이와 같이, 적절한 t6의 두께는 물질의 식각률을 토대로 t3의 깊이를 조절함으로써 얻을 수 있다.As such, an appropriate thickness of t 6 can be obtained by adjusting the depth of t 3 based on the etch rate of the material.
본 발명에 따른 레이저 다이오드의 식각방법에 있어서는 다음과 같은 효과가 있다.The etching method of the laser diode according to the present invention has the following effects.
첫째, 고가의 측정장비 없이 쉽게 식각 깊이를 조절 및 확인함으로써, 공정가가 낮아진다.First, the process cost is lowered by easily adjusting and confirming the etching depth without expensive measuring equipment.
둘째, 정확하게 식각 깊이를 확인할 수 있으므로, 디바이스의 제작이 용이하다.Second, since the depth of etching can be confirmed accurately, the device is easy to manufacture.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075488A KR100226850B1 (en) | 1996-12-28 | 1996-12-28 | Laser diode etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075488A KR100226850B1 (en) | 1996-12-28 | 1996-12-28 | Laser diode etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056223A KR19980056223A (en) | 1998-09-25 |
| KR100226850B1 true KR100226850B1 (en) | 1999-10-15 |
Family
ID=19491906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075488A KR100226850B1 (en) | 1996-12-28 | 1996-12-28 | Laser diode etching method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226850B1 (en) |
-
1996
- 1996-12-28 KR KR1019960075488A patent/KR100226850B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056223A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| EP0162677A2 (en) | Method of forming a semiconductor device comprising an optical and an electronic element | |
| JP2827326B2 (en) | Manufacturing method of semiconductor laser | |
| US5242839A (en) | Method of manufacturing an integrated photoelectric receiving device | |
| JPH06291416A (en) | Semiconductor laser and manufacture thereof | |
| US5019519A (en) | Method for the manufacture of optical semiconductor device | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| KR100624598B1 (en) | Semiconductor light emitting device and its manufacturing method | |
| US4980314A (en) | Vapor processing of a substrate | |
| KR100226850B1 (en) | Laser diode etching method | |
| KR100239473B1 (en) | Laser diode and its manufacture method | |
| JP3315185B2 (en) | Method for manufacturing alignment marker for manufacturing semiconductor optical device | |
| US20020158314A1 (en) | Buried mesa semiconductor device | |
| KR100546572B1 (en) | Method for fabricating laser diode | |
| JP4724946B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2000124539A (en) | Manufacture of semiconductor optical element | |
| JP3439751B2 (en) | Mask alignment method | |
| KR100198595B1 (en) | Method of laser diode | |
| KR100300949B1 (en) | Semiconductor laser diode and method for fabricating the same | |
| KR100261243B1 (en) | Laser diode and its manufacturing method | |
| KR100269384B1 (en) | Laser diode and method for fabricating the same | |
| US5026662A (en) | Method for fabricating a semiconductor stripe laser | |
| JPS60147119A (en) | Manufacture of semiconductor element | |
| JPH10163560A (en) | Manufacture of semiconductor laser | |
| JPH0677605A (en) | Semiconductor element and fabrication thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |