KR100224715B1 - 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 - Google Patents

액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 Download PDF

Info

Publication number
KR100224715B1
KR100224715B1 KR1019960046856A KR19960046856A KR100224715B1 KR 100224715 B1 KR100224715 B1 KR 100224715B1 KR 1019960046856 A KR1019960046856 A KR 1019960046856A KR 19960046856 A KR19960046856 A KR 19960046856A KR 100224715 B1 KR100224715 B1 KR 100224715B1
Authority
KR
South Korea
Prior art keywords
contrast
liquid crystal
crystal display
voltage
control
Prior art date
Application number
KR1019960046856A
Other languages
English (en)
Other versions
KR19980027935A (ko
Inventor
이상재
곽진호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960046856A priority Critical patent/KR100224715B1/ko
Publication of KR19980027935A publication Critical patent/KR19980027935A/ko
Application granted granted Critical
Publication of KR100224715B1 publication Critical patent/KR100224715B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로에 관한 것으로, 외부 전원 전압을 입력하고 제3 액정 디스플레이 모드 제어 신호에 응답하여 상기 외부 전원 전압을 출력하는 외부 전원 제어부, 반도체 칩의 내부 전원 전압 및 상기 외부 전원 제어부의 출력을 입력하고 제1 액정 디스플레이 모드 제어 신호와 제2 액정 디스플레이 모드 제어 신호에 응답하여 제1 출력 전압과 제2 출력 전압을 출력하는 전원부, 다수개의 액정 디스플레이 콘트라스트 제어 신호들을 발생하는 콘트라스트 제어 레지스터, 상기 전원부와 상기 콘트라스트 제어 레지스터에 연결되며 상기 제1 출력 전압과 상기 다수개의 액정 디스플레이 콘트라스트 제어 신호들에 응답하여 제3 출력 전압을 발생하고 상기 제3 출력 전압은 제2 액정 디스플레이 모드 제어 신호에 응답하여 출력되는 콘트라스트 전압 제어부, 및 상기 전원부와 상기 콘트라스트 전압 제어부에 연결되며 상기 제2 출력 전압과 상기 제3 출력 전압에 응답하여 다수개의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들을 발생하는 저항부를 구비함으로써 액정 디스플레이의 부피가 축소될 수 있다.

Description

액정 디스플레이(LCD)의 콘트라스트 제어용 바이어스 전압 발생 회로
본 발명은 액정 디스플레이(LCD, Liquid Crystal Display)의 콘트라스트 (contrast) 제어용 바이어스 전압 발생 회로에 관한 것으로서, 특히 소프트웨어적으로 액정 디스플레이의 콘트라스트를 제어할 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로에 관한 것이다.
인간과 컴퓨터(또는 컴퓨터화된 기계)의 인터페이스를 담당하는 디스플레이의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 디스플베이 특히 비교적 부피가 큰 음극선관(CRT)을 대신하여 액정 디스플레이, 플라즈마 디스플레이 판(Plasma Display Pannel, PDP), 전계 발광(Electroluminescence, EL)등 각종 평면 스크린이나 평판 디스플레이가 개발되어 왔다. 이들 평판 디스플레이들 중에서도 액정 디스플레이의 기술은 많은 발전을 하고 있어서 지금은 음극선관의 컬러화질에 필적하거나 그 이상을 실현하기까지 되었다.
또 액정 디스플레이가 많이 보급되다보니 그 크기도 경박단소해지게 되었다. 이에 따라 본 발명도 액정 디스플레이의 콘트라스트 조정 기능을 하드웨어적인 제어 방법에서 소프트웨어 제어 방법으로 조정할 수 있도록 하여 액정 디스플레이의 크기를 축소시킬 수 있게 하였다.
제1도는 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회 로도이다. 제1도를 참조하면, 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로는 가변 저항(27), 제1 및 제2 PMOS 트랜지스터들(13, 15) 및 제1 내지 제5 저항들(21∼25)을 구비한다. 제1 및 제2 PMOS 트랜지스터들(13,15) 및 제 1 내지 제5 저항들(21∼25)은 액정 디스플레이 구동 반도체 칩(11)의 내부에 구비 된다. 제1 내지 제5 저항들(21∼25)이 직렬로 연결되어있고, 상기 제1 저항(21)에 내부 전원 전압(Vdd1)이 제1 PMOS트랜지스터(13)를 통해서 인가되고, 또한 외부 전원 전압(Vdd2)이 가변 저항(27)과 제2 PMOS트랜지스터(15)를 통해서 인가된다. 제1 내지 제5 저항들(21∼25)로부터 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)이 출력된다.
액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)을 출력 하기 위해서는 제2 PMOS트랜지스터(15)의 게이트에 인가되는 제2 액정 디스플레이 모드 제어 신호(Lcon1)를 논리 로우 레벨(logic low level)이 되게 하고 가변 저항 (27)을 조절한다. 그러면 제2 PMOS트랜지스터(15)가 도통하게 되고 외부 전원 전압 (Vdd2)이 가변 저항(27)을 통해서 1 저항 내지 제5 저항들(21∼25)에 인가되어 액 정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)이 출력된다. 상기 가변 저항(27)을 조절함에 따라 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)의 값이 달라지게 된다. 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)은 액정 디스플레이의 콘트라스트를 제어하는 값이므로 상기 가변 저항(27)을 조절함에 따라 액정 디스플레이의 콘트라스트가 조정된다. 내부 전원 전압(Vdd1)을 제1 내지 제5 저항들(21∼25)에 인가하려면 제1 PMOS 트랜지스터(13)의 게이트에 인가되는 제1 액정 디스플레이 모드 제어 신호(Lcon0) 를 논리 로우 레벨이 되게 한다. 그러면, 제1 PMOS트랜지스터(13)가 도통하여 내부 전원 전압(Vdd1)이 제1 내지 제5 저항들(21∼25)에 인가되어 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)이 출력된다.
상술한 바와 같이 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로(11)는 액정 디스플레이의 콘트라스트를 제어하기 위하여 부피가 큰 로터리식 가변 저항(27)을 사용한다. 그런데 최근에는 액정 디스플레이가 경박단소 해지고 있기 때문에 이에 맞춰 부피가 작은 바이어스 전압 발생 회로가 요구되고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 소프트웨어적으로 콘트라스 트를 제어할 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 부피를 축소시킬 수 있는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법을 제공하는 데 있다.
제1도는 종래의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회 로도.
제2도는 본 발명에 따른 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도.
제3도는 상기 제2도의 콘트라스트 제어기의 구체 회로도.
제4도는 상기 제2도의 신호들의 타이밍도.
상기 과제를 이루기 위하여 본 발명은, 외부 전원 전압을 입력하고 제3 액정 디스플레이 모드 제어 신호에 응답하여 상기 외부 전원 전압을 출력하는 외부 전원 제어부, 반도체 칩의 내부 전원 전압 및 상기 외부 전원 제어부의 출력을 입력하고 제1 액정 디스플레이 모드 제어 신호와 제2 액정 디스플레이 모드 제어 신호에 응답하여 제1 출력 전압과 제2 출력 전압을 출력하는 전원부, 다수개의 액정 디스플레이 콘트라스트 제어 신호들을 발생하는 콘트라스트 제어 레지스터, 상기 전원부와 상기 콘트라스트 제어 레지스터에 연결되며 상기 제1 출력 전압과 상기 다수개의 액정 디스플레이 콘트라스트 제어 신호들에 응답하여 제3 출력 전압을 발생하고 상기 제3 출력 전압은 제2 액정 디스플레이 모드 제어 신호에 응답하여 출력되는 콘트라스트 전압 제어부, 및 상기 전원부와 상기 콘트라스트 전압 제어부에 연결되며 상기 제2 출력 전압과 상기 제3 출력 전압에 응답하여 다수개의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들을 발생하는 저항부를 구비하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로를 제공한다.
바람직하기는, 상기 콘트라스트 전압 제어부는 상기 콘트라스트 제어 레지스터의 출력단에 4개의 입력 단자가 연결되고 16개의 출력 단자를 갖는 디코더와, 상기 디코더의 출력단에 각각의 게이트가 연결되고 입력단으로 제2 전원이 연결된 제1 내지 제16 전송 게이트들과, 상기 제1 내지 제16 전송 게이트들의 각 출력단 사이에 연결된 제6 내지 제20 저항들, 및 상기 제16 전송 게이트의 출력단에 일단이 연결되고 타단은 상기 저항부의 입력단에 연결된 제21 저항으로 구성한다.
바람직하기는 또한, 상기 전원부는 제1 전원에 소오스가 연결되고 제1 제어 신호에 게이트가 연결된 제1 PMOS트랜지스터와, 상기 제1 PMOS트랜지스터의 드레인 에 소오스가 연결되고 상기 제2 제어 신호에 게이트가 연결되며 상기 저항부의 입력단에 드레인이 연결된 제2 PMOS트랜지스터로 구성한다.
상기 다른 과제를 이루기 위하여 본 발명은, 전원 전압에 제1 전극이 연결되고 제어 신호에 게이트가 연결된 제1 모스트랜지스터와, 상기 제1 모스트랜지스터의 제2 전극에 입력단이 연결된 콘트라스트 전압 제어부와, 상기 콘즈라스트 전압 제어부의 제어단에 출력단이 연결된 콘트라스트 제어 레지스터와, 상기 콘트라스트 전압 제어부의 출력단에 제1 전극이 연결되고 다른 제어 신호에 게이트가 연결된 제2 모스트랜지스터와, 상기 제2 모스트랜지스터의 제2 전극에 입력단이 연결되어 액정 디스플레이를 구동하는 다수의 바이어스 전압들을 출력하는 저항부를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법에 있어서, 상기 제어 신호를 인에이블시킴으로 전원 전압이 상기 콘트라스트 전압 제어부로 입력되는 단계와, 상기 콘트라스트 제어 레지스터의 출력 신호를 출력하는 단계 및 상기 다른 제어 신호를 인에이블시킴으로 상기 콘트라스트 전압 제어부의 출력 전압이 상기 저항부에 전달되고 상기 저항부는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압을 발생하는 단계를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법을 제공한다.
상기 본 발명에 의하여 액정 디스플레이의 콘트라스트를 소프트웨어적으로 제어할 수 있다.
이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로도이다. 제2도를 참조하면, 본 발명에 따른 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로는 액정 디스플레이 구동 반도체 칩(51)에 구비된다.
액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로는, 제1 전원 전압, 예컨대 반도체 칩(51)의 외부 전원 전압(Vcc)을 입력하고 제3 액정 디스플레이 모드 제어 신호(Lcon3)에 응답하여 외부 전원 전압(Vcc)을 출력하는 외부 전원 제어부(60), 반도체 칩(51)의 내부 전원 전압(Vdd)과 외부 전원 제어부(60)의 출력을 입력하고 제1 액정 디스플레이 모드 제어 신호(Lcon1)와 제2 액정 디스플레이 모드 제어 신호(Lcon2)에 응답하여 제1 및 제2출력 전압들(Vlcd, Vo)을 출력하는 전원부(53), 제1 내지 제4 액정 디스플레이 콘트라스트 제어 신호들(Lcnst0∼Lcnst3)을 발생하는 콘트라스트 제어 레지스터(59), 상기 전원부(53)와 상기 콘트 라스트 제어 레지스터(59)에 연결되며 상기 제1 출력 전압(Vlcd)과 제1 내지 제4 액정 디스플레이 콘트라스트 제어 신호들(Lcnsto∼Lcnst3)에 응답하여 제3 출력 전압(Vcout)를 발생하고 상기 제3 출력 전압(Vcout)은 제2 액정 디스플레이 모드 제어 신호(Lcon2)에 응답하여 출력되는 콘트라스트 전압 제어부(57), 및 상기 전원부 (53)와 상기 콘트라스트 전압 제어부(57)에 연결되며 상기 제2 출력 전압(Vo)과 상기 제3 출력 전압(Vcout)에 응답하여 다수개의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)을 발생하는 저항부(55)를 구비한다.
저항부(55)는 전원부(53)의 출력단에 일단이 연결된 제1 저항(61)과, 제1 저 항(61)의 타단에 일단이 연결된 제2 저항(62)과, 제2 저항(62)의 타단에 일단이 연 결된 제3 저항(63)과, 제3 저항(63)의 타단에 일단이 연결된 제4 저항(64)과, 제4 저항(64)의 타단에 일단이 연결되고 타단은 접지된 제5 저항(65)으로 구성한다. 제 1 저항(61)의 일단에서 제1 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 (Vlc1)이, 제2 저항(62)의 일단에서 제2 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc2)이, 제3 저항(63)의 일단에서 제3 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc3)이, 제4 저항(64)의 일단에서 제4 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc4)이, 제5 저항(65)의 일단에서 제5 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc5)이 출력된다. 제1 내지 제5 저항들(61∼65)은 동일한 값을 갖는 저항들로 구성한다.
전원부(53)는 내부 전원 전압(Vdd)에 소오스가 연결되고 제1 액정 디스플레 이 모드 제어 신호(Lcon1)에 게이트가 연결된 제1 PMOS트랜지스터(71)와, 제1 PMOS 트랜지스터(71)의 드레인에 소오스가 연결되고 제2 액정 디스플레이 모드 제어 신호(Lcon2)에 게이트가 연결되며 저항부(55)의 입력단에 드레인이 연결된 제2 PMOS 트랜지스터 (73)로 구성한다.
콘트라스트 전압 제어부(57)는 제1 PMOS트랜지스터(71)의 드레인에 입력단이 연결되고 콘트라스트 제어 레지스터(59)의 출력단에 제어단이 연결된 콘트라스트 제어기(81)와, 콘트라스트 제어기(81)의 출력단에 소오스가 연결되고 저항부(55)의 입력단에 드레인이 연결된 제4 PMOS트랜지스터(77), 및 제4 PMOS트랜지스터(77)의 게이트에 출력단이 연결되고 제2 액정 디스플레이 모드 제어 신호(Lcon2)를 입력하는 인버터(79)로 구성한다.
콘트라스트 제어 레지스터(59)에서 출력되는 제1 내지 제4 액정 디스플레이 콘트라스트 제어 신호들(Lcnst0∼Lcnst3)은 아래 표 1에 나타낸 바와 같이 액정 디스플레이의 콘트라스트의 밝기 레벨을 결정한다
이 때, 제1 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc1)은 다음 수학식 1로 나타낸다.
상기 수학식 1에서 n은 0∼15이다.
제3도는 상기 제2도의 콘트라스트 제어기(81)의 구체 회로도이다. 제3도를 참조 하면, 콘트라스트 제어기(81)는 제1 내지 제4 액정 디스플레이 콘트라스트 제어 신 호들(Lcnst0∼Lcnst3)을 입력하며 32개의 출력 단자들을 갖는 디코더(83)와, 상기 더코더(83)의 출력단자들에 게이트들이 연결되고 제1 출력 전압(Vlcd)을 입력하는 제1 내지 제16 전송 게이트(transmission gate)들(91∼106)과, 제1 내지 제16 전송 게이트들(91∼106)의 출력단들에 연결된 제6 내지 제21 저항들(R0∼R15)로 구성된 다. 제21 저항(R0)을 통해서 콘트라스트 전압 제어부(57)의 제3 출력 전압(Vcout)이 출력 된다.
상기 제3도의 제6 내지 제21 저항들(R0∼R15)과 관련하여 제1 액정 디스플레 이의 콘트라스트 제어용 바이어스 전압(Vlc1)은 다음 수학식 2에 의하여 구해진다.
여기서, rn은 콘트라스트 제어기(81)에서 정해진 저항값이고, 5R은 저항부 (55)의 제1 내지 제5 저항들(61∼65)을 모두 합한 저항 값이며, n=0∼15 이다.
상기 수학식 2에서 rn을 구하는 공식을 도출하면 다음 표 2와 같다.
상기 표 2에 의하여 Rn의 값을 구하는 공식을 다음 표 3과 같이 도출해낼 수 있다.
상기 Rn을 구하기 위해서는 먼저 rn을 구하면 된다. rn을 구하기 위해서는 상 기 수학식 1과 수학식 2를 이용한다. 수학식 1과 수학식 2는 동일한 값이므로
이 된다. 상기 수학식 3에서 rn을 구하는 공식은
이 된다. 따라서 상기 수학식 4에 n=0∼15를 대입하면, rn은 다음 표 4와 같다.
상기 rn값들을 상기 Rn을 구하는 공식에 대입하면 Rn 즉, 제6 내지 제21 저항들(R0∼R15)의 값들을 구할 수 있다.
제4도는 상기 제2도의 신호들의 타이밍도이다. 제4도를 참조하여 제2도와 제3도에 도시된 회로의 동작을 설명하기로 한다. 먼저 제1 액정 디스플레이 모드 제어 신호 (Lcon1)가 논리 로부로 인에이블(enable)되면 내부 전원 전압(Vdd)이 콘트라스트 제어기(57)로 입력된다. 이 상태에서 콘트라스트 제어 레지스터(59)의 제1 내지 제 4 액정 디스플레이 콘트라스트 제어 신호들(Lcnst1∼Lcnst4)이 콘트라스트 제어기(81)로 입력되어 제6 내지 제20 저항들(R1∼R15) 중에서 일부를 선택한다. 그러면 선택된 저항들에 의하여 제3 출력 전압(Vcout)이 결정되어 출력된다. 이어서, 제2 액정 디스플레이 모드 제어 신호(Lcon2)가 인에이블되면 즉, 논리 로우 레벨이 되면 제4 PMOS트랜지스터(77)가 도통하게 되고 이로 인하여 제3 출력 전압(Vcout)이 저항부(55)에 인가된다. 제3 출력 전압(Vcout)은 저항부(55)의 제1 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc1)의 값이 되고 제1 액정 디스플레이의 콘트라스트 제어용 바이어스 전압(Vlc1)은 제1 내지 제5 저항들(61∼65)에 의하여 배분되어 각각 제2 내지 제5 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 들(Vlc2, Vlc3, Vlc4, Vlc5)로 되어 액정 디스플레이의 콘트라스트를 제어한다.
상기 콘트라스트 제어 레지스터(59)와 콘트라스트 제어기(81)는 액정 디스플 레이의 구동 반도체 칩(51)에 내장되고 소프트웨어로써 제어됨으로써 외부에 제1 내지 제5 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들(Vlc1∼Vlc5)을 제어하기 위한 별도의 가변 저항이 필요치 않게 됨으로 그만큼 부피가 축소된다. 외부에 가변 저항을 연결하여 사용할 때는 제1 액정 디스플레이 모드 제어 신호 (Lcon1)='H', 제3 액정 디스플레이 모드 제어 신호(Lcon3)='L'로 하여 사용한다.
본 발명은 상기 실시예에 한청되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 액정 디스플레이의 콘트라스트 제어용 바이어스 전압을 소프트웨어로 제어 가능하며, 외부에 가변 저항이 필요없게 됨으로써 액정 디스플레이의 부피를 그만큼 축소시킬 수 있다.

Claims (6)

  1. 외부 전원 전압을 입력하고 제3 액정 디스플레이 모드 제어 신호 에 응답하여 상기 외부 전원 전압을 출력하는 외부 전원 제어부, 반도체 칩의 내부 전원 전압 및 상기 외부 전원 제어부의 출력을 입력하고 제1액정 디스플레이 모드 제어 신호와 제2액정 디스플레이 모드 제어 신호에 응답하여 제1출력 전압과 제2출력 전압을 출력하는 전원부, 다수개의 액정 디스플레이 콘트라스트 제어 신호들을 발생하는 콘트라스트 제어 레지스터, 상기 전원부와 상기 콘트라스트 제어 레지스터에 연결되며 상기 제1출력 전압과 상기 다수개의 액정 디스플레이 콘트라스트 제어 신호들에 응답하여 제3출력 전압을 발생하고 상기 제3출력 전압은 제2액정 디스플레이 모드 제어 신호에 응답하여 출력되는 콘트라스트 전압 제어부, 및 상기 전원부와 상기 콘트라스트 전압 제어부에 연결되며 상기 제2출력 전압과 상기 제3출력 전압에 응답하여 다수개의 액정 디스플레이의 콘트라스트 제어용 바이어스 전압들을 발생하는 저항부를 구비하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  2. 제1항에 있어서, 상기 콘트라스트 전압 제어부는 상기 콘트라스트 제어 레지스터의 출력단에 4개의 입력 단자가 연결되고 16개의 출력 단자를 갖는 디코더와, 상기 디코더의 출력단에 각각의 게이트가 연결되고 입력단으로 제2전원이 연결된 제1 내지 제16전송 게이트들과, 상기 제1 내지 제16전송 게이트들의 각 출력단 사이에 연결된 제6 내지 제20저항들, 및 상기 제16전송 게이트의 출력단에 일단이 연결되고 타단은 상기 저항부의 입력단에 연결된 제21저항으로 구성하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  3. 제1항에 있어서, 상기 전원부는 상기 내부 전원 전압에 소오스가 연결되고 제1액정 디스플레이 모드 제어 신호에 게이트가 연결된 제1 PMOS트랜지스터와, 상기 제1PMOS트랜지스터의 드레인에 소오스가 연결되고 상기 제2액정 디스플레이 모드 제어 신호에 게이트가 연결되며 상기 저항부의 입력단에 드레인이 연결된 제2PMOS트랜지스터로 구성하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  4. 제1항에 있어서, 상기 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로는 반도체 칩에 구비되는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
  5. 전원 전압에 제1전극이 연결되고 제어 신호에 게이트가 연결된 제1 모스트랜지스터와, 상기 제1모스트랜지스터의 제2전극에 입력단이 연결된 콘트라스트 전압 제어부와, 상기 콘트라스트 전압 제어부의 제어단에 출력단이 연결된 콘트라스트 제어 레지스터와, 상기 콘트라스트 전압 제어부의 출력단에 제1전극이 연결 되고 다른 제어 신호에 게이트가 연결된 제2모스트랜지스터와, 상기 제2모스트랜지스터의 제2 전극에 입력단이 연결되어 액정 디스플레이를 구동하는 다수의 바이어스 전압들을 출력하는 저항부를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법에 있어서, 상기 제어 신호를 인에이블시킴으로 전원 전압이 상기 콘트라스트 전압 제어부로 입력되는 단계, 상기 콘트라스트 제어 레지스터의 출력 신호를 출력하는 단계, 및 상기 다른 제어 신호를 인에이블시킴으로 상기 콘트라스트 전압 제어부의 출력 전압이 상기 저항부에 전달되고 상기 저항부는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압을 발생하는 단계를 구비하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로의 동작 방법.
  6. 제2항에 있어서, 상기 제6 내지 제20저항들의 값은에 의해 구하는 것을 특징으로 하는 액정 디스플레이의 콘트라스트 제어용 바이어스 전압 발생 회로.
KR1019960046856A 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로 KR100224715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Publications (2)

Publication Number Publication Date
KR19980027935A KR19980027935A (ko) 1998-07-15
KR100224715B1 true KR100224715B1 (ko) 1999-10-15

Family

ID=19478060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046856A KR100224715B1 (ko) 1996-10-18 1996-10-18 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로

Country Status (1)

Country Link
KR (1) KR100224715B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457333B1 (ko) * 1997-08-26 2005-04-08 삼성전자주식회사 엘시디콘트라스트조절회로및이를구비한엘시디컨트롤러
JP3573984B2 (ja) * 1998-12-15 2004-10-06 三洋電機株式会社 液晶駆動集積回路

Also Published As

Publication number Publication date
KR19980027935A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US6049228A (en) Level shifter for a liquid crystal display
US5896117A (en) Drive circuit with reduced kickback voltage for liquid crystal display
JP4650823B2 (ja) シフトレジスタ、スキャン駆動回路、及びこれを備えた表示装置
JP3576382B2 (ja) インターフェース回路及び液晶駆動回路
US6933917B2 (en) Method and circuit for LCD panel flicker reduction
EP0768671A2 (en) Circuits, systems and methods for reducing power loss during transfer of data across a conductive line
US20060071897A1 (en) Liquid crystal display and method for driving thereof
JPH04143791A (ja) 液晶表示器駆動電源回路
US9754550B1 (en) Current mode DVR or PVCOM with integrated impedances
US7342576B2 (en) Driving circuit of liquid crystal display
CN109256104B (zh) 显示装置、显示面板电源***及其电路
KR100224715B1 (ko) 액정디스플레이(lcd)의 콘트라스트(contrast) 제어용 바이어스 전압 발생회로
JP2001013478A (ja) 液晶表示装置用ソース・ドライバ及びそれを用いた液晶表示装置
CN101334977B (zh) 显示器驱动电路
US20090206878A1 (en) Level shift circuit for a driving circuit
CN112259037A (zh) 一种计算设备及其帧频切换方式
KR101237789B1 (ko) 액정표시장치 구동회로 및 그 구동방법
US5596291A (en) Circuits, systems and methods for the high speed transfer of data across a conductive line
JP3809258B2 (ja) Ｌｃｄ駆動電圧発生回路
KR100537886B1 (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
US11308906B2 (en) Circuit for providing a temperature-dependent common electrode voltage
KR100840317B1 (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20060113179A (ko) 액정표시장치
KR20070014705A (ko) 액정 표시 장치
KR100961962B1 (ko) 액정 표시 장치용 구동 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee