KR100223919B1 - 센스 앰프의 구조 - Google Patents
센스 앰프의 구조 Download PDFInfo
- Publication number
- KR100223919B1 KR100223919B1 KR1019960018036A KR19960018036A KR100223919B1 KR 100223919 B1 KR100223919 B1 KR 100223919B1 KR 1019960018036 A KR1019960018036 A KR 1019960018036A KR 19960018036 A KR19960018036 A KR 19960018036A KR 100223919 B1 KR100223919 B1 KR 100223919B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- active layer
- sense amplifier
- material layer
- metal
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 센스 앰프(Sense Amp)에 관한 것으로 특히, 공정마진을 확보하고 셀(Cell)영역과 코어(Core) 영역과의 단차를 줄이는데 적합하도록 한 센스 앰프의 구조에 관한 것이다.
이를 위한 본 발명의 센스 앰프의 구조는 비트라인을 공유하는 센스 앰프에 있어서, 상기 기판에 일방향으로 형성되는 활성층과, 상기 활성층에 콘택되어 형성되는 비트라인물질층과,
상기 활성층에 수직한 방향으로 상기 비트라인 물질층과 동일 단차를 갖도록 형성되는 비트라인과 상기 비트라인 물질층에 콘택되어 상기 활성층위에 형성되는 메탈을 포함하여 구성됨을 특징으로 한다.
따라서 본 발명은 비트라인과 동일한 단차의 비트라인 물질층을 형성함으로써, 산화막위에 형성되는 인터콘넥션 라인 (Interconnection Line)이 평탄화가 되어 공정상의 마진(Margin)을 확보할 수 있다.
그리고, 셀영역과 코어영역간의 단차를 크게 줄일수 있어 신뢰성이 향상된다.
Description
제 1 도는 종래의 센스 앰프의 회로구성도
제 2 도는 종래의 센스 앰프의 레이아웃도
제 3 도는 제 2 도의 A-A'선상의 구조단면도
제 4 도는 제 2 도의 B-B'선상의 구조단면도
제 5 도는 본 발명의 센스 앰프의 회로구성도
제 6 도는 본 발명의 센스 앰프의 레이아웃도
제 7 도는 제 6 도의 A-A'선상의 구조단면도
제 8 도는 제 6 도의 B-B'선상의 구조단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 센스 앰프 2 : 비트라인
3 : 워드라인 4 : 기판
5 : 활성층 6 : 메탈 콘택
7 : 메탈 8 : 산화막
9 : 절연막 10 : 게이트 전극
11 : 커패시터 12 : 비트라인 콘택
본 발명은 센스 앰프(Sense Amp)에 관한 것으로 특히, 공정마진을 확보하고 셀(Cell)영역과 코어(Core) 영역과의 단차를 줄이는데 적합하도록 한 센스 앰프의 구조에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 센스 앰프의 구조를 설명하면 다음과 같다.
제 1도는 종래의 센스 앰프의 회로구성도이다.
제 1도와 같이, 1개의 센스 앰프(1)에 4개의 비트라인(2)이 공유하는 형태이고, 상기 비트라인(2)에 수직한 방향으로 워드라인(3)이 지나가며 연결된다.
그리고, 1개의 센스 앰프(1)를 어레이시켜 구성한다.
제 2도는 종래의 센스 앰프의 레이아웃도이다.
제 2도와 같이, 기판에 일방향으로 형성되는 활성층(5)과, 상기 활성층(5)에 수직한 방향으로 형성되는 비트라인(2)과, 상기 활성층(5)이 노출되도록 비트라인(2) 2개마다 건너서 형성되는 메탈 콘택(6)과, 상기 메탈 콘택(6)을 통해 상기 활성층(5)에 연결되도록 상기 활성층(5) 영역에 형성되는 메탈(7)로 구성된다.
이때, 상기 메탈(7)라인의 윗부분은 셀(Cell)영역이고 아랫부분은 코어(Core)영역이다.
제 3도는 제 2도의 A-A'선상의 구조단면도이다.
제 3도와 같이 기판(4)에 형성되는 활성층(5)과, 상기활성층(5)위에 형성되는 산화막(8)과, 상기 산화막(8)위에 형성되는 비트라인(2)과, 상기 비트라인(2)을 포함한 산화막(8) 전면에 형성되는 절연막(9)과, 상기 비트라인(2) 2개마다 건너서 형성되는 메탈 콘택(6)과, 상기 메탈 콘택(6) 및 상기 절연막(9)전면에 형성되는 메탈(7)고 구성된다.
이때, 상기 메탈(7)은 상기 비트라인(2)의 단차로 인하여 굴곡이 심하게 형성된다.
제 4도는 제 2도의 B-B'선상의 구조단면도이다.
제 4도와 같이, 셀(Cell) 영역은 기판(4)과, 상기 기판(4)에 형성되는 활성층(5)과, 상기 활성층(5) 사이에 형성되는 게이트 전극(10)과, 상기 활성층(5)에 콘택되어 형성되는 커패 시터(11) 및 비트라인(2)과, 상기 커패시터(11)위에 형성되는 메탈(7) 라인으로 구성된다.
코어(Core)영역은 기판(4)위에 형성되는 게이트 전극(10)과, 상기 게이트 전극(10) 양측에 형성되는 메탈(7)라인으로 구성된다.
이때, 코어영역의 메탈(7)은 콘택의 골이 상당히 깊다.
그리고 상기 셀영역과 코어영역의 메탈(7)라인이 단차가 크게 나타난다.
그러나 이와 같은 종래의 센스 앰프의 구조에 있어서는 다음과 같은 문제점이 있었다.
첫째, 코어영역의 메탈라인 콘택이 골이 깊어 알루미늄 메탈의 경우는 공정단계에서 제대로 증착이 되지 않는다.
둘째, 셀영역과 코어영역의 단차가 매우 크므로 평탄화를 위한 공정마진(Margin)이 부족하다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 비트라인 사이에 평탄화용 비트라인 물질을 사용하여 메탈라인의 단차를 줄이는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 센스 앰프의 구조는 비트라인을 공유하는 센스 앰프에 있어서, 상기 기판에 일방향으로 형성되는 활성층과, 상기 활성층에 콘택되어 형성되는 비트라인 물질층과, 상기 활성층에 수직한 방향으로 상기 비트라인 물질층과 동일 단차를 갖도록 형성되는 비트라인과 상기 비트라인 물질층에 콘택되어 상기 활성층 위에 형성되는 메탈을 포함하여 구성됨을 특징으로 한다.
상기와 같이 본 발명의 센스 앰프의 구조를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 5도는 본 발명의 센스 앰프의 회로구성도이다.
제 5도와 같이, 1개의 센스 앰프(1)에 4개의 비트라인(2)이 공유하는 형태이고, 상기 비트라인(2)에 수직한 방향으로 워드라인(3)이 지나가며 연결된다.
그리고, 1개의 센스앰프가 리플렉트(Reflect)되도록 어레이시켜 구성한다.
제 6도는 본 발명의 센스 앰프의 레이아웃도이다.
제 6도와 같이, 기판에 일방향으로 형성되는 활성층(5)과, 상기 활성층(5)에 수직한 방향으로 형성되는 비트라인(2)과, 상기 활성층(5)에 비트라인 콘택(12)되어 상기 비트라인(2) 4개마다 건너서 형성되는 비트라인(2) 물질층과, 상기 비트라인(2) 물질층에 메탈 콘택(6)되어 상기 활성층(5)위에 형성되는 메탈(7)로 구성된다.
이때, 상기 비트라인 콘택(12)된 비트라인(2) 물질층은 상기 비트라인(2)과 동일한 물질인 폴리사이드 또는 텅스텐으로 형성된다.
상기 비트라인(2) 물질층은 상기 비트라인(2)과 동일한 단차를 가지며 상기 비트라인(2) 4개의 영역과 동일한 폭을 갖는다.
그리고, 상기 메탈(7)라인의 윗부분은 셀(Cell)영역이고 아랫부분은 코어(Core)영역이다.
제 7도는 제 6도의 A-A' 선상의 구조단면도이다.
제 7도와 같이, 기판(4)에 형성되는 활성층(5)과, 상기 활성층(5)위에 형성되는 산화막(8)과, 상기 산화막(8)위에 형성되는 비트라인(2)과, 상기 활성층(5)에 연결되도록 콘택되어 상기 비트라인(2)과 같은 높이로 상기 산화막(8)위에 형성되는 비트라인(2) 물질층과, 상기 비트라인(2)을 포함한 산화막(8) 전면에 형성되는 절연막(9)과, 상기 비트라인(2) 물질층과 연결되도록 콘택되어 상기 절연막(9)위에 형성되는 메탈(7)로 구성된다.
이때 , 상기 메탈(7)은 상기 비트라인(2) 물질층으로 인하여 평탄하게 형성된다.
제 8도는 제 6도의 B-B'선상의 구조단면도이다.
제 8도와 같이, 셀(Cell)영역은 기판(4)과, 상기 기판(4)위에 형성되는 게이트 전극(10)과, 상기 게이트 전극(10) 양측에 형성되는 활성층(5)과, 상기 활성층(5)에 콘택되어 형성되는 커패시터(11) 및 비트라인(2)과, 상기 커패시터(11)위에 형성되는 메탈(7)라인으로 구성된다.
또한, 코어(Core)영역은 기판(4)위에 형성되는 게이트 전극(10)과, 상기 게이트 전극(10) 양측의 기판(4)에 형성되는 활성층(5)과, 상기 활성층에 비트라인 콘택(12)되어 상기 비트라인(2)과 동일 높이로 형성되는 비트라인(2) 물질층과, 상기 비트라인(2) 물질층과 연결 되도록 메탈 콘택(6)되어 연결되는 메탈(7)라인으로 구성된다.
이때, 코어영역과 셀 영역의 메탈(7)은 상기 비트라인(2) 물질층으로 인하여 단차가 크지 않다.
이상에서 설명한 바와 같이, 본 발명의 센스 앰프의 구조에 있어서는 다음과 같은 효과가 있다.
비트라인과 동일한 단차의 비트라인 물질층을 형성함으로써, 산화막위에 형성되는 인터콘넥션 라인(Interconnection)이 평탄화가 되어 공정상의 마진(Margin)을 확보할 수 있다.
그리고, 셀영역과 코어영역간의 단차를 크게 줄일수 있어 신뢰성이 향상된다.
Claims (4)
- 비트라인을 공유하는 센스 앰프에 있어서, 상기 기판에 일방향으로 형성되는 활성층과, 상기 활성층에 콘택되어 형성되는 비트라인 물질층과, 상기 활성층에 수직한 방향으로 상기 비트라인 물질층과 동일 단차를 갖도록 형성되는 비트라인과 상기 비트라인 물질층에 콘택되어 상기 활성층위에 형성되는 메탈을 포함하여 구성됨을 특징으로 하는 센스 앰프의 구조.
- 제1항에 있어서, 비트라인 물질층은 폴리사이드 또는 텅스텐으로 형성됨을 특징으로 하는 센스 앰프의 구조.
- 제1항에 있어서, 비트라인 물질층은 활성층에 수직하게 배열되는 비트라인 4개마다 건너서 형성됨을 특징으로 하는 센스 앰프의 구조.
- 제1항에 있어서, 비트라인 물질층은 활성층에 수직하게 배열되는 비트라인 4개의 영역과 동일폭으로 형성됨을 특징으로 하는 센스 앰프의 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018036A KR100223919B1 (ko) | 1996-05-27 | 1996-05-27 | 센스 앰프의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018036A KR100223919B1 (ko) | 1996-05-27 | 1996-05-27 | 센스 앰프의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077621A KR970077621A (ko) | 1997-12-12 |
| KR100223919B1 true KR100223919B1 (ko) | 1999-10-15 |
Family
ID=19459832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960018036A KR100223919B1 (ko) | 1996-05-27 | 1996-05-27 | 센스 앰프의 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223919B1 (ko) |
-
1996
- 1996-05-27 KR KR1019960018036A patent/KR100223919B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077621A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378906A (en) | Dynamic random access memory having improved layout | |
| US5279989A (en) | Method for forming miniature contacts of highly integrated semiconductor devices | |
| KR920010904A (ko) | 반도체 기억회로 장치와 그 제조방법 | |
| KR910013555A (ko) | 반도체 기억장치 | |
| KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
| KR100683295B1 (ko) | 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계 | |
| KR100292594B1 (ko) | 반도체 메모리 장치 | |
| KR960030331A (ko) | 다층배선의 형성방법 | |
| JPH0745720A (ja) | 半導体記憶装置 | |
| KR100223919B1 (ko) | 센스 앰프의 구조 | |
| US5747843A (en) | Semiconductor memory device | |
| US5241495A (en) | Semiconductor memory | |
| US6028361A (en) | Method of manufacturing of semiconductor device having low leakage current | |
| KR100241203B1 (ko) | 반도체장치의 제조방법 | |
| EP0234741B1 (en) | Semiconductor memory device | |
| KR900002321A (ko) | 고저항층을 가지는 반도체장치 | |
| JP3618532B2 (ja) | 半導体記憶装置 | |
| JPH053326A (ja) | 浮遊ゲート型不揮発性半導体記憶装置 | |
| JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
| KR950004415A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH1022483A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2590900B2 (ja) | メモリ装置 | |
| JPH09167796A (ja) | 強誘電体記憶装置 | |
| JP2913750B2 (ja) | 半導体メモリ集積回路装置及びその製造方法 | |
| KR100200716B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |