KR100223332B1 - 반도체 소자의 금속배선 및 그 형성방법 - Google Patents
반도체 소자의 금속배선 및 그 형성방법 Download PDFInfo
- Publication number
- KR100223332B1 KR100223332B1 KR1019960021815A KR19960021815A KR100223332B1 KR 100223332 B1 KR100223332 B1 KR 100223332B1 KR 1019960021815 A KR1019960021815 A KR 1019960021815A KR 19960021815 A KR19960021815 A KR 19960021815A KR 100223332 B1 KR100223332 B1 KR 100223332B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal wiring
- aluminum alloy
- semiconductor device
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000001465 metallisation Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 42
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 238000009736 wetting Methods 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- ONJMCYREMREKSA-UHFFFAOYSA-N [Cu].[Ge] Chemical compound [Cu].[Ge] ONJMCYREMREKSA-UHFFFAOYSA-N 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 5
- 229910052786 argon Inorganic materials 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract 1
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum ions Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 도전층 상부에 층간절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 도전층의 콘택부분을 노출시키는 콘택홀을 형성한 다음, 전체표면상부에 금속장벽층과 젖음층을 각각 형성하고 금속배선층인 알루미늄합금을 증착하는 반도체소자의 금속배선 형성방법에 있어서, 반응로에 아르곤가스를 플로우시켜 플라즈마를 발생시키고 CVD와 스퍼터링을 실시하여 실리콘과 구리 및 게르마늄이 함유된 물질을 주입하여 상기 스퍼터링 공정을 연속적으로 실시하여 단차피복비로 인한 보이드의 유발을 방지하고 상기 금속배선층인 상기 게르마늄이 고용된 알루미늄합금의 EM 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제 1a 도 및 제 1b 도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
제 2 도는 본 발명의 실시에에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 명칭
11,31 : 반도체기판 13,33 : 층간절연막
15,35 : 금속장벽층 17,37 : 젖음층
19,39 : 금속배선층 30,50 : 콘택홀
41 : 보이드
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 도전층 상부에 금속배선을 형성시의 단차피복비를 개선하고 전자축퇴(Electro -Migration : 이하에서 EM 이라 함)에 대한 내성을 강화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법에 관한 것이다. 참고로, EM 이란 전자가 금속배선층인 알루미늄합금을 통해 이동할 때 알루미늄이온과 충돌하여 전자의 운동량이 알루미늄이온에 전달됨으로써 전자의 흐름방향으로 알루미늄의 질량흐름(mass flux)이 생기는 현상을 말하는 것으로, 다수의 결정입계를 갖는 결정구조, 즉 알루미늄등의 금속원자에서 발생할 가능성이 크다. 그리고, 상온부근의 온도에서 발생하기 쉽다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착(Physical Vapor Deposition, 이하에서 PVD 라 함) 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
제1a도 및 제1b도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판이나 금속층인 도전층(31) 상부에 층간절연막(33)을 형성하고, 콘택마스크(도시안됨)를 이용하여 상기 도전층의 예정된 부분을 노출시키는 콘택홀(50)을 형성한다.
그리고, 상기 구조의 전표면에 상기 도전층(31)과 접속되는 금속장벽층(35)을 소정두께 형성하고 상기 금속장벽층(35)은 티타늄/티타늄질화막의 적층구조로 형성된 것으로, 상기 티타늄막은 콘택홀(50)의 저항을 감소시켜주는 역할을 하고, 상기 티타늄질화막은 후속공정으로 형성되는 금속배선층(도시안됨)과 하부의 도전층 간의 확산으로 인한 접합불량을 방지하기 위한 확산방지막의 역할을 한다.
그리고, 상기 젖음층(37)은 상기 금속장벽층(35)이나 상기 금속배선층보다 높은 표면 에너지를 가져 금속배선층으로 사용되는 알루미늄합금의 젖음성(wetting)을 향상시킨다. (제1a도)
그 다음에, 전체표면상부에 금속배선층(39)을 PVD 방법으로 형성한다. 이때, 금속배선층(39)은 알루미늄합금으로 형성한다.
그러나, 상기 PVD에 의한 알루미늄합금 형성방법은 단차피복피 특성이 열악하여 상기 콘택홀(50)이나 비아홀의 완전매립이 어려워, 콘택홀(50)의 내부에 보이드(41)를 유발하는 오버행 (over hang) 현상이 발생하기 쉽다. 여기서, 상기 보이드(41)는 접합저항을 증가시키고, 접합저항이 불균일하게되며, 단선을 유발할 수 있다. 그리고, 상기 비아홀은 금속배선층에 다른 금속배선층을 콘택시키기 위하여 형성한 콘택홀을 말한다.
한편, 상기 금속배선층(39)으로 사용되는 알루미늄합금은 EM에 대한 내성을 강화시키기 위하여 알루미늄에 실리콘이나 구리를 첨가하거나 실리콘과 구리를 첨가하여 형성한다.
그러나, 상기 알루미늄합금 역시 저온 상태에서 다수의 결정립이 존재하여 EM 에 대한 내성이 약하기 때문에 약 500 ℃ 정도의 온도에서 열처리하여 상기 저온 상태에서의 결정립을 성장시킴으로써 결정립계의 수를 감소시켜 EM에 대한 내성이 강화된다.
이때, 상기 결정립을 성장시키기위한 고온 열처리공정은 알루미늄합금이 하부의 도전층, 예를들면 반도체기판에 전기적으로 접속되어 있는 접합영역을 통하여 상호 침투하여 접합을 파괴하는 접합파괴 ( junction spiking ) 현상이 일어난다. 이로인하여, 상기 고온 열처리공정을 이용한 결정립계 수의 감소는 어렵게 되어 결과적으로 EM에 대한 내성이 약한 알루미늄합금을 사용할 수 밖에 없었다.
그로인하여, 종래기술에 의한 반도체소자의 금속배선 형성방법은 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, PVD 방법에 화학기상증착(Chemical Vapor Deposition, 이하에 CVD 라 함) 방법을 응용하여 보다 우수한 EM 특성을 가질 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 형성방법의 특징은,
도전층 상부에 콘택홀을 구비하는 층간절연막을 형성하고, 전체표면상부에 금속장벽층과 젖음층을 각각 형성하고 금속배선층인 알루미늄합금을 증착하는 반도체소자의 금속배선 형성방법에 있어서,
상기 알루미늄 합금층을 al의 스퍼터링과, 게르마늄과 구리 및 실리콘을 포함하는 소스 가스를 사용한느 플라즈마 CVD 방법을 동시에 진행하여 게르마늄과 구리 및 실리콘을 포함하는 알루미늄합금층을 형성하는 공정을 포함하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명의 실시에에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판이나 금속층인 도전층(11) 상부에 층간절연막(13)을 형성하고, 콘택마스크(도시안됨)를 이용하여 상기 도전층(11)을 예정된 부분을 노출시키는 콘택홀(30)을 형성한다.
그리고, 상기 도전층(11)에 접속되는 금속장벽층(15)을 소정두께 형성하고 상기 금속장벽층(15) 상부에 젖음층(17)을 소정두께 형성한다.
이때, 상기 금속장벽층(15)은 티타늄/티타늄질화막의 적층구조로 형성된 것으로, 상기 티타늄막은 콘택홀(30)의 저항을 감소시켜주는 역할을 한다. 그리고, 상기 티타늄질화막은 후속공정으로 형성되는 금속배선층(도시안됨)과 하부의 도전층 간의 확산으로 인한 접합불량을 방지하기 위한 확산방지막의 역할을 한다.
그리고, 상기 젖음층(17)은 상기 금속장벽층(15)이나 상기 금속배선층보다 높은 표면 에너지를 가져 상기 금속배선층으로 사용되는 알루미늄합금의 젖음성(wetting)을 향상시킨다.
그 다음에, 전체표면상부에 실리콘, 구리 및 게르마늄이 함유된 알루미늄합금을 소정두께 증착하여 금속배선층(19)을 형성한다.
여기서, 상기 금속배선층(19)인 게르마늄이 고용된 알루미늄합금은, 상온~500℃ 정도의 온도, 1~20mTorr 정도의 압력의 반응로에 아르곤 가스를 플로우시켜 플라즈마를 발생시키고, 1~15kW 정도의 전력으로 통상의 스퍼터링을 실시하여 0.1 ~ 2 % 정도의 무게비로 실리콘과 구리가 각각 함유된 제1알루미늄합금층 100~900Å 정도로 증착한 다음, 연속적으로 상기 반응로에 게르마늄이 함유된 물질을 추가적으로 소정량 주입하여 스퍼터링공정을 실시하여 제2알루미늄합금층을 형성함으로써 제1알루미늄합금층과 제2알루미늄합금층으로 형성한다.
이때, 상기 소정량의 게르마늄이 함유된 물질인 GeH4가스를 5~40SCCM 의 유량으로 주입하는 경우는 게르마늄이 0.1~2 퍼센트 정도의 무게비로 포함된 200~10000Å 두께 정도의 금속배선층(19)인 게르마늄이 고용된 알루미늄합금이 형성된다. 상기의 방법은 PVD와 플라즈마를 이용한 CVD 방법을 함께 실시하는 것이다.
한편, 상기 반응로에 주입하는 GeH4가스는 상기 반응로 내의 온도와 아르곤 플라즈마에 의해 일부가 게르마늄과 수소로 분해되고, 이중 게르마늄은 스퍼터링된 제1알루미늄합금층과 결합하여 상기 하부층상에 실리콘과 구리가 함유되어 증착된 제1알루미늄합금층 상부에 증착되기도 하며, 이 상부에 스퍼터링된 제2알루미늄합금층이 다시 증착된다. 따라서, 상기 하부층 전면에 증착되는 증착물은 알루미늄합금에 게르마늄이 고용된 형태의 조성을 갖는 알루미늄합금이 된다.
상기 게르마늄이 포함된 알루미늄합금은 종래의 알루미늄합금에 비해 용융점이 낮고 유동성이 우수하며, 상기 하부층에 증착되는 과정에서 알루미늄합금 표면에 도달한 게르마늄이 알루미늄합금과 반응하면서 알루미늄합금을 끌어당기는 힘이 작용하므로 증착시 그 단차피복비가 크게 개선된다.
그로인하여, 배선 형성시 콘택홀 및 비아홀의 매립을 용이하게 하고 보이드를 크게 줄일수 있어 반도체소자의 신뢰성을 크게 향상시킬 수 있다. 또한, 상기 게르마늄이 고용된 알루미늄합금은 종래의 알루미늄합금보다 EM에 대한 강한 내성을 갖는다.
본 발명은 다른 실시예는 다음과 같다.
먼저, 금속장벽층과 젖음층등의 하부층을 형성하지 않고 형성할 수 있다. 그리고, 처음부터 게르마늄을 함유하는 물질을 반응로에 주입하며 알루미늄합금을 증착하여 금속배선층 전체를 게르마늄이 고용된 알루미늄합금으로 형성할 수 있다. 그리고, 상기 알루미늄 합금의 조성을 달리하거나 알루미늄 합금 이외의 다른 배선재료를 사용하거나 상기 반응로에 주입하는 물질을 다른 물질로 대체하여 본 발명을 실시할 수 있다.
상기한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 종래의 PVD 방법에 화학물질을 첨가하여 CVD 를 동시에 진행하는 방법으로 게르마늄이 함유된 알루미늄합금으로 금속배선층을 형성하여 EM 특성을 향상시키고 보이드의 유발을 방지함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (1)
- 도전층 상부에 콘택홀을 구비하는 층간절연막을 형성하고, 전체표면상부에 금속장벽층과 젖음층을 각각 형성하고 금속배선층인 알루미늄합금을 증착하는 반도체소자의 금속배선 형성방법에 있어서,상기 알루미늄 합금층을 al의 스퍼터링과 게르마늄 구리 및 실리콘을 포함하는 소스 가스를 사용하는 플라즈마 CVD 방법을 동시에 진행하여 게르마늄과 구리 및 실리콘을 포함하는 알루미늄합금층을 형성하는 반도체소자의 금속배선 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021815A KR100223332B1 (ko) | 1996-06-17 | 1996-06-17 | 반도체 소자의 금속배선 및 그 형성방법 |
| DE19722113A DE19722113A1 (de) | 1996-06-17 | 1997-05-27 | Metallverdrahtung für Halbleiterbauelemente und Verfahren zum Bilden derselben |
| JP9159288A JP2867996B2 (ja) | 1996-06-17 | 1997-06-03 | 半導体素子の金属配線形成方法 |
| GB9712754A GB2314457A (en) | 1996-06-17 | 1997-06-17 | Metal wiring of semiconductor devices and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021815A KR100223332B1 (ko) | 1996-06-17 | 1996-06-17 | 반도체 소자의 금속배선 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005447A KR980005447A (ko) | 1998-03-30 |
| KR100223332B1 true KR100223332B1 (ko) | 1999-10-15 |
Family
ID=19462127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960021815A KR100223332B1 (ko) | 1996-06-17 | 1996-06-17 | 반도체 소자의 금속배선 및 그 형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2867996B2 (ko) |
| KR (1) | KR100223332B1 (ko) |
| DE (1) | DE19722113A1 (ko) |
| GB (1) | GB2314457A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019170A (ko) * | 2002-08-26 | 2004-03-05 | 삼성전자주식회사 | 알루미늄 콘택의 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158916A (ja) * | 1982-03-16 | 1983-09-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JPH04209572A (ja) * | 1990-12-07 | 1992-07-30 | Nec Corp | 半導体装置 |
| US5358616A (en) * | 1993-02-17 | 1994-10-25 | Ward Michael G | Filling of vias and contacts employing an aluminum-germanium alloy |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
-
1996
- 1996-06-17 KR KR1019960021815A patent/KR100223332B1/ko not_active IP Right Cessation
-
1997
- 1997-05-27 DE DE19722113A patent/DE19722113A1/de not_active Ceased
- 1997-06-03 JP JP9159288A patent/JP2867996B2/ja not_active Expired - Fee Related
- 1997-06-17 GB GB9712754A patent/GB2314457A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040019170A (ko) * | 2002-08-26 | 2004-03-05 | 삼성전자주식회사 | 알루미늄 콘택의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2314457A (en) | 1997-12-24 |
| DE19722113A1 (de) | 1997-12-18 |
| GB9712754D0 (en) | 1997-08-20 |
| JP2867996B2 (ja) | 1999-03-10 |
| JPH1070087A (ja) | 1998-03-10 |
| KR980005447A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| KR19990083124A (ko) | 상호 접속 구조 및 그 형성 방법 | |
| JPH10163132A (ja) | 半導体装置の金属配線およびその形成方法 | |
| KR100223332B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JPH1032248A (ja) | タングステン膜形成法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100633685B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100919378B1 (ko) | 반도체 소자의 금속 배선 및 이의 형성 방법 | |
| KR100454629B1 (ko) | 반도체소자의도전배선형성방법 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| KR100275331B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100289685B1 (ko) | 반도체디바이스의금속배선방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0168162B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20080062563A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990006109A (ko) | 베리어 금속 증착 방법 | |
| KR19990006108A (ko) | 베리어 금속 증착 방법 | |
| KR101096444B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010061789A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100529382B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |