KR100220120B1 - 적층형 부온도 계수 서미스터 - Google Patents
적층형 부온도 계수 서미스터 Download PDFInfo
- Publication number
- KR100220120B1 KR100220120B1 KR1019960037967A KR19960037967A KR100220120B1 KR 100220120 B1 KR100220120 B1 KR 100220120B1 KR 1019960037967 A KR1019960037967 A KR 1019960037967A KR 19960037967 A KR19960037967 A KR 19960037967A KR 100220120 B1 KR100220120 B1 KR 100220120B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- electrode
- hole
- thermistor
- printed
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
본 발명에서는 그린 시트에 구멍을 형성함으로써 서미스터의 외부 전극 인쇄시에 내부 전극과 외부 전극이 연결되도록 하였다. 또한, 한 번의 스크린 인쇄로 두 단자를 동시에 형성시킬 수 있고, 수 백, 수 천개 소자의 외부 전극을 동시에 인쇄할 수 있기 때문에 대량 생산이 용이하다. 그린 시트 절단 시 구멍을 반으로 절단함으로써 서미스터 한 개당 한 개의 구멍으로 충분하다. 내부 전극과 외부 전극, 그린 시트를 동시에 소성하기 때문에 한 번의 소성으로 완제품을 만들 수 있다.
Description
본 발명은 종래에 외부 전극 인쇄시 개개의 소자를 일일이 인쇄하고 전극을 열처리하기 때문에 양산성이 떨어지는 문제를 해결하기 위하여 그린 시트에 구멍을 형성하고, 이 구멍을 통해서 한 번의 스크린 인쇄로 수 백, 수 천개 소자의 외부 전극을 동시에 형성시킴으로써 한 번의 소결로 적층형 서미스터를 제조할 수 있는 방법을 제공하기 위한 것이다.
본 발명은 적층형 부 온도 계수 서미스터에 관한 것이다.
표면 실장형 부 온도 계수 서미스터는 외부 전극형과 내부 전극형으로 나뉘어지는데, 도6과 같은 내부 전극형은 전극과 외기의 접촉이 없어 경시 안정성이 좋기 때문에 내부 전극을 가지는 적층형이 선호되고 있다.
이와 같은 적층형 서미스터를 제조하는 방법은 다음과 같다.
Mn, Ni, Co, Fe, Al, Cu 등 전이 금속의 산화물 분말을 혼합하여 적당한 온도에서 하소한 후 미분쇄를 실시한다. 바인더(binder), 분산제, 이형제, 소포제 등을 적당량 함유하는 슬러리를 만든 후 테잎 캐스팅을 통하여 일정 두께의 그린 시트를 만든다. 위와 같은 그린 시트를 적당한 크기로 절단하고, 도1에서와 같이 해당 그린 시트(11) 위에 내부 전극(12)을 스크린 인쇄한다.
인쇄된 그린 시트(11) 위에 인쇄되지 않은 또 다른 그린 시트(11')를 덮은 후 적당한 열을 가하고, 0.5톤/㎠의 압력으로 눌러 적층을 한다. 적층된 그린 시트(11, 11')를 도1의 점선을 따라 절단한 후 1100℃ 내지 1200℃ 사이에서 소결한다.
소결체의 양단에 전극 물질을 딥 코팅하고 열처리 한 후 Ni층과 Sn/Pb층을 도금하면 도6가 같이 외부 전극(13)이 형성되어 적층형 서미스터가 완성된다.
따라서, 본 발명은 이와 같이 종래에 외부 전극 인쇄시 개개의 소자를 일일이 인쇄하고 전극을 열처리하기 때문에 양산성이 떨어지는 문제를 해결하기 위하여 그린 시트에 구멍을 형성하고, 이 구멍을 통해서 한 번의 스크린 인쇄로 수 백, 수 천개 소자의 외부 전극을 동시에 형성시킴으로써 한 번의 소결로 적층형 서미스터를 제조할 수 있는 방법을 제공하기 위한 것이다.
도1은 일반적인 그린 시트에 전극을 인쇄한 상태를 보여 주기 위한 평면도이다.
도2는 본 발명에 따른 그린 시트에 전극과 구멍을 형성시킨 상태를 보여주기 위한 평면도이다.
도3은 본 발명에 따라 완성된 서미스터를 바로 세운 상태를 보여 주기 위한 사시도이다.
도4는 도3의 서미스터를 뒤집은 상태를 보여 주기 위한 사시도이다.
도5는 도3의 서미스터의 단면도이다.
도6은 종래의 서미스터의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11, 11', 21 : 그린시트 12, 13, 23 : 전극
24 : 구멍
본 발명은 통상의 방법으로 제조된 그린 시트 상에 일정한 방향 및 간격으로 나란하게 다수의 구멍을 형성하고, 상기 구멍이 형성된 라인을 따라서 외부 전극을 인쇄하여 상기 구멍을 통해서 상기 그린 시트의 밑면까지 전극이 인쇄될 수 있도록 한 다음 별도로 내부 전극이 인쇄된 통상의 그린 시트 위에 적층한 후 상기 구멍을 가로지르는 형태로 상기 그린 시트를 일정 크기로 절단하고 상기 그린 시트들을 동시에 1100 내지 1200℃에서 소결처리하여서 되는 적층형 부 온도 계수 서미스터의 제조 방법인 것이다.
이와 같은 본 발명을 첨부한 도면에 의거하여 더욱 상세히 설명하면 다음과 같으며, 종래 기술과 동일한 부품에 대해서는 동일 부호를 사용하기로 한다.
본 발명은 통상의 방법으로 제조된 일정 크기의 그린 시트에 구멍을 일렬로 나란하게 형성시켜서 이 구멍을 통해서 내부 전극과 외부 전극이 연결되도록 한 후 상기 내부 전극, 외부 전극 그리고 그린 시트를 동시에 소성하여서 제조되는 적층형 부 온도 계수 서미스터인 것이다.
그 제조방법은 다음과 같다.
Mn, Ni, Co, Fe, Al, Cu 등의 전이 금속을 적당량 볼밀을 이용하여 혼합하고, 건조, 해쇄한 후 하소한다. 하소 분말을 미분쇄하고, 바인더, 이형제, 소포제, 분산제 등을 혼합하여 슬러리를 만든다. 테잎 캐스팅법을 통하여 일정 두께의 그린 시트를 만들고, 적당한 크기로 절단한다.
적당한 크기의 그린 시트(11) 위에 도1과 같이 전극(12)을 인쇄한다. 또 한 장의 그린 시트(21)는 도 2의 부호 24로 나타낸 바와 같이 일정한 방향 및 간격으로 나란하게 다수의 구멍을 형성한 후 상기 구멍들을 따라서 전극 물질을 인쇄한다.
이때, 전극 물질의 일부는 상기 구멍(24) 속으로 흘러 들어 그린 시트의 뒷면에도 일부 인쇄되게 된다.
이어서, 도1의 내부 전극이 인쇄된 그린 시트(11)의 앞면과 도2의 그린 시트(21)의 뒷면이 서로 마주 보게 겹친 후 0.5톤/㎠의 압력과 적당한 열을 가해 적층한다. 이와 같이 적층하면 도1의 그린 시트(11) 위에 인쇄한 전극(12)은 두 장의 그린 시트(11, 21)에 의해 외기와 차단된 내부 전극이 되고, 도2에서 그린 시트(21) 상에 인쇄된 전극(23)은 외부 전극이 된다.
적층 시 구멍(24)을 통해서 흘러 들어가서 뒷면까지 인쇄된 전극 물질에 의하여 상기 내부 전극(12)과 외부 전극(23)이 연결된다.
이와 같이 형성된 적층체를 도2에 나타낸 점선을 따라 상기 구멍(24)을 가로지르는 형태로 절단하면 도3과 도4와 같은 형태가 된다. 이러한 칩을 1100℃ 내지 1200℃에서 소결하면 내부 도5에서와 같이 적층된 그린 시트(11, 21)에서 내부 전극(12)과 외부 전극(23)이 구멍(24)을 통해서 연결된 적층형 부 온도계수 서미스터가 제조되게 된다.
도3은 본 발명에 따라 제조된 적층형 서미스터를 바로 세운 모습을 나타낸 사시도이고, 도4는 도3의 서미스터를 뒤집은 형태를 나타낸 사시도이다.
상기에서 구멍(24)의 형태는 원형, 타원형, 사각형 등이 모두 가능하다. 완전한 원형의 경우 절단시 절단 오차에 의해 연결 구멍의 폭이 달라질 수 있다. 심한 경우 내부 전극와 외부 전극간에 단선이 될 가능성도 배제할 수 없다. 따라서, 완전한 원형 보다는 타원형 또는 찌그러진 원형으로 구멍을 형성시키면 절단 오차에도 불구하고 구멍의 폭이 일정하게 유지되고 내부 전극과 외부 전극이 연결선을 충분히 확보할 수 있다. 또한 절단 후 구멍의 형태가 아치형이 되어 구조적으로도 안정하다.
종래의 방법에 의하면 외부 전극을 형성시키기 위해 매우 작은 소결체의 한 쪽 끝을 일일이 딥 코팅하고 건조시킨 후 반대쪽을 딥 코팅하고 다시 건조시키고 열처리를 해야 하는 번거로움이 있었다.
본 발명에서는 그린 시트에 구멍을 형성하고 스크린 인쇄를 통하여 외부 전극을 일괄 인쇄함으로써 한 번 인쇄로 많은 외부 전극을 동시에 형성시킬 수 있다. 그린 시트 절단 시 구멍의 중앙을 절단함으로써 서미스터 한 개당 한 개의 구멍으로 충분하다.
또한, 내부 전극, 외부 전극, 그린 시트를 동시 소성함으로써 한 번의 소성으로 완제품을 만들 수 있다.
Claims (1)
- 통상의 방법으로 제조된 그린 시트(21) 상에 일정한 방향 및 간격으로 나란하게 다수의 구멍(24)을 형성하고, 상기 구멍(24)이 형성된 라인을 따라서 전극 물질(23)을 인쇄하여 상기 구멍(24)을 통해서 상기 그린 시트(21)의 밑면까지 전극물질(23)이 인쇄될 수 있도록 한 다음 별도로 전극(12)이 인쇄된 통상의 그린 시트(11) 위에 적층한 후 상기 구멍(24)을 가로지르는 형태로 상기 그린 시트(11, 21)들을 일정 크기로 절단하고 상기 그린 시트(11, 21)들을 동시에 1100 내지 1200℃에서 소결처리하여서 되는 것을 특징으로 하는 적층형 부 온도 계수 서미스터의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960037967A KR100220120B1 (ko) | 1996-09-03 | 1996-09-03 | 적층형 부온도 계수 서미스터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960037967A KR100220120B1 (ko) | 1996-09-03 | 1996-09-03 | 적층형 부온도 계수 서미스터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980019741A KR19980019741A (ko) | 1998-06-25 |
KR100220120B1 true KR100220120B1 (ko) | 1999-09-01 |
Family
ID=19472582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960037967A KR100220120B1 (ko) | 1996-09-03 | 1996-09-03 | 적층형 부온도 계수 서미스터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100220120B1 (ko) |
-
1996
- 1996-09-03 KR KR1019960037967A patent/KR100220120B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980019741A (ko) | 1998-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6605856B2 (en) | Thermister chips | |
US6008717A (en) | NTC thermistor elements | |
JP3423569B2 (ja) | 積層電子部品とその特性調整方法 | |
KR100220120B1 (ko) | 적층형 부온도 계수 서미스터 | |
JPH0669057A (ja) | 積層チップインダクタの製造方法 | |
JP2001217126A (ja) | 積層インダクタ | |
JPS59132604A (ja) | 積層型インダクタ | |
JPH09153430A (ja) | チップ状回路部品とその製造方法 | |
JP3554775B2 (ja) | 積層型コイル部品 | |
JP2518757B2 (ja) | 積層インダクタンス素子の製造方法 | |
JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP2938631B2 (ja) | 積層セラミックインダクタの製造方法 | |
KR100220119B1 (ko) | 적층형 칩 부온도 계수 서미스터 소자 | |
JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 | |
JPH0669039A (ja) | 積層セラミック電子部品およびその製造方法 | |
JPH0618140B2 (ja) | 積層チップインダクタの製法 | |
JPH10241997A (ja) | 積層複合電子部品 | |
JPS6152969B2 (ko) | ||
JPH10135007A (ja) | チップ型サーミスタ | |
JPH0423307Y2 (ko) | ||
JPH03252107A (ja) | フェライトチップ状電子部品及びその製造方法 | |
JPH0618141B2 (ja) | 積層チップインダクタの製造方法 | |
KR100243359B1 (ko) | 적층형 페라이트 인덕터 및 그 제조방법 | |
JPH03145110A (ja) | チップ部品の製造方法 | |
JPH0555045A (ja) | チツプインダクタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020619 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |