KR100219608B1 - 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 - Google Patents
디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 Download PDFInfo
- Publication number
- KR100219608B1 KR100219608B1 KR1019960029849A KR19960029849A KR100219608B1 KR 100219608 B1 KR100219608 B1 KR 100219608B1 KR 1019960029849 A KR1019960029849 A KR 1019960029849A KR 19960029849 A KR19960029849 A KR 19960029849A KR 100219608 B1 KR100219608 B1 KR 100219608B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- bits
- input
- output
- input bit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1469—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof modulation code with one or more merging bits between consecutive codewords
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Abstract
디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법을 개시한다.
입력되는 비트를 구분하기 위해 3비트 및 6비트를 별도로 설정하는 단계; 현재 입력된 비트의 유무를 판단하는 입력비트유무 판단단계; 상기 입력비트유무 판단단계에서 판단된 입력비트가 6비트로 설정된 것이면 제1변조를 수행하는 제1변조 수행단계; 및 상기 입력비트유무 판단단계에서 판단된 입력비트가 3비트로 설정된 것이면 제2변조를 수행하는 제2변조 수행단계를 포함한다.
따라서, 최소시간간격이 4T로 회절한계에 도달해 있는 광기록에 있어서 타 변조코드에 비해서 높은 분해능을 제공하여 정보밀도가 높고, 변복조가 용이한 효과를 제공한다.
Description
본 발명은 디지탈 신호전송 및 기록/재생시에 적용되는 신호변조에 관한 것으로서, 특히 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법에 관한 것이다.
광기록 미디어, 자기기록 미디어 등의 디지탈 방식의 기록 미디어에 사용되는 기록 및 재생시 변조방식으로는 여러가지의 종류가 있다. 그 대표적인 변조방식으로는 MFM(Modified FM)이 사용되고 있다.
이러한 변조방식은 각기 컴팩트 디스크, 1세대 광자기 디스크, 2세대 재기록형 광디스크에 각각 사용되었다. 광디스크 변조방식의 특징을 살펴보면 피크(peak) 위치를 검출하는지 또는 마크(mark)의 에지(edge)를 검출하는지에 따라 피크/에지 검출법으로 나뉘어진다. 이러한 피크 또는 에지간의 최소 및 최대시간간격이 재생신호의 기록밀도와 관련된 분해능, 지터등의 마진을 결정하는 변조코드의 중요한 특성치이며 연속되는 '0'의 수 제한(RLL)로 표현된다. 또한, 입력되는 입력비트수와 출력되는 출력비트수의 비율 즉, 변환비가 기록밀도를 결정하는 중요한 변수이다. 또한, 입력비트수가 가변이냐 또는 그렇지 않냐의 여부도 중요한 변수가 된다. 이외에도 에러전파 길이등이 중요한 특성이 된다.
1세대 광자기 디스크에 사용된 종래의 변조방식 RLL(2,7)은 피크 검출시에 사용되는 변조방식으로 에지 검출법에 사용하기에는 지터마진이 상대적으로 작다. 이를 개선한 방식이 RLL(1,7) 변조방식인데 최소마크 크기를 11% 줄이므로서 동일한 용량과 검출창의 크기를 33% 향상시켜 큰 지터마진을 확보할 수 있었다. 그러나, RLL(1,7) 변조방식은 변조 및 복조가 까다로운 문제점을 가지고 있다.
상술한 바와 같은 종래의 연속 0 제한 변조방식은 최소시간간격이 2T, 3T로 회절한계에 달해 있는 광기록의 경우 분해능과 관련되어 기록밀도가 상대적으로 낮은 문제점을 가지고 있다.
본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 기록/재생 밀도를 향상시키기 위한 신호변조방법을 제공함에 있다.
도 1은 본 발명에 따른 신호변조방법을 설명하기 위한 흐름도이다.
상술한 바와 같은 목적을 달성하기 위한 신호변조방법은
입력되는 비트를 구분하기 위해 3비트 및 6비트를 별도로 설정하는 단계;
상기 3비트는 '000', '001', '010', '011', '100', '101', '110', '111'를 설정하고, 6비트는 '100000', '100110', '100111', '101000', '101001', '101110', '101111', '110000', '110110', '110111', '111000', '111001', '111110', '111111'를 설정함을 특징으로 하고,
현재 입력된 비트의 유무를 판단하는 입력비트유무 판단단계;
상기 입력비트유무 판단단계에서 판단된 입력비트가 6비트로 설정된 것이면 제1변조를 수행하는 제1변조 수행단계;
상기 제1변조 수행단계는 입력된 비트가 '100000'이면, 출력비트를 '0000000 1000XXX'로 하고, 입력된 비트가 '100110'이면, 출력비트를 '0000001 0000XXX(ABCDEFG HIJKLMN)'로 하고, 입력된 비트가 '100111'이면, 출력비트를 '0000001 0001000'로 하고, 입력된 비트가 '101000'이면, 출력비트를 '0000000 01000XX'로 하고, 입력된 비트가 '101001'이면, 출력비트를 '0000000 001000X'로 하고, 입력된 비트가 '101110'이면, 출력비트를 '0010001 0001000'로 하고, 입력된 비트가 '101111'이면, 출력비트를 '0010001 0000XXX'로 하고, 입력된 비트가 '110000'이면, 출력비트를 '0100001 0001000'로 하고, 입력된 비트가 '110110'이면, 출력비트를 '0100001 0000XXX'로 하고, 입력된 비트가 '110111'이면, 출력비트를 '0100010 0001000'로 하고, 입력된 비트가 '111000'이면, 출력비트를 '0100010 0000XXX'로 하고, 입력된 비트가 '111001'이면, 출력비트를 '0100010 001000X'로 하고, 입력된 비트가 '111110'이면, 출력비트를 '1000001 0001000'로 하고, 입력된 비트가 '111111'이면, 출력비트를 '1000001 0000XXX'로 함을 특징으로 하고,
상기 입력비트유무 판단단계에서 판단된 입력비트가 3비트로 설정된 것이면 제2변조를 수행하는 제2변조 수행단계;
상기 제2변조 수행단계는 입력된 비트가 '000'이면, 출력비트를 '1000000'로 하고, 입력된 비트가 '001'이면, 출력비트를 '0100000'로 하고, 입력된 비트가 '010'이면, 출력비트를 '0010000'로 하고, 입력된 비트가 '011'이면, 출력비트를 '0001000'로 하고, 입력된 비트가 '100'이면, 출력비트를 '0000100'로 하고, 입력된 비트가 '101'이면, 출력비트를 '0000010'로 하고, 입력된 비트가 '110'이면, 출력비트를 '1000100'로 하고, 입력된 비트가 '111'이면, 출력비트를 '1000010'로 함을 특징으로 한다.
상기 제1변조의 머징비트(X, XX, XXX)는 여러 가지 방법으로 결정될 수 있는데 가장 간단하게 하려면
"X = 0, XX = 00, XXX = 000" 임이 바람직하다.
또한, RLL(3, 15)를 만족하는 가장 간단한 결정법으로 상기 제1변조의 머징비트(X)는 다음에 출력되는 비트가 '100', '010', '001'이면 "X = 0"이고 , 그렇지 않으면 "X = 1"이며, 머징비트(XX)는 다음에 출력되는 비트가 '10', '01'이면 "XX = 00"이고, 그렇지 않으면 "X = 10"이며, 머징비트(XXX)는 다음에 출력되는 비트가 "1"이면 "XXX = 000"이고, 그렇지 않으면 "XXX = 100"임이 바람직하다.
머징비트로 DC 성분을 최소화하기 위해서 상기 제1변조의 머징비트(X, XX, XXX)는
X = 0 or 1,
XX = 00 or 01 or 10
XXX = 000 or 001 or 010 or 100
으로써, 현재 머징비트의 출현으로부터 다음 머징비트의 출현까지의 연속하는 '0'의 수를 합산하여 연속하는 '0'의 수가 15개가 넘지 않도록 가변비트를 선택함이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
본 발명은 8개의 3비트를 입력하여 7비트를 출력하는 주변환 코드와 6비트를 입력하여 14비트를 출력하는 부변환 코드를 변조하며, 연속되는 '0'의 수가 3개에서 15개까지 허용하는 RLL(3, 15) 변조법이다.
표 1에서 변조코드를 보인다.
주 변 환 표 (제2변조) | |||
입 력 비 트 | 출 력 비 트 | ||
abc def | ABCDEFG HIJKLMN | ||
1 | 000 | 1000000 | |
2 | 001 | 0100000 | |
3 | 010 | 0010000 | |
4 | 011 | 0001000 | |
5 | 100 | 0000100 | |
6 | 101 | 1000100 | |
7 | 110 | 1000010 | |
8 | 111 | ||
부 변 환 표 (제1변조) | 머징비트 결정법 | ||
9 | 100 000 | 0000000 1000XXX | * X는 머징비트 X = 0 or 1 XX = 00 or 01 or 10 XXX = 000 or 001 or 010 or 100 |
10 | 100 110 | 0000001 0000XXX | |
11 | 100 111 | 0000001 0001000 | |
12 | 101 000 | 0000000 01000XX | |
13 | 101 001 | 0000000 001000X | |
14 | 101 110 | 0010001 0001000 | |
15 | 101 111 | 0010001 0000XXX | |
16 | 110 000 | 0100001 0001000 | |
17 | 110 110 | 0100001 0000XXX | |
18 | 110 111 | 0100010 0001000 | |
19 | 111 000 | 0100010 0000XXX | |
20 | 111 001 | 0100010 001000X | |
21 | 111 110 | 1000001 0001000 | |
22 | 111 111 | 1000001 0000XXX |
상기 표 1에서 'X'는 머징비트이다. 상기에 기재된 바와 같이 머징비트 'X'는 '0' 또는 '1'이고, 'XX'는 '00' 또는 '01' 또는 '10'이며, 'XXX'는 '000' 또는 '001' 또는 '010' 또는 '100'이다.
도 1은 본 발명에 따른 신호변조방법을 설명하기 위한 흐름도이다.
먼저, 입력비트와 출력비트를 명명한다.(100단계)
입력비트는 a, b, c, d, e, f 로 명명하고, 출력비트는 A, B, C, D, E, F, G, H, I, J, K, L, M, N 로 명명한다.
입력되는 비트를 구분하기 위해 3비트 및 6비트를 별도로 설정한다(102단계).
3비트는 '000', '001', '010', '011', '100', '101', '110', '111'를 설정하고, 6비트는 '100000', '100110', '100111', '101000', '101001', '101110', '101111', '110000', '110110', '110111', '111000', '111001', '111110', '111111'를 설정한다.
현재 입력된 비트의 유무를 판단한다.(104단계)
입력되는 비트의 수는 3비트 또는 6비트인 가변 입력비트 방식이다. 입력되는 비트가 없으면 소정의 초기상태로 간다.
상기 104단계에서 판단된 입력비트가 6비트로 설정된 것인가를 판단한다.(106단계)
상기 106단계에서 판단된 입력비트가 6비트로 설정된 것이면 제1변조를 수행한다.(108단계)
즉, 입력된 비트가 '100000(abcdef)'이면, 출력비트를 '0000000 1000XXX(ABCDEFG HIJKLMN)'로 한다. 또한, 입력된 비트가 '100110(abcdef)'이면, 출력비트를 '0000001 0000XXX(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '100111(abcdef)'이면, 출력비트를 '0000001 0001000(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '101000(abcdef)'이면, 출력비트를 '0000000 01000XX(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '101001(abcdef)'이면, 출력비트를 '0000000 001000X(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '101110(abcdef)'이면, 출력비트를 '0010001 0001000(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '101111(abcdef)'이면, 출력비트를 '0010001 0000XXX(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '110000(abcdef)'이면, 출력비트를 '0100001 0001000(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '110110(abcdef)'이면, 출력비트를 '0100001 0000XXX(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '110111(abcdef)'이면, 출력비트를 '0100010 0001000(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '111000(abcdef)'이면, 출력비트를 '0100010 0000XXX(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '111001(abcdef)'이면, 출력비트를 '0100010 001000X(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '111110(abcdef)'이면, 출력비트를 '1000001 0001000(ABCDEFG HIJKLMN)'로 한다. 입력된 비트가 '111111(abcdef)'이면, 출력비트를 '1000001 0000XXX(ABCDEFG HIJKLMN)'로 한다. 제1변조가 수행되면 상기 104단계로 돌아간다.
상기 106단계의 판단이 6비트가 아니면 3비트인가를 판단한다.(110단계)
상기 110단계의 판단이 3비트가 아니면 소정의 초기상태로 간다.
상기 110단계에서 판단된 입력비트가 3비트로 설정된 것이면 제2변조를 수행한다.(112단계)
즉, 입력된 비트가 '000(abc)'이면, 출력비트를 '1000000(ABCDEFG)'로 한다. 또한, 입력된 비트가 '001(abc)'이면, 출력비트를 '0100000(ABCDEFG)'로 한다. 입력된 비트가 '010(abc)'이면, 출력비트를 '0010000(ABCDEFG)'로 한다. 입력된 비트가 '011(abc)'이면, 출력비트를 '0001000(ABCDEFG)'로 한다. 입력된 비트가 '100(abc)'이면, 출력비트를 '0000100(ABCDEFG)'로 한다. 입력된 비트가 '101(abc)'이면, 출력비트를 '0000010(ABCDEFG)'로 한다. 입력된 비트가 '110(abc)'이면, 출력비트를 '1000100(ABCDEFG)'로 한다. 입력된 비트가 '111(abc)'이면, 출력비트를 '1000010(ABCDEFG)'로 한다. 제2변조가 수행되면 상기 104단계로 돌아간다.
그러면, 제1변조의 머징비트(X)를 결정하는 알고리즘을 설명한다.
첫번째 알고리즘은
X = 0, XX = 00, XXX = 000
이 경우에는 머징비트(X, XX, 또는 XXX)에 모두 '0'을 부여한다.
두번째 알고리즘은
X = 0 IF NEXT CHANNEL BIT = 100, 010, 001
= 1 ELSE
XX = 00 IF NEXT CHANNEL BIT = 10, 01
= 10 ELSE
XXX = 000 IF NEXT CHANNEL BIT = 1
= 100 ELSE
즉, 머징비트가 X의 경우, 다음에 나오는 채널비트가 '100', '010' 및 '001'이면 머징비트 X에 '0'이 부여되며, 다음에 나오는 채널비트가 상기 '100', '010' 및 '001'이 아니면 머징비트 X에 '1'이 부여된다. 또한, 머징비트가 XX의 경우, 다음에 나오는 채널비트가 '10' 및 '01'이면 머징비트 XX에 '00'이 부여되며, 다음에 나오는 채널비트가 상기 '10' 및 '01'이 아니면 머징비트 XX에 '10'이 부여된다. 또한, 머징비트가 XXX의 경우, 다음에 나오는 채널비트가 '1'이면 머징비트 XXX에 '000'이 부여되며, 다음에 나오는 채널비트가 상기 '1'이 아니면 머징비트 XXX에 '100'이 부여된다.
세번째 알고리즘은
X = 0 or 1,
XX = 00 or 01 or 10
XXX = 000 or 001 or 010 or 100
으로써, 현재 머징비트의 출현으로부터 다음 머징비트의 출현까지의 '0'의 수를 합산하여 '0'의 수가 15개가 넘지 않도록 머징비트를 선택한다.
그러면, 본 발명에 따른 신호변조의 예를 들어 설명한다.
입력비트가
'100 111 010 101 111 000 111 111 011 111 111 010 101 000 001 100' 이면, 출력비트는
'00000010001000 0010000 00100010000XXX 1000000 10000010000XXX 0001000 10000010000XXX 0010000 000000001000XX 0100000 0000100' 가 된다.
이를 본 발명의 도 1에 의거하여 설명하면 다음과 같다.
먼저, 입력된 비트가 '100 111'이 102단계에서 설정된 바와 같이 6비트로 설정된 것인가를 판단한다. 결과인 즉, 설정되어 있으므로 '0000001 0001000'로 변조되어 출력된다. 다음으로 입력되는 비트 '010 101'이 6비트로 설정된 것인가를 판단한다. 결과인 즉, 설정되어 있지 않으므로 '010 101'의 전단 3비트만을 고려하여 '010'이 3비트로 설정되어 있으므로 '0010000'로 변조되어 출력된다. 다음으로, 입력되는 비트 '101 111'이 6비트로 설정되어 있는 가를 판단한다. 결과인 즉, 설정되어 있으므로 '0010001 0000XXX'로 변조되어 출력된다. 다음으로, 입력되는 비트 '000 111'이 6비트로 설정된 것인가를 판단한다. 결과인 즉, 6비트로 설정되어 있지 않으므로 '000 111'의 전단 3비트만을 고려하여 '000'이 3비트로 설정되어 있으므로 '1000000'로 변조되어 출력된다. 다음으로 입력되는 비트 '111 111'이 6비트로 설정되어 있으므로 '1000001 0000XXX'로 변조되어 출력된다. 다음으로, 입력되는 비트 '011 111'은 6비트로 설정되어 있지 않으므로 전단부 '011'만을 고려하여 '0001000'로 변조되어 출력된다. 다음으로, 입력되는 비트 '111 111'이 6비트로 설정되어 있으므로 '1000001 0000XXX'로 변조되어 출력된다. 다음으로, 입력되는 비트 '010 101'은 6비트로 설정되어 있지 않으므로 전단부 '010'만을 고려하여 '0010000'로 변조되어 출력된다. 다음으로, 입력되는 비트 '101 000'은 6비트로 설정되어 있으므로 '0000000 01000XX'로 변조되어 출력된다. 다음으로, 입력되는 비트 '001 100'은 6비트로 설정되어 있지 않으므로 전단부 '001'만을 고려하여 '0100000'로 변조되어 출력된다. 다음으로, 입력되는 비트 '100'은 '0000100'로 변조되어 출력된다. 그러면, 머징비트가 출현된 횟수가 모두 4번인데, 출현된 머징비트를 어떻게 결정할 것인가를 상술한 바와 같은 머징비트 결정법에 따라 설명한다.
먼저, 첫번째 머징비트 결정법에 의하면, 출현된 머징비트 모두에 '000' 및 '00'이 부여된다. 이렇게 하면 RLL(3, 17)이 된다.
두번째 머징비트 결정법에 의하면, 첫번째 머징비트 'XXX'는 다음의 출력비트가 '1'이므로 '000'이 된다. 두번째 머징비트 'XXX'는 다음의 출력비트가 '0'이므로 '100'이 된다. 세번째 머징비트 'XXX'는 다음의 출력비트가 '0'이므로 '100'이 된다. 네번째 머징비트 'XX'는 다음의 출력비트가 '01'이므로 '00'이 된다.
또한, 세번째 머징비트 결정법에 의하면, 모든 머징비트의 전후의 '0'의 갯수가 15개 이내이므로 이에 따라 적절하게 변조된다.
본 발명의 신호변조방법은 다음의 [표2]에서 보이는 변조코드의 시간간격분포와 같이 분포함을 계산할 수 있다.
RL | TI | 계 | 확률 |
3 | 4 | 8923 | 0.2532 |
4 | 5 | 6611 | 0.1876 |
5 | 6 | 5040 | 0.1430 |
6 | 7 | 4472 | 0.1269 |
7 | 8 | 2980 | 0.0846 |
8 | 9 | 2350 | 0.0667 |
9 | 10 | 1660 | 0.0471 |
10 | 11 | 1448 | 0.0411 |
11 | 12 | 812 | 0.0230 |
12 | 13 | 389 | 0.0110 |
13 | 14 | 241 | 0.0068 |
14 | 15 | 162 | 0.0046 |
15 | 16 | 146 | 0.0041 |
계 | 35234 | 1.0000 |
표 2는 본 발명의 변조코드의 시간간격 분포이다. 최소시간간격의 분포가 약 25%로 분포확률이 높음을 알 수 있다.
상술한 바와 같은 신호변조방법은 최소시간간격이 4T로 회절한계에 도달해 있는 광기록에 있어서 타 변조코드에 비해서 높은 분해능을 제공하여 정보밀도가 높고, 변복조가 용이한 효과를 제공한다.
Claims (4)
- 입력되는 비트를 구분하기 위해 3비트 및 6비트를 별도로 설정하는 단계;상기 3비트는 '000', '001', '010', '011', '100', '101', '110', '111'를 설정하고, 6비트는 '100000', '100110', '100111', '101000', '101001', '101110', '101111', '110000', '110110', '110111', '111000', '111001', '111110', '111111'를 설정함을 특징으로 하고, 현재 입력된 비트의 유무를 판단하는 입력비트유무 판단 단계;상기 입력비트유무 판단단계에서 판단된 입력비트가 6비트로 설정된 것이면 제1변조를 수행하는 제1변조 수행단계; 및상기 제1변조 수행단계는 입력된 비트가 '100000'이면, 출력비트를 '0000000 1000XXX'로 하고, 입력된 비트가 '100110'이면, 출력비트를 '0000001 0000XXX'로 하고, 입력된 비트가 '100111'이면, 출력비트를 '0000001 0001000'로 하고, 입력된 비트가 '101000'이면, 출력비트를 '0000000 01000XX'로 하고, 입력된 비트가 '101001'이면, 출력비트를 '0000000 001000X'로 하고, 입력된 비트가 '101110'이면, 출력비트를 '0010001 0001000'로 하고, 입력된 비트가 '101111'이면, 출력비트를 '0010001 0000XXX'로 하고, 입력된 비트가 '110000'이면, 출력비트를 '0100001 0001000'로 하고, 입력된 비트가 '110110'이면, 출력비트를 '0100001 0000XXX'로 하고, 입력된 비트가 '110111'이면, 출력비트를 '0100010 0001000'로 하고, 입력된 비트가 '111000'이면, 출력비트를 '0100010 0000XXX'로 하고, 입력된 비트가 '111001'이면, 출력비트를 '0100010 001000X'로 하고, 입력된 비트가 '111110'이면, 출력비트를 '1000001 0001000'로 하고, 입력된 비트가 '111111'이면, 출력비트를 '1000001 0000XXX'로 함을 특징으로 하고,상기 입력비트유무 판단단계에서 판단된 입력비트가 3비트로 설정된 것이면 제2변조를 수행하는 제2변조 수행단계;상기 제2변조 수행단계는 입력된 비트가 '000'이면, 출력비트를 '1000000'로 하고, 입력된 비트가 '001'이면, 출력비트를 '0100000'로 하고, 입력된 비트가 '010'이면, 출력비트를 '0010000'로 하고, 입력된 비트가 '011'이면, 출력비트를 '0001000'로 하고, 입력된 비트가 '100'이면, 출력비트를 '0000100'로 하고, 입력된 비트가 '101'이면, 출력비트를 '0000010'로 하고, 입력된 비트가 '110'이면, 출력비트를 '1000100'로 하고, 입력된 비트가 '111'이면, 출력비트를 '1000010'로 함을 특징으로 하는 신호변조방법.
- 제1항에 있어서, 상기 제1변조의 머징비트(X, XX, XXX)는"X = 0, XX = 00, XXX = 000" 임을 특징으로 하는 신호변조방법.
- 제1항에 있어서, 상기 제1변조의 머징비트(X)는 다음에 출력되는 비트가 '100', '010', '001'이면 "X = 0"이고 , 그렇지 않으면 "X = 1"이며, 머징비트(XX)는 다음에 출력되는 비트가 '10', '01'이면 "XX = 00"이고, 그렇지 않으면 "X = 10"이며, 머징비트(XXX)는 다음에 출력되는 비트가 "1"이면 "XXX = 000"이고, 그렇지 않으면 "XXX = 100"임을 특징으로 하는 신호변조방법.
- 제1항에 있어서, 상기 제1변조의 머징비트(X, XX, XXX)는X = 0 or 1,XX = 00 or 01 or 10XXX = 000 or 001 or 010 or 100으로써, 현재 머징비트의 출현으로부터 다음 머징비트의 출현까지의 연속하는 '0'의 수를 합산하여 연속하는 '0'의 수가 15개가 넘지 않도록 가변비트를 선택함을 특징으로 하는 신호변조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029849A KR100219608B1 (ko) | 1996-07-23 | 1996-07-23 | 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 |
GB9715033A GB2315650B (en) | 1996-07-23 | 1997-07-17 | Signal modulation method employing multilevel run length limit coding scheme |
JP09192900A JP3112435B2 (ja) | 1996-07-23 | 1997-07-17 | 多段階rll符号化による信号変調方法 |
US08/898,241 US5892467A (en) | 1996-07-23 | 1997-07-22 | Signal modulation method employing multilevel run length limit coding scheme |
CN97115952A CN1110144C (zh) | 1996-07-23 | 1997-07-23 | 使用多级游程长度受限编码方案的信号调制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029849A KR100219608B1 (ko) | 1996-07-23 | 1996-07-23 | 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980011037A KR980011037A (ko) | 1998-04-30 |
KR100219608B1 true KR100219608B1 (ko) | 1999-10-01 |
Family
ID=19467213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960029849A KR100219608B1 (ko) | 1996-07-23 | 1996-07-23 | 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5892467A (ko) |
JP (1) | JP3112435B2 (ko) |
KR (1) | KR100219608B1 (ko) |
CN (1) | CN1110144C (ko) |
GB (1) | GB2315650B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6031472A (en) * | 1997-07-23 | 2000-02-29 | And Yet, Inc. | Encoding/detection method for digital data transmitter with a signal having multiple levels |
JP4058153B2 (ja) * | 1998-02-25 | 2008-03-05 | 株式会社日立グローバルストレージテクノロジーズ | 符号化方法およびそれを用いた記録再生装置 |
JP2002527924A (ja) * | 1998-10-01 | 2002-08-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ランレングス制限デジタル情報信号の生成装置及び方法 |
SG87129A1 (en) * | 1999-07-12 | 2002-03-19 | Ibm | Data encoding systems |
KR20010096009A (ko) * | 2000-04-15 | 2001-11-07 | 박순배 | 통신 및 멀티미디어를 위한 변조코드 |
JP2008518545A (ja) | 2005-01-06 | 2008-05-29 | インフラ−コム リミテッド | 赤外線パルス位置変調システムのためのエラーの検出および訂正 |
US20100040169A1 (en) * | 2008-08-15 | 2010-02-18 | Rambus Inc. | Coding methods and systems for improved error margins |
CN101908356B (zh) * | 2009-06-04 | 2012-05-23 | 清华大学 | 一种双调制编码方法 |
US8130124B2 (en) * | 2009-06-19 | 2012-03-06 | Analog Devices, Inc. | Method and apparatus for improving the reliability of a serial link using scramblers |
US8108567B2 (en) * | 2009-06-19 | 2012-01-31 | Analog Devices, Inc. | Method and apparatus for connecting HDMI devices using a serial format |
CN101800053B (zh) * | 2010-03-31 | 2011-08-24 | 中国电子科技集团公司第三十研究所 | 一种磁盘擦除方法 |
EP3160049A1 (en) * | 2015-10-19 | 2017-04-26 | Thomson Licensing | Data processing method and device for recovering valid code words from a corrupted code word sequence |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3583819D1 (de) * | 1984-05-21 | 1991-09-26 | Matsushita Electric Ind Co Ltd | Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes. |
US5532694A (en) * | 1989-01-13 | 1996-07-02 | Stac Electronics, Inc. | Data compression apparatus and method using matching string searching and Huffman encoding |
CA2016957A1 (en) * | 1989-06-28 | 1990-12-28 | Lih-Jyh Weng | Data encoding and demodulation system |
TW219416B (ko) * | 1992-03-10 | 1994-01-21 | Sony Co Ltd | |
US5537112A (en) * | 1994-01-12 | 1996-07-16 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes in partial response channels |
US5560023A (en) * | 1994-09-07 | 1996-09-24 | International Business Machines Corporation | Automatic backup system for advanced power management |
US5584125A (en) * | 1995-06-06 | 1996-12-17 | Mine Safety Appliances Company | Respirator mask sizing guide |
KR970010209A (ko) * | 1995-08-08 | 1997-03-27 | 서영식 | 자동차의 프론트도어용 레인거터 |
KR0165441B1 (ko) * | 1995-09-18 | 1999-03-20 | 김광호 | 디지털 데이터 채널 부호화 및 복호화방법과 그 장치 |
US5781133A (en) * | 1996-08-05 | 1998-07-14 | Seagate Technology, Inc. | Method and apparatus for implementing run length limited codes |
-
1996
- 1996-07-23 KR KR1019960029849A patent/KR100219608B1/ko not_active IP Right Cessation
-
1997
- 1997-07-17 GB GB9715033A patent/GB2315650B/en not_active Expired - Fee Related
- 1997-07-17 JP JP09192900A patent/JP3112435B2/ja not_active Expired - Fee Related
- 1997-07-22 US US08/898,241 patent/US5892467A/en not_active Expired - Fee Related
- 1997-07-23 CN CN97115952A patent/CN1110144C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3112435B2 (ja) | 2000-11-27 |
KR980011037A (ko) | 1998-04-30 |
CN1110144C (zh) | 2003-05-28 |
GB2315650A (en) | 1998-02-04 |
JPH1079675A (ja) | 1998-03-24 |
GB2315650B (en) | 1998-06-17 |
CN1176461A (zh) | 1998-03-18 |
US5892467A (en) | 1999-04-06 |
GB9715033D0 (en) | 1997-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7414942B2 (en) | Digital automatic gain control of a multilevel optical disc read signal | |
KR100219608B1 (ko) | 디지탈 기록 미디어와 디지탈 통신등의 디지탈 채널에 채택되는 신호변조방법 | |
KR910001884B1 (ko) | 2치부호 변조방법 및 복조방법 | |
KR100817226B1 (ko) | 알.엘.엘. 코드 시퀀스에 보조 정보신호를 추가하거나 이시퀀스로부터 보조 정보신호를 추출하는 방법 및 장치 | |
CA1160751A (en) | Method of modulation and demodulation of data and apparatus for the same | |
GB2078060A (en) | Method of coding data bits on a recording medium arrangement for putting the method into effect and recording medium having an information structure | |
US6658054B1 (en) | Waveform equalizer and data reproducing apparatus using the same | |
KR20010043734A (ko) | 이진 채널신호와 관련된 신호의 채널 비트로 구성된스트림을 이진 소스신호와 관련된 신호의 소스 비트로구성된 스트림으로 디코딩하는 방법 | |
EP0753850B1 (en) | Signal binary coding and digital signal processing | |
KR100717250B1 (ko) | 정보매체, 인코딩 장치, 인코딩 방법, 디코딩 장치와디코딩 방법 | |
JP3432003B2 (ja) | 情報再生装置及び情報記録再生装置 | |
US5206646A (en) | Digital modulating method | |
US6172622B1 (en) | Demodulating device, demodulating method and supply medium | |
EP0674393B1 (en) | Modulation method, recording method, reproducing method, recording and reproducing apparatus, recording and reproducing method, and reproducing apparatus | |
US5872754A (en) | Data reproduction apparatus | |
KR20020020899A (ko) | 이진 소스신호의 복수의 비트의 스트림을 이진 채널신호의복수의 비트의 스트림으로 인코딩하는 방법 | |
KR100189915B1 (ko) | 신호변조/복조방법 및 그에 적합한 장치 | |
JPH08235785A (ja) | 記録信号変調装置、記録信号復調装置、記録信号変調方法および記録信号復調方法 | |
GB2386741A (en) | Discouraging duplication of digital data | |
US5812073A (en) | Method and apparatus for generating run-length limited code | |
JP3013366B2 (ja) | ディジタル変調回路及び復調回路 | |
KR0144965B1 (ko) | 이.에프.엠.(efm)복조의 에러정정방법 | |
KR100224816B1 (ko) | 디지탈 데이터의 변조방법 | |
KR100200864B1 (ko) | 광 디스크 재생장치 | |
JP2870060B2 (ja) | 符号化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |