KR100219574B1 - Manufacturing method of mono-crystalline semiconductive film - Google Patents
Manufacturing method of mono-crystalline semiconductive film Download PDFInfo
- Publication number
- KR100219574B1 KR100219574B1 KR1019960077021A KR19960077021A KR100219574B1 KR 100219574 B1 KR100219574 B1 KR 100219574B1 KR 1019960077021 A KR1019960077021 A KR 1019960077021A KR 19960077021 A KR19960077021 A KR 19960077021A KR 100219574 B1 KR100219574 B1 KR 100219574B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor film
- etching
- groove
- forming
- single crystal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 157
- 239000013078 crystal Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 53
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 189
- 238000000034 method Methods 0.000 claims description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 9
- 239000011521 glass Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
단결정 반도체막을 제조하는 방법에 대하여 개시한다. 본 발명은 절연막의 일부를 식각하여 홈을 형성하는 단계, 상기 홈을 채우는 반도체막을 형성하는 단계, 상기 반도체막에 엑시머 레이저를 조사하여 상기 반도체막을 단결정상태로 재결정화하는 단계를 포함하는 것을 특징으로 하는 단결정 반도체막의 제조 방법을 제공한다. 본 발명에 따라 제조된 단결정 반도체막에 반도체 소자를 제조하면, 소자의 특성이 향상되고 신뢰도가 증대된다.A method of manufacturing a single crystal semiconductor film is disclosed. The present invention includes forming a groove by etching a portion of the insulating film, forming a semiconductor film filling the groove, and irradiating an excimer laser to the semiconductor film to recrystallize the semiconductor film into a single crystal state. A method for producing a single crystal semiconductor film is provided. When the semiconductor device is manufactured on the single crystal semiconductor film produced according to the present invention, the characteristics of the device are improved and the reliability is increased.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 단결정 반도체막의 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing method of a semiconductor device. Specifically, It is related with the manufacturing method of a single crystal semiconductor film.
절연막상에 형성된 단결정 박막위에 고집적회로가 형성된 SOI(Silicon On Insulator)구조는 완전한 소자 분리를 실현할 수 있다. 따라서 고속동작이 가능하며, 능동적 기생효과가 없으므로 래치 업 현상이나 소프트 에러 현상이 없어서 신뢰도 높은 반도체 소자를 형성할 수 있다.A silicon on insulator (SOI) structure in which a highly integrated circuit is formed on a single crystal thin film formed on an insulating film can realize complete device isolation. Therefore, high-speed operation is possible, and since there is no active parasitic effect, there is no latch-up phenomenon or soft error phenomenon, and thus a highly reliable semiconductor device can be formed.
이러한 SOI구조를 형성하는 방법으로는 (1)산화된 서로 다른 두 개의 기판을 상호 결합하는 방법(Wafer Bonding) 2)실리콘 기판의 소정 깊이에 산소를 주입하는 방법(Separation by Implanted Oxygen: SIMOX) 3)실리콘상의 절연막위에 형성된 다결정실리콘을 재결정화하는 방법인 대역 용융 재결정화법(Zone-Melting Recrystallization: ZMR) 등이 있다.A method of forming such an SOI structure includes (1) a method of bonding two different oxidized substrates (Wafer Bonding) 2) a method of injecting oxygen at a predetermined depth of a silicon substrate (Separation by Implanted Oxygen (SIMOX) 3). Zone-Melting Recrystallization (ZMR), which is a method of recrystallizing polycrystalline silicon formed on an insulating film on silicon.
상기 방법들 중, 첫 번째 방법은 기판 사이의 계면에서 동공(void)이 발생하여 생산품의 수율이 저하되며, 반도체막의 두께를 조절하는데 문제가 있다. 두 번째 방법은 대형 장비인 산소 주입기를 사용하여 고농도의 산소를 주입하기 때문에 비용이 증대하며, 산소 이온 주입시 반도체 박막에 결함이 유발된다. 그리고 매몰 산화막의 두께가 0.5μm이하로 한정되기 때문에 고전압의 소자에는 적용할 수 없으며 기생 커패시턴스가 증가하여 소자의 동작특성 저하를 초래한다. 세 번째 방법 또한 고온 조건에서 실시되기 때문에 기판이 휘어지고 다층 SOI 구조 형성에는 적합하지 않으며 TFT LCD의 기판으로 가격이 저렴한 유리를 사용할 수 없다. 그리고 20∼50μm 떨어져 있는 작은 각도의 입자 경계(low-angle grain boundaries)에 결함이 발생하여 누설전류의 원인이 되는 문제점이 있다. 이하 첨부 도면 도 1a 내지 도 2e를 참고하여 ZMR법을 설명한다.Among the above methods, the first method has a problem in controlling the thickness of the semiconductor film due to the generation of voids at the interface between the substrates and the yield of the product. The second method uses an oxygen injector, which is a large equipment, to inject a high concentration of oxygen, thereby increasing the cost, and injecting oxygen ions causes defects in the semiconductor thin film. In addition, since the thickness of the buried oxide film is limited to 0.5 μm or less, it is not applicable to a device having a high voltage, and parasitic capacitance is increased, resulting in deterioration of operating characteristics of the device. The third method is also carried out under high temperature conditions, which causes the substrate to bend, not suitable for forming a multi-layer SOI structure, and inexpensive glass cannot be used as the substrate for TFT LCDs. In addition, defects occur in low-angle grain boundaries of 20 to 50 μm away, causing leakage current. Hereinafter, the ZMR method will be described with reference to FIGS. 1A to 2E.
도 1a 내지 도 1e는 종래의 ZMR법에 따른 단결정 반도체막의 제조방법을 나타내는 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a conventional ZMR method.
도 1a를 참고하면, 먼저 절연막(12)이 형성된 기판(10)의 전면에 반도체막(14)을 형성한다. 다음에 도 1b와 같이 엑시머 레이저(excimer laser) 광(16)을 선형으로 일정 주사 속도로 기계적으로 화살표 방향(17)으로 이동하면서 반도체막(14)위를 주사하여 재결정화된 반도체막(14a)을 형성한다. 이어서 상기 재결정화된 반도체막(14a)을 원하는 크기로 패터닝하기 위한 포토레지스트패턴(18)을 도 1c와 같이 형성한다. 포토레지스트패턴(18)을 식각마스크로하여 재결정화된 반도체막(14a)을 식각하여 도 1d와 같이 반도체막 패턴(14b)을 형성한 후, 포토레지스트패턴(18)을 제거하여 도 1e에 도시된 바와 같이 단결정화된 반도체막 패턴(14b)를 완성한다.Referring to FIG. 1A, a semiconductor film 14 is first formed on an entire surface of a substrate 10 on which an insulating film 12 is formed. Next, as illustrated in FIG. 1B, the excimer laser light 16 is linearly moved and recrystallized by scanning the semiconductor film 14 while mechanically moving in the arrow direction 17 at a constant scanning speed. To form. Subsequently, a photoresist pattern 18 for patterning the recrystallized semiconductor film 14a to a desired size is formed as shown in FIG. 1C. After etching the recrystallized semiconductor film 14a by using the photoresist pattern 18 as an etch mask to form the semiconductor film pattern 14b as shown in FIG. 1D, the photoresist pattern 18 is removed and shown in FIG. 1E. As described above, the single crystallized semiconductor film pattern 14b is completed.
본 방법은 고출력의 엑시머 레이저를 선형으로 형성하여 일정 주사 속도로 이동하면서 대역을 용융시키고 재결정화하기 때문에 레이저의 주사 방향과 나란하게 수십μm 정도의 간격으로 배열된 아결정립계가 발생한다. 만약 상기 결함이 트랜지스터의 채널 영역에 존재할 경우 소자의 동작 특성을 저하시키는 문제점이 있다. 이러한 문제점은 소자가 미세화 고집적화될수록 더욱 심각해진다. 또한 단결정화된 반도체막 패턴(14b)이 절연막(12)위에 돌출되어 있어서 다층구조의 3차원 소자를 형성할 때 평탄화를 이루기 어려운 문제점이 있다.In the present method, a high power excimer laser is linearly formed to melt and recrystallize the band while moving at a constant scanning speed. Thus, a grain boundary arranged at intervals of about several tens of micrometers is generated in parallel with the scanning direction of the laser. If the defect is present in the channel region of the transistor, there is a problem of lowering the operating characteristics of the device. This problem becomes more serious as the device becomes more and more finely integrated. In addition, since the single crystallized semiconductor film pattern 14b protrudes over the insulating film 12, there is a problem that it is difficult to planarize when forming a three-dimensional device having a multi-layer structure.
도 2a 내지 도 2e는 종래의 또 다른 ZMR법에 따른 단결정 반도체막의 제조방법을 나타내는 단면도들이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to another conventional ZMR method.
앞서 설명한 방법과 달리 엑시머 레이저로 조사하기 전에 반도체막 패턴을 형성한다는 점에 특징이 있다. 먼저 도 2a에 도시되어 있는 바와 같이 절연막(22)이 형성되어 있는 기판(20)위에 반도체막(24) 및 포토레지스트패턴(26)을 차례대로 형성한다. 다음에 도 2b와 같이 상기 포토레지스트패턴(26)을 식각마스크로 사용하여 상기 반도체막(24)을 식각하여 반도체막 패턴(24a)을 형성한다. 이어서 상기 포토레지스트패턴(26)을 제거한 후, 상기 반도체막 패턴(24a)위에 캡핑막(28)을 형성한다. 캡핑막(28)은 후속 공정인 엑시머 레이저를 사용한 용융 과정에서 용융된 막이 흘러내려 패턴의 형태가 유지되지 못하는 문제점을 방지하고자 형성하는 것이다. 다음에 도 2d와 같이, 캡핑막(28)이 형성된 반도체막 패턴(24a)에 엑시머 레이저 광(30)을 조사하여 도 2e에 도시된 바와 같은 단결정화된 반도체막 패턴(24b)을 완성한다.Unlike the method described above, the semiconductor film pattern is formed before irradiation with an excimer laser. First, as shown in FIG. 2A, the semiconductor film 24 and the photoresist pattern 26 are sequentially formed on the substrate 20 on which the insulating film 22 is formed. Next, as shown in FIG. 2B, the semiconductor film 24 is etched using the photoresist pattern 26 as an etching mask to form a semiconductor film pattern 24a. Subsequently, after the photoresist pattern 26 is removed, a capping layer 28 is formed on the semiconductor layer pattern 24a. The capping layer 28 is formed to prevent a problem that the melted film flows down during the melting process using the excimer laser, which is a subsequent process, to prevent the shape of the pattern from being maintained. Next, as shown in FIG. 2D, the excimer laser light 30 is irradiated to the semiconductor film pattern 24a on which the capping film 28 is formed to complete the single crystallized semiconductor film pattern 24b as shown in FIG. 2E.
이 방법에 따르면 단결정화된 반도체막 패턴(24b)이 절연막(22)위에 돌출되어 있어서 다층구조의 3차원 소자를 형성할 때 평탄화를 이루기 어려운 문제점이 있다.According to this method, since the single crystallized semiconductor film pattern 24b protrudes over the insulating film 22, there is a problem that it is difficult to planarize when forming a three-dimensional device having a multi-layer structure.
즉 이상에서 살펴본 종래의 방법에 의해 제조된 단결정 반도체막을 사용하여 소자를 제조하면 평탄화 측면에서 불리하고 패터닝된 단결정 반도체막 내부에 결함이 형성될 가능성이 크다.That is, when the device is manufactured using the single crystal semiconductor film manufactured by the conventional method described above, defects are likely to be formed in the patterned single crystal semiconductor film, which is disadvantageous in terms of planarization.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래의 단결정 반도체막의 제조 방법들이 갖는 문제점을 해결하기 위하여 평탄화를 용이하게 달성할 수 있고 무결점의 단결정 실리콘막을 제조할 수 있는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method capable of easily achieving planarization and manufacturing a defect-free single crystal silicon film in order to solve the problems of the conventional methods for manufacturing a single crystal semiconductor film.
도 1a 내지 도 1e는 종래의 ZMR법에 따른 단결정 반도체막의 제조방법을 나타내는 단면도들이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a conventional ZMR method.
도 2a 내지 도 2e는 종래의 또 다른 ZMR법에 따른 단결정 반도체막의 제조방법을 나타내는 단면도들이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to another conventional ZMR method.
도 3a 내지 도 3e는 본 발명의 제1실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to the first embodiment of the present invention.
도 4는 본 발명의 제2실시예에 의하여 형성된 단결정 반도체막의 단면도이다.4 is a cross-sectional view of a single crystal semiconductor film formed by the second embodiment of the present invention.
도 5a 내지 도 5e는 엑시머 레이저 조사에 의하여 단결정 반도체막이 형성되는 과정을 상세하게 나타내는 단면도들이다.5A to 5E are cross-sectional views illustrating in detail a process of forming a single crystal semiconductor film by excimer laser irradiation.
도 6a 내지 도 6e는 본 발명의 제3실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.6A through 6E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a third embodiment of the present invention.
도 7a 내지 도 7e는 본 발명의 제4실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.7A to 7E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a fourth embodiment of the present invention.
도 8은 본 발명의 제1실시예에 의하여 제조된 단결정 반도체막에 형성된 LCD 용 TFT를 나타내는 단면도이다.Fig. 8 is a sectional view showing the TFT for LCD formed on the single crystal semiconductor film manufactured by the first embodiment of the present invention.
상기 목적을 달성하기 위하여 본 발명은, 절연막의 일부를 식각하여 홈을 형성하는 단계; 상기 홈을 채우는 반도체막을 형성하는 단계; 상기 반도체막에 엑시머 레이저를 조사하여 상기 반도체막을 단결정상태로 재결정화하는 단계를 포함하는 것을 특징으로 하는 단결정 반도체막의 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a groove by etching a portion of the insulating film; Forming a semiconductor film filling the groove; And irradiating the semiconductor film with an excimer laser to recrystallize the semiconductor film into a single crystal state.
본 발명의 일 목적은 다음에 의하여 바람직하게 달성될 수 있다.One object of the present invention can be preferably achieved by the following.
상기 홈을 형성하는 단계는, 상기 홈이 형성될 절연막영역을 노출시키는 포토레지스트패턴을 상기 절연막위에 형성하는 단계와 상기 포토레지스트패턴을 식각마스크로 이용하여 상기 절연막을 식각하는 단계로 이루어진다.The forming of the groove may include forming a photoresist pattern on the insulating layer to expose the insulating layer region where the groove is to be formed, and etching the insulating layer using the photoresist pattern as an etching mask.
그리고 상기 홈 내부에 반도체막을 형성하는 단계는, 상기 홈 내부 및 상기 절연막위에 반도체막을 소정 두께로 형성하는 단계와 상기 반도체막을 식각하여 상기 홈 내부에만 반도체막이 남도록 하는 단계로 이루어진다. 또한 상기 반도체막을 식각하는 단계는 에치-백 또는 화학 기계적 연마 방법에 의해 수행되는 것이 바람직하고 상기 절연막의 표면을 식각종말점으로하여 수행하거나 상기 반도체막을 과식각하여 홈의 일부에만 반도체막이 형성되도록 한다.The forming of the semiconductor film in the groove may include forming a semiconductor film with a predetermined thickness inside the groove and the insulating film, and etching the semiconductor film so that the semiconductor film remains only inside the groove. In addition, the etching of the semiconductor film is preferably performed by an etch-back or chemical mechanical polishing method, and the surface of the insulating film is etched as an end point, or the semiconductor film is overetched so that the semiconductor film is formed only in a part of the groove.
상기 반도체막은 실리콘(Si), 게르마늄(Ge), InSb, GaAs, InP 그리고 이들의 혼합물로 이루어진 그룹에서 선택된 어느 하나로 형성되며, 상기 반도체막에는 불순물이 도핑될 수도 있다. 그리고 상기 단결정 반도체막은 LCD용 박막 트랜지스터(TFT)의 제조에 사용되는 것이 바람직하다.The semiconductor film is formed of any one selected from the group consisting of silicon (Si), germanium (Ge), InSb, GaAs, InP, and mixtures thereof, and the semiconductor film may be doped with impurities. In addition, the single crystal semiconductor film is preferably used for manufacturing a thin film transistor (TFT) for LCD.
또한, 상기 홈을 형성하는 단계는, 상기 절연막위에 제1포토레지스트패턴을 형성하는 단계, 상기 제1포토레지스트패턴을 식각마스크로 이용하여 상기 절연막을 식각하여 제1홈을 형성하는 단계, 상기 제1포토레지스트패턴을 제거한 후, 상기 제1홈과 절연막의 일부를 노출시키는 제2포토레지스트패턴을 형성하는 단계와 상기 제2포토레지스트패턴을 식각마스크로 이용하여 제1홈의 깊이보다 낮은 깊이로 상기 절연막을 식각하여 제1홈과 연결되는 제2홈을 형성하는 단계로 이루어질 수도 있다.The forming of the grooves may include forming a first photoresist pattern on the insulating layer, etching the insulating layer using the first photoresist pattern as an etching mask, and forming a first groove. After removing the first photoresist pattern, forming a second photoresist pattern exposing the first groove and a part of the insulating layer and using the second photoresist pattern as an etching mask to a depth lower than the depth of the first groove. The insulating layer may be etched to form a second groove connected to the first groove.
상기 목적을 달성하기 위하여 본 발명은 또한, 절연막위에 제1포토레지스트패턴을 형성하는 단계; 상기 제1포토레지스트패턴을 식각마스크로하여 상기 절연막을 식각하여 제1홈을 형성하는 단계; 상기 제1포토레지스트패턴을 제거하고 상기 제1홈이 형성된 영역 이외의 절연막을 노출시키는 제2포토레지스트패턴을 형성하는 단계; 상기 제2포토레지스트패턴을 식각마스크로하여 상기 절연막을 식각하여 상기 제1홈과 깊이가 다른 제2홈을 형성하는 단계; 상기 제1홈 및 제2홈 내부에 반도체막을 형성하는 단계; 및 상기 반도체막에 엑시머 레이저를 조사하여 상기 반도체막을 단결정상태로 재결정화하는 단계를 포함하는 것을 특징으로 하는 단결정 박막의 제조 방법을 제공한다.In order to achieve the above object, the present invention also comprises the steps of forming a first photoresist pattern on the insulating film; Etching the insulating layer using the first photoresist pattern as an etching mask to form a first groove; Removing the first photoresist pattern and forming a second photoresist pattern exposing an insulating film other than a region where the first groove is formed; Etching the insulating layer using the second photoresist pattern as an etching mask to form a second groove having a depth different from that of the first groove; Forming a semiconductor film in the first and second grooves; And irradiating the semiconductor film with an excimer laser to recrystallize the semiconductor film into a single crystal state.
본 발명의 일 목적은 다음에 의하여 바람직하게 달성될 수 있다.One object of the present invention can be preferably achieved by the following.
상기 제1홈 및 제2홈 내부에 반도체막을 형성하는 단계는, 상기 제1홈 및 제2홈 내부 및 상기 절연막위에 반도체막을 소정 두께로 형성하는 단계와 상기 반도체막을 식각하여 상기 제1홈 및 제2홈 내부에만 반도체막이 남도록 하는 단계로 이루어진다. 그리고 상기 반도체막을 식각하는 단계는 에치-백 또는 화학 기계적 연마 방법에 의해 수행되며, 상기 절연막의 표면을 식각종말점으로하여 수행된다. 상기 반도체막은 실리콘(Si), 게르마늄(Ge), InSb, GaAs, InP 그리고 이들의 혼합물로 이루어진 그룹에서 선택된 어느 하나로 형성되며, 불순물이 도핑될 수도 있다.The forming of the semiconductor film in the first and second grooves may include forming a semiconductor film with a predetermined thickness inside the first and second grooves and on the insulating film, and etching the semiconductor film to etch the first groove and the second groove. The semiconductor film remains in the groove only. The etching of the semiconductor film is performed by an etch-back or chemical mechanical polishing method, and is performed by using the surface of the insulating film as an etching endpoint. The semiconductor film is formed of any one selected from the group consisting of silicon (Si), germanium (Ge), InSb, GaAs, InP, and mixtures thereof, and may be doped with impurities.
이하, 첨부 도면을 참조하면서 본 발명을 보다 구체적으로 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated more concretely, referring an accompanying drawing.
도 3a 내지 도 3e는 본 발명의 제1실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to the first embodiment of the present invention.
도 3a를 참고하면, 절연막(102)상에 포토레지스트를 도포한 후, 노광 현상하여 단결정 반도체막이 형성될 영역을 정의하는 포토레지스트 패턴(104)을 절연막(102)위에 형성한다. 상기 절연막(102)은 산화막, 질화막, 유리 그리고 석영중에서 선택된 어느 하나로 형성되는 것이 바람직하다.Referring to FIG. 3A, after the photoresist is applied on the insulating film 102, an exposure development is performed to form a photoresist pattern 104 on the insulating film 102, which defines a region in which the single crystal semiconductor film is to be formed. The insulating film 102 is preferably formed of any one selected from oxide film, nitride film, glass and quartz.
도 3b를 참고하면, 상기 포토레지스트 패턴(104)을 식각마스크로 이용하여 절연막(102)을 식각하여 홈(106)을 형성한다. 상기 홈(106)은 제조하고자 하는 반도체막의 두께에 해당하는 깊이 d, 폭 w로 식각하여 형성한다. 홈의 깊이 d를 조절함으로써 후속 공정에서 형성될 단결정 반도체막의 두께 또한 용이하게 조절할 수 있다. 또한 폭을 작게 형성할수록 균일한 단결정 반도체막을 형성할 수 있게 된다. 특히 깊이는 1μm이하로 폭은 20μm이하로 형성하는 것이 바람직하다.Referring to FIG. 3B, the insulating layer 102 is etched using the photoresist pattern 104 as an etching mask to form the groove 106. The groove 106 is formed by etching to a depth d and a width w corresponding to the thickness of the semiconductor film to be manufactured. By controlling the depth d of the groove, the thickness of the single crystal semiconductor film to be formed in the subsequent step can also be easily adjusted. In addition, the smaller the width, the more uniform the single crystal semiconductor film can be formed. In particular, the depth is preferably 1 μm or less and the width is preferably 20 μm or less.
그리고 상기 홈(106)을 형성하기 위한 식각방법으로 등방성식각과 이방성식각 중 어느 식각방법을 사용할 것인지 여부는 단결정 반도체막에 형성될 소자의 특성에 따라 결정된다. 예컨대, 누설 전류의 감소가 중요한 요소가 되는 소자의 경우에는 이방성 식각을 사용하여 수직형태의 홈(106)을 형성하는 반면, 홈 내부의 균일성 및 단결정 반도체막 가장자리 부분에서의 스트레스 감소가 중요한 요소인 경우에는 등방성 식각을 사용하는 것이 바람직하다.In addition, whether to use an isotropic or anisotropic etching method as an etching method for forming the groove 106 is determined according to the characteristics of the device to be formed in the single crystal semiconductor film. For example, in the case of a device in which leakage current is an important factor, anisotropic etching is used to form vertical grooves 106, while uniformity of the grooves and stress reduction at the edges of the single crystal semiconductor film are important factors. In the case of, isotropic etching is preferably used.
도 3c를 참고하면, 상기 포토레지스트 패턴(104)을 제거한 후, 상기 홈(106)을 채우고 절연막(102)위에 소정 두께가 되도록 반도체막(108a)을 형성한다. 반도체막(108a)은 실리콘(Si), 게르마늄(Ge), InSb, GaAs, InP, 이들의 혼합물로 이루어진 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하며 불순물이 도핑될 수도 있다.Referring to FIG. 3C, after the photoresist pattern 104 is removed, the semiconductor film 108a is formed to fill the groove 106 and have a predetermined thickness on the insulating film 102. The semiconductor film 108a may be formed of any one selected from the group consisting of silicon (Si), germanium (Ge), InSb, GaAs, InP, and mixtures thereof, and may be doped with impurities.
도 3d를 참고하면, 상기 반도체막(108a)을 식각하여 홈(106) 내부에만 반도체막 패턴(108b)이 형성되도록 한다. 상기 식각은 에치-백 또는 화학 기계적 연마 방법(chemical mechanical polishing : 이하 CMP)을 이용하고, 절연막(102)의 표면을 식각종말점으로 사용하여 수행한다. 이렇게 홈(106) 내부에만 반도체막을 형성하기 때문에 평탄한 표면을 형성할 수 있다.Referring to FIG. 3D, the semiconductor film 108a is etched so that the semiconductor film pattern 108b is formed only in the groove 106. The etching is performed using an etch-back or chemical mechanical polishing (CMP), and using the surface of the insulating film 102 as an etching end point. Since the semiconductor film is formed only in the groove 106 as described above, a flat surface can be formed.
도 3e를 참고하면, 상기 반도체막 패턴(108b)에 엑시머 레이저(110)를 조사하여 단결정화된 반도체막 패턴(108c)을 형성한다. 이 때 엑시머 레이저의 조사 방법은 반도체막 패턴(108b)의 크기에 따라 결정된다. 즉 반도체막 패턴(108b)의 크기가 작은 경우에는 단 1번의 펄스(pulse)를 가하고, 반도체막 패턴(108b)의 크기가 큰 경우에는 일정 간격의 펄스를 가하면서 일정한 속도로 주사하는 것이 바람직하다. 상기 엑시머 레이저(110)는 단시간만 조사하여도 반도체막을 용융시킬 수 있으므로 절연막(102)에 열충격이 가해지지 않는다. 따라서 가격이 저렴한 유리등을 절연막(102)으로 사용할 수 있는 장점이 있다.Referring to FIG. 3E, the excimer laser 110 is irradiated onto the semiconductor film pattern 108b to form a single crystallized semiconductor film pattern 108c. At this time, the excimer laser irradiation method is determined according to the size of the semiconductor film pattern 108b. That is, when the size of the semiconductor film pattern 108b is small, only one pulse is applied, and when the size of the semiconductor film pattern 108b is large, it is preferable to scan at a constant speed while applying pulses at a predetermined interval. . Since the excimer laser 110 may melt the semiconductor film even after only a short time, the thermal shock is not applied to the insulating film 102. Therefore, there is an advantage that can be used as the insulating film 102 inexpensive glass.
도 4는 본 발명의 제2실시예에 의해 형성된 단결정 반도체막(108d)을 도시한 단면도로서 제2실시예가 제1실시예와 다른 점은 반도체막을 식각하여 홈 내부에만 반도체막 패턴이 형성되도록 하는 식각 공정(도 3b 참고)을 수행할 때 오버-에치를 실시하여 반도체막 패턴(108d)이 홈의 일부에만 형성되도록 한다. 기타 공정은 제1실시예와 동일하다. 오목하게 형성된 단결정 반도체막 패턴(108d)은 그 위에 고집적 고밀도화된 다층구조의 3차원 소자를 효과적으로 형성하는 것을 가능하게 한다.FIG. 4 is a cross-sectional view of a single crystal semiconductor film 108d formed by the second embodiment of the present invention. The second embodiment differs from the first embodiment in that the semiconductor film patterns are formed only in the grooves by etching the semiconductor film. When the etching process (see FIG. 3B) is performed, over-etching is performed so that the semiconductor film pattern 108d is formed only on a part of the groove. Other processes are the same as in the first embodiment. The concave single crystal semiconductor film pattern 108d makes it possible to effectively form a three-dimensional element of a highly integrated and densified multilayer structure thereon.
도 5a 내지 도 5e는 엑시머 레이저 조사에 의해 단결정 반도체막이 형성되는 기작을 좀 더 자세히 설명하기 위하여 도시한 단면도들이다. 도 3a 내지 도 3e에 사용된 참조 번호와 동일한 참조 번호는 동일 부재를 나타낸다.5A to 5E are cross-sectional views illustrating in more detail the mechanism in which the single crystal semiconductor film is formed by excimer laser irradiation. The same reference numerals as used in Figs. 3A to 3E denote the same members.
도 5a를 참고하면, 제1실시예의 도 3a 내지 도 3d에 도시된 바와 같은 공정을 통해 반도체막 패턴(108b)을 형성한 후, 엑시머 레이저(110)를 조사한다. 엑시머 레이저(110)의 조사에 의해 반도체막 패턴(108b)이 용융상태(108b')로 전환된다. 엑시머 레이저는 펄스화된 레이저로서 높은 에너지 밀도를 가지고 있기 때문에 매우 짧은 시간동안 조사하여도 용융된 반도체막(108b')을 형성할 수 있다.Referring to FIG. 5A, after the semiconductor film pattern 108b is formed through the process illustrated in FIGS. 3A to 3D of the first embodiment, the excimer laser 110 is irradiated. The semiconductor film pattern 108b is switched to the molten state 108b 'by the excimer laser 110 irradiation. Since the excimer laser has a high energy density as a pulsed laser, it can form the molten semiconductor film 108b 'even after being irradiated for a very short time.
엑시머 레이저(110) 조사를 완료하고 엑시머 레이저(110) 열원을 제거한 후 결과물을 냉각시킨다. 엑시머 레이저 열원을 제거하더라도 핵생성이 일어날 때까지는 도 5b와 같이 과냉각된 반도체막이 액상으로 존재한다.After the excimer laser 110 irradiation is completed and the excimer laser 110 heat source is removed, the resultant is cooled. Even if the excimer laser heat source is removed, the supercooled semiconductor film exists in the liquid phase until nucleation occurs.
이어서 도 5c에 도시된 바와 같이 일정 시간이 지나면 냉각된 반도체막(108b')내에 결정핵(109)이 생성된다. 결정핵(109)은 냉각된 액상 내부, 반도체 박막 표면 또는 반도체막(108b')과 절연막(102) 사이의 계면에서 형성될 수 있으며, 엑시머 레이저의 열적 조건(출력, 펄스 존속 시간, 펄스수, 펄스 주기등)을 조절함으로써 1개의 결정핵(109)이 형성되도록 할 수 있다.Subsequently, as shown in FIG. 5C, the crystal nuclei 109 are formed in the cooled semiconductor film 108b 'after a predetermined time elapses. The crystal nuclei 109 may be formed in the cooled liquid phase, the surface of the semiconductor thin film, or at the interface between the semiconductor film 108b 'and the insulating film 102, and the thermal conditions (output, pulse duration time, number of pulses, By controlling the pulse period and the like, one crystal nucleus 109 can be formed.
다음에 도 5d와 같이, 상기 결정핵(109)을 중심으로 냉각된 액상에서 단결정 반도체막(108c)이 성장하기 시작한다. 일정 시간이 경과되면 냉각된 액상이 모두 단결정 반도체막(108c)으로 성장되어 도 5e와 같은 결과물을 형성한다.Next, as shown in FIG. 5D, the single crystal semiconductor film 108c starts to grow in the liquid phase cooled around the crystal nuclei 109. After a certain time has elapsed, all of the cooled liquid phase is grown into the single crystal semiconductor film 108c to form a result as shown in FIG. 5E.
특히 홈(106)의 폭(w), 깊이 및 길이를 작게 하면, 최초의 핵생성이 일어난 후 또 다른 핵생성이 일어나기 전에 액상의 반도체막이 모두 단결정 반도체막(108c)으로 성장하기 때문에 아결정립계가 발생하던 종래 기술의 문제점이 해결되고 균일한 단결정 반도체막(108c)을 형성할 수 있게 된다. 이렇게 형성된 단결정 반도체막(108c)의 크기가 작다고는 하나 통상의 활성 영역의 크기보다는 크기때문에 결정립이 균일한 단결정 반도체막(108c)상에 특성이 양호한 DRAM 또는 TFT-LCD를 형성하는 것이 가능하게 된다.In particular, if the width w, depth and length of the groove 106 are reduced, since the liquid semiconductor film grows to the single crystal semiconductor film 108c after the first nucleation occurs and before another nucleation occurs, The problem of the related art, which has occurred, is solved and a uniform single crystal semiconductor film 108c can be formed. Although the single crystal semiconductor film 108c thus formed is small in size, it is possible to form a DRAM or TFT-LCD having good characteristics on the single crystal semiconductor film 108c having uniform crystal grains because it is larger than the size of a normal active region. .
도 6a 내지 도 6f는 본 발명의 제3실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.6A to 6F are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a third embodiment of the present invention.
도 6a와 같이 절연막(102)상에 제1포토레지스트패턴(201)을 형성한 후, 이를 식각마스크로 사용하여 도 6b와 같이 폭이 w1이고 깊이가 d1인 제1홈(203a)을 형성한다.After the first photoresist pattern 201 is formed on the insulating film 102 as shown in FIG. 6A, the first groove 203a having a width w1 and a depth d1 is formed as shown in FIG. 6B by using the first photoresist pattern 201 as an etching mask. .
다음에 도 6c에 도시된 바와 같이 상기 제1포토레지스트패턴(201)을 제거한 후, 절연막(102)상에 상기 제1홈(203a)과 절연막의 일부를 노출시키는 제2포토레지스트패턴(205)을 형성한다. 계속해서 상기 제2포토레지스트패턴(205)을 식각마스크로하여 상기 절연막을 폭이 w2이고 깊이가 d2가 되도록 식각하여 도 6d에 도시된 바와 같은 계단형의 홈(203b)을 형성한다.Next, as shown in FIG. 6C, after the first photoresist pattern 201 is removed, the second photoresist pattern 205 exposing the first groove 203a and a part of the insulating film on the insulating film 102. To form. Subsequently, using the second photoresist pattern 205 as an etch mask, the insulating layer is etched to have a width w2 and a depth d2 to form stepped grooves 203b as shown in FIG. 6D.
이어서 도 6e와 같이 상기 제2포토레지스트패턴(205)를 제거하고 제1실시예와 동일한 방법으로 상기 계단형의 홈(203b) 내부 및 절연막(102)위에 반도체막을 형성하고 에치-백 또는 CMP방법을 사용하여 상기 계단형의 홈(203b) 내부에만 반도체막 패턴(207a)을 형성한 다음, 엑시머 레이저(209)를 조사한다. 그 결과 도 6f와 같이 단결정 반도체막 패턴(207b)이 형성된 결과물을 얻는다.Subsequently, as shown in FIG. 6E, the second photoresist pattern 205 is removed and a semiconductor film is formed in the stepped grooves 203b and the insulating film 102 in the same manner as in the first embodiment. The semiconductor film pattern 207a is formed only inside the stepped grooves 203b by using the laser beam, and then the excimer laser 209 is irradiated. As a result, a resultant product in which the single crystal semiconductor film pattern 207b is formed as shown in FIG. 6F is obtained.
본 실시예에서는 홈(203b)을 2번의 사진식각공정을 통하여 계단형으로 형성한다. 이렇게 형성된 계단형의 단결정 반도체막은 주변회로부의 트랜지스터, 예컨대 전력 구동 트랜지스터등의 형성에 적합하다.In the present embodiment, the groove 203b is formed stepwise through two photolithography processes. The stepped single crystal semiconductor film thus formed is suitable for forming transistors in the peripheral circuit portion, for example, power driving transistors.
도 7a 내지 도 7e는 본 발명의 제4실시예에 의한 단결정 반도체막의 제조방법을 나타내는 단면도들이다.7A to 7E are cross-sectional views illustrating a method of manufacturing a single crystal semiconductor film according to a fourth embodiment of the present invention.
제4실시예는 서로 다른 기능의 소자를 한 기판에 집적시킬 수 있는 단결정 반도체막을 형성하는 방법을 개시한다.The fourth embodiment discloses a method of forming a single crystal semiconductor film capable of integrating elements of different functions into one substrate.
먼저 도 7a에 도시된 바와 같이 제1포토레지스트패턴(270)을 절연막(102)위의 소정 영역에 형성한다. 다음에 도 7b에 도시된 바와 같이 상기 제1포토레지스트패턴(201)을 식각마스크로 사용하여 제1홈(272)을 형성한 후, 제1홈(272)이 형성된 영역 이외의 절연막을 노출시키는 제2포토레지스트패턴(274)을 형성한다.First, as shown in FIG. 7A, a first photoresist pattern 270 is formed in a predetermined region on the insulating layer 102. Next, as shown in FIG. 7B, after the first grooves 272 are formed using the first photoresist pattern 201 as an etching mask, an insulating film other than the region where the first grooves 272 are formed is exposed. The second photoresist pattern 274 is formed.
이번에는 상기 제2포토레지스트패턴(276)을 식각마스크로하여 상기 절연막을 식각하여 도 7c에 도시된 바와 같은 제2홈(276)을 형성한다. 상기 제2홈(276)의 깊이는 상기 제1홈(272)의 깊이보다 낮게 형성한다.This time, the insulating layer is etched using the second photoresist pattern 276 as an etching mask to form a second groove 276 as shown in FIG. 7C. The depth of the second groove 276 is lower than the depth of the first groove 272.
이어서 도 7d과 같이, 제2포토레지스트패턴(205)을 제거한 후, 제1홈(272) 및 제2홈(276) 내부에 각각 제1반도체막 패턴(278a) 및 제2반도체막 패턴(280b)을 형성한 다음, 엑시머 레이저(282)를 조사한다. 그 결과 도 7e와 같이 제1단결정 반도체막패턴 및 제2단결정 반도체막패턴(278b, 280b)이 형성된 결과물을 얻는다.Subsequently, as shown in FIG. 7D, after the second photoresist pattern 205 is removed, the first semiconductor film pattern 278a and the second semiconductor film pattern 280b are respectively formed in the first groove 272 and the second groove 276. ) And then irradiate the excimer laser 282. As a result, as shown in FIG. 7E, a resultant in which the first single crystal semiconductor film pattern and the second single crystal semiconductor film pattern 278b and 280b are formed is obtained.
본 실시예에 따르면 서로 다른 두께의 단결정 반도체막패턴(278b, 280b)을 2번의 사진식각공정을 통하여 형성할 수 있다. 따라서 서로 다른 기능을 수행하는 소자들을 한 기판에 집적할 수 있다. 예를 들면 BiCMOS의 바이폴라 트랜지스터는 두께가 두꺼운 제1단결정 반도체막 패턴(278b)에 CMOS 트랜지스터는 두께가 얇은 제2단결정 반도체막 패턴(280b)에 형성할 수 있다.According to the present exemplary embodiment, single crystal semiconductor film patterns 278b and 280b having different thicknesses may be formed through two photolithography processes. Therefore, devices that perform different functions can be integrated on a single substrate. For example, a BiCMOS bipolar transistor may be formed in a thick first single crystal semiconductor film pattern 278b and a CMOS transistor may be formed in a thin second single crystal semiconductor film pattern 280b.
도 8은 본 발명의 제1실시예에 의하여 제조된 단결정 반도체막에 형성된 LCD 용 평면형 TFT를 나타내는 단면도이다.Fig. 8 is a cross-sectional view showing a flat panel TFT for LCD formed on the single crystal semiconductor film manufactured by the first embodiment of the present invention.
절연막(102) 즉 유리기판에 형성된 단결정 반도체막에 소오스, 드레인 영역(300, 304)이 형성되어 있고 그 사이에 채널영역(302)이 형성된다. 상기 소오스, 드레인 영역(300, 304)과 접촉하기 위한 소오스, 드레인 전극(306, 308)이 기판위에 형성되어 있으며, 그 위에 게이트 절연막(310)을 개재하여 게이트 전극(312)이 형성되어 있다.The source and drain regions 300 and 304 are formed in the insulating film 102, that is, the single crystal semiconductor film formed on the glass substrate, and the channel region 302 is formed therebetween. Source and drain electrodes 306 and 308 for contacting the source and drain regions 300 and 304 are formed on the substrate, and a gate electrode 312 is formed on the substrate through the gate insulating layer 310.
본 발명에 의하여 형성된 LCD용 TFT는 단결정 반도체막이 기판내에 형성되어 있어서 다른 LCD용 TFT에 비해 보다 평평하게 제조할 수 있다. 또한 매우 짧은 시간 동안만 엑시머 레이저를 조사하여 단결정 반도체막을 형성하기 때문에 기판에 열충격이 가해지지 않아서 유리를 기판으로 사용하여 저렴한 비용으로 LCD를 제조할 수 있다. 그리고 종래의 비정질 실리콘으로 TFT를 형성하는 경우 폭이 100μm 정도인 반면, 본 발명에 의한 단결정 반도체막은 폭을 20μm이하로 형성할 수 있기 때문에 TFT의 크기를 감소시킬 수 있어서 단위 기판당 화소의 수를 증가시켜서 LCD의 디스플레이 특성을 향상시킬 수 있다.The TFT for LCD formed according to the present invention can be produced more flatly than other LCD TFTs because a single crystal semiconductor film is formed in the substrate. In addition, since the excimer laser is irradiated for only a very short time to form a single crystal semiconductor film, since the thermal shock is not applied to the substrate, the LCD may be manufactured at low cost using glass as the substrate. When the TFT is formed of conventional amorphous silicon, the width is about 100 μm, whereas the single crystal semiconductor film according to the present invention can have a width of 20 μm or less, so that the size of the TFT can be reduced, thereby reducing the number of pixels per unit substrate. By increasing the display characteristics of the LCD can be improved.
반면 엑시머 레이저를 선형화하여 주사함으로써 큰 기판에 넓은 면적의 LCD용 TFT를 제조하는 것도 가능하다. 본 실시예에서는 평면형 LCD만을 도시하였으나 스태거형 TFT, 역전 스태거형 TFT에도 적용가능함은 물론이다.On the other hand, it is also possible to manufacture a large area LCD TFT on a large substrate by linearizing and scanning an excimer laser. In the present embodiment, only the flat LCD is shown, but of course, it is also applicable to the staggered TFT and the inverted staggered TFT.
본 발명은 상기 실시예에 한정되지 않으며, 보다 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that more modifications are possible by those skilled in the art within the technical idea of the present invention.
본 발명에 따르면, 단결정 반도체막이 형성될 홈의 깊이를 쉽게 조절할 수 있으므로 단결정 반도체막의 두께를 용이하게 조절할 수 있다. 또한 서로 다른 깊이의 홈을 한 기판에 형성할 수 있어서 서로 다른 두께의 단결정 반도체막을 한 기판에 형성할 수 있다. 따라서 서로 다른 특성의 소자를 동시에 형성시키는 BiCMOS 등의 제조가 용이하다. 그리고 단결정 반도체막에 형성될 소자의 주된 목적과 기능에 따라 단결정 반도체막의 형태를 수직형, 경사형, 계단형등으로 다양하게 형성하여 소자의 특성을 향상시킬 수 있다. 또한 단결정 반도체막이 절연막내에 매몰된 형태로 형성되기 때문에 평탄한 표면을 형성할 수 있다. 그러므로 이후 게이트 또는 금속 배선층 등을 형성할 때 사진 식각 공정의 여유도를 확보할 수 있고 패턴의 손상 등을 방지할 수 있어서 공정의 신뢰도를 증대시킬 수 있다. 그리고 엑시머 레이저를 단시간 조사하여 반도체막을 용융시키기 때문에 유리등과 같이 열에는 약하나 비용면에 있어서 저렴한 재료를 절연막으로 사용할 수 있다. 또한 본 발명에 따라 고 에너지 밀도의 엑시머 레이저를 이용하여 작은 크기의 반도체막을 재결정화하는 경우에는 입자 경계에 결함이 없는 단결정 반도체막을 형성할 수 있다. 따라서 본 발명에 의하여 형성된 단결정 반도체막에 소자를 형성하게 되면 소자의 신뢰성이 증대되어 수율을 높일 수 있고 제조 공정의 효율적인 운용 및 비용 절감의 경제적인 이점이 있다.According to the present invention, since the depth of the groove in which the single crystal semiconductor film is to be formed can be easily adjusted, the thickness of the single crystal semiconductor film can be easily adjusted. In addition, grooves of different depths can be formed in one substrate, so that single crystal semiconductor films having different thicknesses can be formed in one substrate. Therefore, it is easy to manufacture BiCMOS and the like which simultaneously form devices having different characteristics. In addition, according to the main purpose and function of the device to be formed in the single crystal semiconductor film, the shape of the single crystal semiconductor film may be variously formed in a vertical, inclined, stepped shape, etc., to improve device characteristics. In addition, since the single crystal semiconductor film is formed in a form buried in the insulating film, a flat surface can be formed. Therefore, when the gate or the metal wiring layer is formed later, the margin of the photolithography process may be secured and the damage of the pattern may be prevented, thereby increasing the reliability of the process. Since the excimer laser is irradiated for a short time to melt the semiconductor film, a material which is weak in heat such as glass or the like and inexpensive in cost can be used as the insulating film. In addition, according to the present invention, in the case of recrystallization of a small size semiconductor film using an excimer laser of high energy density, a single crystal semiconductor film without defects in grain boundaries can be formed. Therefore, when the device is formed on the single crystal semiconductor film formed by the present invention, the reliability of the device may be increased to increase the yield, and there is an economic advantage of efficient operation of the manufacturing process and cost reduction.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077021A KR100219574B1 (en) | 1996-12-30 | 1996-12-30 | Manufacturing method of mono-crystalline semiconductive film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077021A KR100219574B1 (en) | 1996-12-30 | 1996-12-30 | Manufacturing method of mono-crystalline semiconductive film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057722A KR19980057722A (en) | 1998-09-25 |
| KR100219574B1 true KR100219574B1 (en) | 1999-09-01 |
Family
ID=19492408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077021A KR100219574B1 (en) | 1996-12-30 | 1996-12-30 | Manufacturing method of mono-crystalline semiconductive film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219574B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697693B1 (en) * | 2005-06-24 | 2007-03-20 | 삼성전자주식회사 | PMOS transistor and method of manufacturing the PMOS transistor, and stacked semiconductor device having the PMOS transistor and method of manufacturing the stacked semiconductor device |
-
1996
- 1996-12-30 KR KR1019960077021A patent/KR100219574B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057722A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402989B (en) | Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method | |
| KR100737336B1 (en) | Semiconductor device and method for fabricating the same | |
| US6821343B2 (en) | Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus | |
| US8207050B2 (en) | Laser mask and crystallization method using the same | |
| US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| KR100510934B1 (en) | Thin-film transistor and method for manufacturing same | |
| JP4193206B2 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
| JP2002313723A (en) | Method of manufacturing lcd having mainly <100> oriented polycrystalline silicon regions | |
| US6025217A (en) | Method of forming polycrystalline semiconductor thin film | |
| US6709910B1 (en) | Method for reducing surface protrusions in the fabrication of lilac films | |
| KR100662782B1 (en) | Laser mask and method of crystallization using thereof | |
| KR20060043787A (en) | Semiconductor device, electro-optical device, integrated circuit and electronic equipment | |
| KR100219574B1 (en) | Manufacturing method of mono-crystalline semiconductive film | |
| US5416341A (en) | Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate | |
| JP3319963B2 (en) | Method for manufacturing semiconductor device | |
| JPH10173196A (en) | Semiconductor device and its manufacture | |
| KR100761345B1 (en) | Method of manufacturing a crystalloid silicone | |
| JP2003077834A (en) | Formation method of crystallization semiconductor film and manufacturing apparatus thereof, manufacturing method of thin film transistor, and display using them | |
| US20040263705A1 (en) | Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same | |
| KR100761346B1 (en) | Method of manufacturing a crystalloid silicone | |
| JP2000183357A (en) | Thin film transistor and manufacture thereof | |
| JPH09232584A (en) | Method of manufacturing semiconductor device | |
| KR100687342B1 (en) | Method for forming single crystalline silicon | |
| KR20050066592A (en) | Method for crystallization of amorphous silicon | |
| JP2003309068A (en) | Semiconductor film and forming method therefor, and semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |